JPS59155149A - 集積回路装置の製造方法 - Google Patents
集積回路装置の製造方法Info
- Publication number
- JPS59155149A JPS59155149A JP3114283A JP3114283A JPS59155149A JP S59155149 A JPS59155149 A JP S59155149A JP 3114283 A JP3114283 A JP 3114283A JP 3114283 A JP3114283 A JP 3114283A JP S59155149 A JPS59155149 A JP S59155149A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist
- film
- interlayer insulating
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、集積回路の多層配線を施す際、層間絶縁膜
に照射される電子ビームによる悪影響を除去した集積回
路装置の製造方法に関するものである。
に照射される電子ビームによる悪影響を除去した集積回
路装置の製造方法に関するものである。
従来、電子ビームを照射してスルーホールパターンを形
成するには、第１図（＆）のように、 Ｓｔ。
成するには、第１図（＆）のように、 Ｓｔ。
ＧａＡｓ等の半導体基板１上に形成されたトランジスタ
等の能動素子や、抵抗、容量等の受動素子を、例えばＡ
Ｉ等の金属による第１層配線（図では紙面と垂直に配線
が走つ℃いる）２を施した後、第１図（ｂ）のように層
間絶縁膜３を形成する。次いで第１図（Ｃ）のように層
間絶縁膜３上にレジスト４を塗布した後、電子ビーム５
を照射する。次いで第１図（ｄ）のように現像後層間絶
縁膜３をエツチングすると、第１図＜ｅ＞のよ５に第１
層配線２とのコンタクトがとれる。さらに第１図（ｆ）
のようにレジスト４を剥離した後、再びＡ１等の金属を
デポジットして第２層配線（図では紙面と平行に配線が
走っている）６を形成する。
等の能動素子や、抵抗、容量等の受動素子を、例えばＡ
Ｉ等の金属による第１層配線（図では紙面と垂直に配線
が走つ℃いる）２を施した後、第１図（ｂ）のように層
間絶縁膜３を形成する。次いで第１図（Ｃ）のように層
間絶縁膜３上にレジスト４を塗布した後、電子ビーム５
を照射する。次いで第１図（ｄ）のように現像後層間絶
縁膜３をエツチングすると、第１図＜ｅ＞のよ５に第１
層配線２とのコンタクトがとれる。さらに第１図（ｆ）
のようにレジスト４を剥離した後、再びＡ１等の金属を
デポジットして第２層配線（図では紙面と平行に配線が
走っている）６を形成する。
このような従来の方法では、レジスト４に電子ビーム５
を照射した際、電子が層間絶縁膜３中に散乱して層間絶
縁膜３が帯電し、電界効果により目的のパターンがずれ
てしまうごとや、下部の半導体基板１上に形成されたト
ランジスタなどの能動素子の電気的特性を変えてしまう
などの欠点があった。
を照射した際、電子が層間絶縁膜３中に散乱して層間絶
縁膜３が帯電し、電界効果により目的のパターンがずれ
てしまうごとや、下部の半導体基板１上に形成されたト
ランジスタなどの能動素子の電気的特性を変えてしまう
などの欠点があった。
この発明は、上記のような欠点を除去するためになされ
たもので、レジストと眉間絶縁膜との間に金属薄膜を形
成することにより、レジストに照射された電子ビームの
眉間絶縁膜への電子の散乱を抑えることができる製造方
法を提供することを目的としている。
たもので、レジストと眉間絶縁膜との間に金属薄膜を形
成することにより、レジストに照射された電子ビームの
眉間絶縁膜への電子の散乱を抑えることができる製造方
法を提供することを目的としている。
以下、この発明の一実施例を第２図について説明する。
まず第２図（ａ）に示すように、従来の方法と同様に半
導体基板１上に第１層配線２、その上に層間絶縁膜３を
形成する。次に第２図（ｂ）のよ５に、層間絶縁膜３上
に金属薄膜１を形成する。
導体基板１上に第１層配線２、その上に層間絶縁膜３を
形成する。次に第２図（ｂ）のよ５に、層間絶縁膜３上
に金属薄膜１を形成する。
この実施例では、金属薄膜ＴとしてＴｉ−Ｗの合金薄膜
を用いた０次いで第２図（ｃ）のように、レジスト４を
塗布後、電子ビーム露光、現像の工程後部２図（ｄ）の
ように、レジスト４をマスクとして金属薄膜Ｔ２層間絶
縁膜３をともにエツチングした後、命しンスト４を剥離
し再びＡＩ等の第２層配線６を施す。
を用いた０次いで第２図（ｃ）のように、レジスト４を
塗布後、電子ビーム露光、現像の工程後部２図（ｄ）の
ように、レジスト４をマスクとして金属薄膜Ｔ２層間絶
縁膜３をともにエツチングした後、命しンスト４を剥離
し再びＡＩ等の第２層配線６を施す。
上記工程において設けられた金属薄膜Ｔは、電子ビーム
照射時のアースの役割を果し、金属薄膜Ｔ中を電子が通
過して、半導体基板１の外部に出すことができる。その
結果、層間絶縁膜３への電子の散乱を抑え、層間絶縁膜
３の帯電を防ぎ、目的のパターンを形成することができ
る。したがって下部の半導体基板１上に形成されたトラ
ンジスタなどの能動素子の電気的特性の変化を防ぐこと
ができる。
照射時のアースの役割を果し、金属薄膜Ｔ中を電子が通
過して、半導体基板１の外部に出すことができる。その
結果、層間絶縁膜３への電子の散乱を抑え、層間絶縁膜
３の帯電を防ぎ、目的のパターンを形成することができ
る。したがって下部の半導体基板１上に形成されたトラ
ンジスタなどの能動素子の電気的特性の変化を防ぐこと
ができる。
また金属薄膜Ｔは、照射された電子ビーム５′ｌｔ後方
散乱させる役目なも果し、レジスト４の実効感度の上昇
にも役立つ、またエツチングは、スパッタ効果を持つ反
応性イオンエツチングで行い、金属薄膜Ｔ２層間絶縁膜
３を同時に除去することができるので、工程の複雑さｔ
伴はない。レジスト４の厚さは１μｍ程度、金属薄膜７
の厚さは、０．０５μｍ程度なので、レジスト４の耐性
には問題はない。
散乱させる役目なも果し、レジスト４の実効感度の上昇
にも役立つ、またエツチングは、スパッタ効果を持つ反
応性イオンエツチングで行い、金属薄膜Ｔ２層間絶縁膜
３を同時に除去することができるので、工程の複雑さｔ
伴はない。レジスト４の厚さは１μｍ程度、金属薄膜７
の厚さは、０．０５μｍ程度なので、レジスト４の耐性
には問題はない。
なお、上記実施例では、第１層配線２と第２層配線６と
の層間絶縁膜３について示したが、この発明では、第２
層配線６と第３層配＃（図示せず）との眉間絶縁膜など
多層配線にも用いることができるのはいうまでもない。
の層間絶縁膜３について示したが、この発明では、第２
層配線６と第３層配＃（図示せず）との眉間絶縁膜など
多層配線にも用いることができるのはいうまでもない。
さらに、この発明は液によるエツチングに限らス、ガス
によるエツチングにも適用できるのは言うまでもない。
によるエツチングにも適用できるのは言うまでもない。
以上説明したように、この発明は、眉間絶縁膜上に金属
薄膜を設けたので、電子ビーム照射時の層間絶縁膜の帯
電を防ぐことができるとともに、目的どおりのパターン
を描画でき、信頼性の高い集積回路の配線を施すことが
できる利点が得られる。
薄膜を設けたので、電子ビーム照射時の層間絶縁膜の帯
電を防ぐことができるとともに、目的どおりのパターン
を描画でき、信頼性の高い集積回路の配線を施すことが
できる利点が得られる。
Ｍ１図（ａ）〜（ｆ）は従来の多層配線の製造工程を示
す断面図、第２図（ａ）〜（ｄ）はこの発明の一実施例
の製造工程を示す断面図である。 図中、１は半導体基板、２は第１層配線、３は層間絶縁
膜、４はレジスト、５は電子ビーム、６は第２層配線、
Ｔは金属薄膜である。なお、図中の同一符号は同一また
は相当部分を示ｊｃ。 代理人 葛野信−（外１名） 第１図 （ａ） （ｂ） １ （（：） （ｄ） （ｅ） （ｆ） 第２図
す断面図、第２図（ａ）〜（ｄ）はこの発明の一実施例
の製造工程を示す断面図である。 図中、１は半導体基板、２は第１層配線、３は層間絶縁
膜、４はレジスト、５は電子ビーム、６は第２層配線、
Ｔは金属薄膜である。なお、図中の同一符号は同一また
は相当部分を示ｊｃ。 代理人 葛野信−（外１名） 第１図 （ａ） （ｂ） １ （（：） （ｄ） （ｅ） （ｆ） 第２図
Claims (2)
- （１） 半導体基板上に形成された能動素子や受動素
子を金属で配線した後、これらの上に眉間絶縁膜を形成
する工程と、前記層間絶縁膜上に金属薄膜を形成ｊる工
程と、この金属薄膜上にレジストを塗布し、電子ビーム
を用いたパターン描画装置により、スルーホールパター
ンを露光する工程と、現像後前記しジストヲマスクとし
て前記層間絶縁膜および金属薄膜をエツチングする工程
と、前記レジストヲ除去した後金属の第２層配線を施す
工程とｔ含むこと′？：％徴とする集積回路装置の製造
方法。 - （２） 層間絶縁膜と金属薄膜は同一のエツチング手
段で除去されることを特徴とする特許請求の範囲第（１
１項記載の集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114283A JPS59155149A (ja) | 1983-02-23 | 1983-02-23 | 集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3114283A JPS59155149A (ja) | 1983-02-23 | 1983-02-23 | 集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59155149A true JPS59155149A (ja) | 1984-09-04 |
Family
ID=12323184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3114283A Pending JPS59155149A (ja) | 1983-02-23 | 1983-02-23 | 集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59155149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326385A (ja) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08316168A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | 半導体装置の製造方法 |
-
1983
- 1983-02-23 JP JP3114283A patent/JPS59155149A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326385A (ja) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH08316168A (ja) * | 1995-05-24 | 1996-11-29 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06333931A (ja) | 半導体装置における微細電極の製造方法 | |
| CA1071761A (en) | Method for making multilayer devices using only a single critical masking step | |
| JPH05502138A (ja) | 多層配線における相互接続部およびその形成方法 | |
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JP2502564B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS60220976A (ja) | 半導体装置の製造方法 | |
| JPS5669843A (en) | Manufacture of semiconductor device | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JP2610898B2 (ja) | 微細パターン形成方法 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPS5925370B2 (ja) | 半導体装置の製造方法 | |
| JPH03110835A (ja) | 半導体装置の製造方法 | |
| JP2738693B2 (ja) | 微細パターン形成方法 | |
| JPS62171143A (ja) | 多層配線法 | |
| JPH11145046A (ja) | 半導体デバイスの製造方法 | |
| JPS59123246A (ja) | 微細パタ−ン形成方法 | |
| JPS59103337A (ja) | パタ−ン形成方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPH07221108A (ja) | 半導体装置の電極構造およびその電極形成方法 | |
| JPH03163835A (ja) | バイアホール電極構造 | |
| JPS593953A (ja) | 半導体装置の製造方法 | |
| JPS61114527A (ja) | パタ−ン形成方法 | |
| JPH0845811A (ja) | パターン形成方法およびそれを用いた半導体集積回路装置の製造方法 | |
| JPS6053022A (ja) | 半導体装置の製造方法 | |
| JPS59135749A (ja) | 層間絶縁膜の形成方法 |