JPS5925370B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5925370B2 JPS5925370B2 JP16316878A JP16316878A JPS5925370B2 JP S5925370 B2 JPS5925370 B2 JP S5925370B2 JP 16316878 A JP16316878 A JP 16316878A JP 16316878 A JP16316878 A JP 16316878A JP S5925370 B2 JPS5925370 B2 JP S5925370B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electron beam
- resist film
- manufacturing
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/02—Details
- H01J37/026—Means for avoiding or neutralising unwanted electrical charges on tube components
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】
本発明は半導体基板上に形成せしめた絶縁層に対して、
電子ビーム露光によりパターンを形成せしめる方法の改
良に関するものである。
電子ビーム露光によりパターンを形成せしめる方法の改
良に関するものである。
ＬＳＩ等高密度高集積化された半導体装置の製造工程に
於て、電極や配線パターン等を形成する際には、通常電
子ビーム露光技術が用いられる。
於て、電極や配線パターン等を形成する際には、通常電
子ビーム露光技術が用いられる。
例えば多層配線の形成工程等に於て、半導体基板上の絶
縁膜に配線コンタクト窓等の開孔パターンを形成する際
にも電子ビーム露光技術が用いられ、この場合従来は該
絶縁膜上に直接塗布形成したレジスト膜に電子ビームに
よるパターンの描画５ がなされていた。然しこの従来
方法によると、半導体基板上のレジスト膜が該レジスト
膜下部の絶縁層により露光装置の基板固定台から電気的
に完全に絶縁されているため、電子ビームの衝撃により
レジスト膜や０絶縁層の表面附近に部分的に発生した電
荷はそのままレジスト膜内或いは、絶縁層表面附近に蓄
積され、該電荷により部分的に生じた電位により電子ビ
ームは半導体基板附近で偏向せしめられるので、露光パ
ターンの精度が悪くなるという問題が５ あつた。
縁膜に配線コンタクト窓等の開孔パターンを形成する際
にも電子ビーム露光技術が用いられ、この場合従来は該
絶縁膜上に直接塗布形成したレジスト膜に電子ビームに
よるパターンの描画５ がなされていた。然しこの従来
方法によると、半導体基板上のレジスト膜が該レジスト
膜下部の絶縁層により露光装置の基板固定台から電気的
に完全に絶縁されているため、電子ビームの衝撃により
レジスト膜や０絶縁層の表面附近に部分的に発生した電
荷はそのままレジスト膜内或いは、絶縁層表面附近に蓄
積され、該電荷により部分的に生じた電位により電子ビ
ームは半導体基板附近で偏向せしめられるので、露光パ
ターンの精度が悪くなるという問題が５ あつた。
本発明は上記問題点に鑑み半導体基板上に形成せしめた
絶縁層の電子ビーム露光に際してレジスト膜及び絶縁層
表面の帯電を防止せしめることを目的とするものである
。
絶縁層の電子ビーム露光に際してレジスト膜及び絶縁層
表面の帯電を防止せしめることを目的とするものである
。
０ 即ち本発明は半導体装置の製造方法に於て、半導体
基板上に形成された絶縁膜上に電子ビーム露光技術を用
いて該絶縁膜のパターンニングに用いるレジスト・マス
クを形成するに際して、該絶縁膜上に該半導体基板のス
クライブ・ラインに沿つ５ て網目状に導電性パターン
を形成し、該導電性パターンを接地した状態で該レジス
ト膜に電子ビームによる露光を行う工程を有することを
特徴とする。
基板上に形成された絶縁膜上に電子ビーム露光技術を用
いて該絶縁膜のパターンニングに用いるレジスト・マス
クを形成するに際して、該絶縁膜上に該半導体基板のス
クライブ・ラインに沿つ５ て網目状に導電性パターン
を形成し、該導電性パターンを接地した状態で該レジス
ト膜に電子ビームによる露光を行う工程を有することを
特徴とする。
以下本発明を図に示した実施例について詳細に０ 膜間
する。
する。
第１図はＬＳＩ製造の際の本発明の一実施例の上面図Ａ
ｌ！：ａ−ａ′面断面図Ｂである力＾第１図Ｂに示した
ようにウェーハプロセスによりＬＳＩ素子の形成を完了
したシリコン基板１上に多層配５ 線等の目的によりＰ
ＳＧ、又はＳｉＯ２等により２μｍ程度の厚さの絶縁層
２を形成せしめた被処理基板の、前記シリコン基板に予
め形成されているチツプ分離層上に第１図ＡＶＣ示した
ように蒸着或るいはスバツタリング等の方法及びフオト
・リソグラフイ技術により、金，アルミニウム，クロム
等によりなる幅１０μｍ厚さ０．５μｍ程度の網目状の
導電性パターン３を形成せしめ、然る後第２図のレジス
ト膜被着基板断面図に示したように該被着処理基板上に
レジスト膜４を塗布して後、該被処理基板を例えば第３
図Ａの基板固定台断面図に示したように基板固定部５と
スプリング６を介して基板押し板１を有する電子ビーム
露光装置の基板固定台８にはさみ込んで固定し露光を行
う。
ｌ！：ａ−ａ′面断面図Ｂである力＾第１図Ｂに示した
ようにウェーハプロセスによりＬＳＩ素子の形成を完了
したシリコン基板１上に多層配５ 線等の目的によりＰ
ＳＧ、又はＳｉＯ２等により２μｍ程度の厚さの絶縁層
２を形成せしめた被処理基板の、前記シリコン基板に予
め形成されているチツプ分離層上に第１図ＡＶＣ示した
ように蒸着或るいはスバツタリング等の方法及びフオト
・リソグラフイ技術により、金，アルミニウム，クロム
等によりなる幅１０μｍ厚さ０．５μｍ程度の網目状の
導電性パターン３を形成せしめ、然る後第２図のレジス
ト膜被着基板断面図に示したように該被着処理基板上に
レジスト膜４を塗布して後、該被処理基板を例えば第３
図Ａの基板固定台断面図に示したように基板固定部５と
スプリング６を介して基板押し板１を有する電子ビーム
露光装置の基板固定台８にはさみ込んで固定し露光を行
う。
この際第３図ＢＶＣ示したように被処理基板に塗布され
ているレジスト膜４は該基板の端面に於いて基板固定台
８の基板固定部５にあたつて破壊さ粗該端面に於いて被
処理基板に形成せしめてある本発明による導電性パター
ン３は基板固定台８と接触し電気的に導通せしめられ、
接地されるので該被処理基板に電子ビーム露光を行つた
際に、レジスト膜４及び絶縁層２の表面附近に発生した
電荷は前記導電性パターン３を通つて基板固定台８に逃
がされ、被処理基板上に部分的に電位を生ぜしめること
がなくなク被処理基板附近での電子ビームの偏向は起ら
ない。従つて該レジスト膜４には正確なパターンの描画
がなされる。
ているレジスト膜４は該基板の端面に於いて基板固定台
８の基板固定部５にあたつて破壊さ粗該端面に於いて被
処理基板に形成せしめてある本発明による導電性パター
ン３は基板固定台８と接触し電気的に導通せしめられ、
接地されるので該被処理基板に電子ビーム露光を行つた
際に、レジスト膜４及び絶縁層２の表面附近に発生した
電荷は前記導電性パターン３を通つて基板固定台８に逃
がされ、被処理基板上に部分的に電位を生ぜしめること
がなくなク被処理基板附近での電子ビームの偏向は起ら
ない。従つて該レジスト膜４には正確なパターンの描画
がなされる。
以後図示しないが、通常通り該レジスト膜の現像を行つ
てレジスト・マスク・パターンを形成した後、該レジス
ト・マスク・パターンを介して通常のウエツトもしくは
ドライ・エツチング技術により該絶縁膜に配線コンタク
ト窓等の開孔が形成される。
てレジスト・マスク・パターンを形成した後、該レジス
ト・マスク・パターンを介して通常のウエツトもしくは
ドライ・エツチング技術により該絶縁膜に配線コンタク
ト窓等の開孔が形成される。
上記実施例はシリコン基板を用いたＬＳＩの製造につい
て説明した力ζ本発明の方法は総ての半導体基板上に形
成せしめた種々の高比抵抗を有する絶縁層に対し、電子
ビーム露光により微細なパターンを形成せしめる際には
総べて有効である。
て説明した力ζ本発明の方法は総ての半導体基板上に形
成せしめた種々の高比抵抗を有する絶縁層に対し、電子
ビーム露光により微細なパターンを形成せしめる際には
総べて有効である。
以上説明したように本発明によれば、半導体基板上に形
成された絶縁膜上に電子ビーム露光技術を用いて高精度
のレジスト・マスク・パターンを形成することができる
。従つて本発明によれば半導体基板上の絶縁膜に配線コ
ンタクト窓、電極コンタクト窓、不純物導入窓等の微細
な開孔を高精度で形成することが可能になるので、ＬＳ
Ｉ等高密度高集積化される半導体装置の製造歩留まりが
向上する。
成された絶縁膜上に電子ビーム露光技術を用いて高精度
のレジスト・マスク・パターンを形成することができる
。従つて本発明によれば半導体基板上の絶縁膜に配線コ
ンタクト窓、電極コンタクト窓、不純物導入窓等の微細
な開孔を高精度で形成することが可能になるので、ＬＳ
Ｉ等高密度高集積化される半導体装置の製造歩留まりが
向上する。
第１図は本発明実施例の上面図及び断面図、第２図はレ
ジスト膜被着基板断面図、第３図は基板固定台断面図で
ある。 図に於いて１はシリコン基板、２は絶縁層、３は導電性
パターン、４はレジスト膜、５は基板固定部、６はスプ
リング、７は基板押し板、８は基板固定台。
ジスト膜被着基板断面図、第３図は基板固定台断面図で
ある。 図に於いて１はシリコン基板、２は絶縁層、３は導電性
パターン、４はレジスト膜、５は基板固定部、６はスプ
リング、７は基板押し板、８は基板固定台。
Claims (1)
- １ 半導体基板上に形成された絶縁層上に電子ビーム露
光技術を用いて該絶縁膜のパターンニングに用いるレジ
スト・マスクを形成するに際して、該絶縁層を有する該
半導体基板のチップ分離層上に網目状の導電性パターン
を形成する工程と、該導電性パターンを有する絶縁膜上
にレジスト膜を形成する工程と、該導電性パターンを接
地せしめた状態で該レジスト膜に電子ビームによる露光
を行う工程とを有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16316878A JPS5925370B2 (ja) | 1978-12-26 | 1978-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16316878A JPS5925370B2 (ja) | 1978-12-26 | 1978-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5587434A JPS5587434A (en) | 1980-07-02 |
| JPS5925370B2 true JPS5925370B2 (ja) | 1984-06-16 |
Family
ID=15768519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16316878A Expired JPS5925370B2 (ja) | 1978-12-26 | 1978-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925370B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712668A (en) * | 1980-06-27 | 1982-01-22 | Nec Corp | Printer |
| JPS603400U (ja) * | 1983-06-22 | 1985-01-11 | 富士工器株式会社 | Ｌｐガス容器用キヤツプ |
| JP4570210B2 (ja) * | 1999-07-02 | 2010-10-27 | パナソニック株式会社 | 電荷発生基板用バンプ形成装置 |
| WO2001003176A1 (fr) | 1999-07-02 | 2001-01-11 | Matsushita Electric Industrial Co., Ltd. | Dispositif de formation de bosses sur substrat semi-conducteur generateur de charge electrique, procede de suppression de la charge electrique d'un substrat generateur de charge electrique, dispositif de suppression de la charge electrique d'un substrat generateur de charge electrique et substrat semi-conducteur generateur |
-
1978
- 1978-12-26 JP JP16316878A patent/JPS5925370B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5587434A (en) | 1980-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5925370B2 (ja) | 半導体装置の製造方法 | |
| JPS6211068B2 (ja) | ||
| JPS63236319A (ja) | 半導体装置の製造方法 | |
| JPH05326385A (ja) | 半導体装置の製造方法 | |
| JPS6148771B2 (ja) | ||
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPH0590300A (ja) | 半導体装置の製造方法 | |
| JP2557566B2 (ja) | 露光用マスクの製造方法 | |
| JP2626234B2 (ja) | 半導体装置の製造方法 | |
| JPH07202381A (ja) | セラミックパッケージの製造方法 | |
| JPS59103337A (ja) | パタ−ン形成方法 | |
| JP2822938B2 (ja) | 重ね合わせ精度の測定方法 | |
| JPH01117026A (ja) | 半導体基板 | |
| JPH0521325A (ja) | レジストパターンの形成方法 | |
| KR100464660B1 (ko) | 반도체 소자의 식각부산물 제거방법 | |
| JPS6252850B2 (ja) | ||
| JPS6341221B2 (ja) | ||
| KR19980025503A (ko) | 셀 어퍼쳐 제조방법과 반도체소자의 미세패턴 형성방법 | |
| JPS6217373B2 (ja) | ||
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JPH0348650B2 (ja) | ||
| JPS5912437A (ja) | レジストパタ−ン形成方法 |