JPH0590300A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0590300A
JPH0590300A JP25141091A JP25141091A JPH0590300A JP H0590300 A JPH0590300 A JP H0590300A JP 25141091 A JP25141091 A JP 25141091A JP 25141091 A JP25141091 A JP 25141091A JP H0590300 A JPH0590300 A JP H0590300A
Authority
JP
Japan
Prior art keywords
resist
negative resist
opening
pattern
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25141091A
Other languages
English (en)
Inventor
Kinshiro Kosemura
欣司郎 小▲瀬▼村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25141091A priority Critical patent/JPH0590300A/ja
Publication of JPH0590300A publication Critical patent/JPH0590300A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体装置の製造方法に関し、T
型断面パターンの開口あるいは方形パターンの開口を高
寸法精度で形成することが可能な半導体装置の製造方法
の提供を目的とする。 【構成】 塗布したネガレジスト3に、形成すべき開口
の幅に相当する間隔をあけて対向するレジストラインを
形成するように露光及び現像を行って形成された孤立ネ
ガレジストラインパターン5を硬化させ、更にポジレジ
スト6を塗布してネガレジストライン5上に開口する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。より詳しく言えば、本発明は、半導体装置の
製造方法におけるネガレジストを使用した開口技術、す
なわち露光時の近接効果の影響が少なくて解像性に優れ
た薄膜の孤立ネガラインパターンを形成することによ
り、T型ゲート電極用のT型断面図パターンの開口ある
いはコンタクト電極用の方形パターンの開口を高寸法精
度で形成することができる半導体装置の製造方法に関す
る。
【0002】
【従来の技術】従来、半導体装置の製造に当ってT型ゲ
ート電極やコンタクト電極を形成する際には、これらを
形成するための所望パターンのレジスト開口を開けるの
にポジレジストを用いている。
【0003】T型ゲート電極を形成する場合の従来の代
表的な手順を示せば、次のとおりである。すなわち、活
性層を形成した基板上にゲート長を決めるための低感度
のポジレジストとオーバーゲート長を決めるための高感
度のポジレジストを順に塗布し、ゲート長部分とオーバ
ーゲート部分とでドーズ量を変えて露光を行い、現像し
てT型のパターンを開口させ、リフトオフ、すなわちゲ
ート金属を付着させてから残留レジストとその上の余分
をゲート金属を除去して上記T型パターンの開口部のゲ
ート金属を残すことによって、T型ゲート電極を形成し
ていた。
【0004】また、コンタクト電極を形成する場合の従
来の一般的手順を示せば、次のとおりである。すなわ
ち、層間絶縁膜上にポジレジストを塗布し、露光及び現
像を行ってコンタクトホール部に開口を形成し、残留レ
ジストをマスクとするエッチングにより絶縁膜を除去し
てコンタクトホールを形成し、そして適当なコンタクト
メタルを施すことによってコンタクト電極を形成してい
た。
【0005】
【発明が解決しようとする課題】T型ゲート電極やコン
タクト電極形成用パターンの開口を開けるのにポジレジ
ストを用いた場合には、次のような不都合があった。
【0006】すなわち、電界効果半導体装置に用いられ
るT型ゲート電極用の開口を形成する場合においては、
ゲート長及びオーバーゲート部の露光時に照射された電
子線等が基板面から反射されることに起因する近接効果
のために、特にゲート長部に接する両側のレジストがか
なりの反射光を吸収してしまうので、ゲート長を正確に
制御することが困難となり、また、感度の異なる上層と
下層のレジスト間で混合が起こり、これらの間の境界が
はっきりしなくなることから、特に、ゲート長部とオー
バーゲート部とが接する角の部分が丸目を帯びやすくな
ってしまうので、ゲート長の高精度制御がますます困難
となっていた。そのため、近年の生産量が最も多い0.
25μmのゲート長の半導体装置の製造はともかく、半
導体装置の微細化の要請に応えて、もっと細い例えば
0.15μmあるいはこれより更に細いゲート長の半導
体装置を製造することは、上述の従来の方法では困難で
あった。
【0007】また、コンタクト電極用の開口すわなちコ
ンタクトホールを形成する場合においては、その開口寸
法が1μm以上で問題となることはほとんどなかった
が、これより細い、特に0.5μm以下の開口寸法で
は、寸法精度が低下し、また矩形コンタクトホールの角
の部分が丸くなってしまうという問題があった。寸法精
度の低下は、やはり近接効果によるものであり、また矩
形コンタクトホールの角の部分に丸味ができるのは、こ
の部分では近接効果の影響が相対的に少なくなるため、
実質的なドーズ量が減少してしまうために、その分だけ
現像時にレジストが残されてしまうからであって、これ
もまた近接効果によるものである。こうして、特に0.
5μm以下の開口寸法において矩形コンタクトホールの
角が丸まってくると、コンタクトメタルと下層との接触
面積が減少してしまう、また接触面積が設計通りに得ら
れていないと正確な評価ができないという問題が生じ
る。そのため、64Mや256MのDRAMのような高
集積度半導体装置の開発上大きな障害となる。
【0008】本発明は、T型断面パターンの開口あるい
は方形パターンの開口を高寸法精度で形成することによ
り、微細なT型ゲート電極あるいはコンタクト電極を設
計通りに形成することのできる半導体装置の製造方法の
提供を目的とする。
【0009】
【課題を解決するための手段】上記の本発明の目的は、
T型ゲート電極用又はコンタクト電極用の所定パターン
の開口の寸法精度を向上させるために、ネガレジストを
使って形成される孤立ネガラインパターンを利用する本
発明の方法によって達成される。
【0010】すなわち本発明に係る半導体装置の製造方
法は、その一つの態様において、ゲート用活性層を形成
した半導体基板上にネガレジストを塗布し、形成すべき
ゲート長に相当する間隔をあけて対向する1対のレジス
トラインを形成するように露光して現像を行い、こうし
て形成されたネガレジストラインパターンを硬化させ、
次いでポジレジストを塗布し、上記レジストラインパタ
ーンにまたがる、形成すべきオーバーゲート長に相当す
る領域に露光しそして現像を行って、T型ゲート電極を
形成するためのT型ゲート開口を形成する工程を含むこ
とを特徴とする。
【0011】使用するネガレジストは、電子線等の適度
の露光でネガレジストラインパターンを都合よく形成す
ることができ、そして後に良好な寸法精度を保って硬化
させることのできるものが好適である。例えば、スチレ
ン系のもの(例として東ソー社のCMS−EX(R)ネ
ガレジスト)や、ノボラック系のもの(例としてシプレ
イ社のSAL601−ER7ネガレジスト)を使用する
ことができる。露光や現像の条件は、使用するネガレジ
ストの種類に応じて決定される。
【0012】形成したネガレジストラインの硬化は、短
波長の紫外線の照射と加熱とを併用して行う。加熱だけ
で硬化させようとすると、形成したネガレジストライン
パターンの形がくずれて、ゲート長の高精度形成に支障
をきたすので好ましくない。紫外線照射及び加熱の条件
は、使用するネガレジストの種類に依存する。一般に
は、波長300nm以下の紫外線を照射し、120〜20
0℃で1〜10分間加熱を行う。
【0013】ネガレジストラインパターンの硬化後に塗
布するポジレジストは、半導体装置の製造において通常
使用されているものでよい。例を挙げれば、日本ゼオン
社のZCMR−100、東レ社のEBR−9、東京応用
化学社のOEBR−1000といったようなものを使用
することができる。ポジレジストの現像も、従来と同様
に行うことができる。
【0014】T型ゲート電極は、通常のリフトオフ法を
利用して都合よく形成することができる。リフトオフ法
は周知の技術であるので、ここで詳しく説明するまでも
ないが、ここでのT型電極の形成について述べれば次の
とおりである。すなわち、T型断面の開口を形成後、ア
ルミニウム等のゲート金属を蒸着等によってこの開口部
と残留しているポジレジスト上に付着させる。この際、
T型断面開口のポジレジストの側壁にはゲート金属が付
着せず、この部分は露出されたままとなる。次いで適当
な溶剤又は剥離液等を使って、それをゲート金属の付着
していないポジレジスト側壁よりレジスト層に浸透させ
ることにより、ポジレジスト及びネガレジストを取除く
とともに、レジスト上のゲート金属を除去する。このよ
うにしてT型ゲート電極が形成される。
【0015】T型ゲート電極を形成するためゲート金属
を付着させる際には、露出された活性層の一部を前もっ
てエッチングにより削り取るのが一般的である。これ
は、現像で使用した有機物に由来するカーボン質が残っ
ていると特性の低下につながるからであり、また、設計
の厚みに対して通常厚目に形成されている活性層の厚み
を所定の厚みに調整するためである。
【0016】本発明の方法によれば、T字形断面が対称
のゲート電極も非対称のものも容易に形成することがで
きる。対称T字形断面のゲート電極を形成しようとする
場合には、オーバーゲート部用のポジレジスト開口の中
心線を相対向するネガレジストラインパターンにより形
成されるゲート長部の中心線とそろえればよい。それに
対して、非対称T字形断面のゲート電極を形成しようと
する場合には、ポジレジスト開口の中心線とゲート長部
の中心線とをずらせばよい。非対称のT型ゲート電極の
場合には、ソース−ゲート間の距離を短くすることがで
きるため、この間の抵抗が低下してトランスコンダクタ
ンスが向上し、すなわち半導体装置の性能が向上すると
いう利点がある。
【0017】本発明に係る半導体装置の製造方法のもう
一つの態様は、基板上に形成された上層絶縁膜上にネガ
レジストを塗布し、形成すべきコンタクトホールの開口
幅に相当する間隔をあけて対向する1対以上のレジスト
ラインパターンを形成するように露光して現像を行い、
こうして形成された第一のネガレジストラインパターン
を硬化させ、次いで再びネガレジストを塗布し、形成す
べきコンタクトホールのもう一方の開口幅に相当する間
隔をあけて対向し且つ上記第一のネガレジストラインパ
ターンと交差する1対以上のレジストラインパターンを
形成するように露光及び現像を行い、こうして形成され
た第二のネガレジストラインパターンを硬化させた後
に、これらのネガレジストラインパターンによって構成
されたパターン上にポジレジストを塗布し、露光及び現
像を行ってコンタクトホール部分以外の領域のポジレジ
ストを残してコンタクトホールパターンを開口し、それ
により形成したレジストパターンをマスクに絶縁膜を除
去して下層を露出させて、コンタクト電極を形成するた
めのコンタクトホールを形成する工程を含むことを特徴
とする。
【0018】この場合、使用するネガレジスト、その露
光及び現像条件、そして形成したネガレジストラインの
硬化は、T型ゲート電極の形成について先に説明したの
と同様である。また、ポジレジストも先に説明したのと
同様である。ポジレジスト層に開口するコンタクトホー
ルパターンは、前もって形成されたネガレジストライン
によって形成されたコンタクトホールパターンと同一か
あるいはそれよりも大きければよい。
【0019】レジストパターン開口部に露出した絶縁膜
の除去は、エッチングで好ましく行うことができる。
【0020】エッチングにより下層の半導体、シリサイ
ド又は金属等の露出したコンタクトホールにコンタクト
電極を形成する技術は、周知のものであるから、ここで
詳細に説明するには及ばない。
【0021】もちろんのことながら、開口するコンタク
トホールは一つであっても複数であっても差支えない。
開口する複数のコンタクトホールの大きさが異なるもの
であってもよい。また、特に高精度を要するコンタクト
ホールには本発明の方法を適用し、それほどの高精度の
必要のないコンタクトホールには従来の方法を適用し
て、同一基板上に複数種のコンタクトホールを開口する
ことも可能である。
【0022】更に、本発明の開口技術を応用して、下地
の段差対策や露光時の基板からの反射電子の影響を軽減
するために用いられる多層レジストの最上層の開口を高
寸法精度で行うことが可能となる。そのための本発明の
方法は、下層レジストの上に形成されたマスク中間層上
にネガレジストを塗布し、形成すべき開口の幅に相当す
る間隔をあけて対向する1対以上のレジストラインパタ
ーンを形成するように露光して現像を行い、こうして形
成された第一のネガレジストラインパターンを硬化さ
せ、次いで再びネガレジストを塗布し、形成すべき開口
のもう一方の幅に相当する間隔をあけて対向し且つ上記
第一のネガレジストラインパターンと交差する1対以上
のレジストラインパターンを形成するように露光及び現
像を行い、こうして形成された第二のネガレジストライ
ンパターンを硬化させた後に、これらのネガレジストラ
インパターンにより構成されたパターン上にポジレジス
トを塗布し、露光及び現像を行って開口部分以外の領域
のポジレジストを残し、それにより形成したレジストパ
ターンをマスクに上記マスク中間層を除去して下層レジ
ストを露出させる工程を含むことを特徴とする。
【0023】多層レジストの最上層に開口するこの方法
は、開口により露出される下層がコンタクト電極の形成
される半導体、シリサイドあるいは金属等ではなく、他
のレジストである点で、上述のコンタクトホールの形成
に係る本発明の方法と異なるが、それ以外の点はコンタ
クトホールの形成に係る方法と同様である。なお、マス
ク中間層の除去には反応性イオンエッチングを有利に利
用することができる。
【0024】
【作用】T型ゲート電極の形成に係る本発明の方法にお
いて、ネガレジストラインパターン間の間隔はゲート電
極のゲート長を、またその高さはゲート長部の高さをそ
れぞれ決定する。これらの孤立ネガレジストラインパタ
ーンは、薄膜で形成されるため、近接効果の影響を少な
くすることができるので(ネガレジストの場合、一般に
アスペクト比(幅と高さの比)1:1程度の解像性が得
られるので、膜厚が薄くなればなるほど細い幅の開口を
形成することができる)、0.03μm程度までの微細
な幅の開口を高精度で形成するのを可能にする。
【0025】更に、ネガレジストラインパターンの硬化
処理は、後に塗布するポジレジストとの混合を防止し
て、オーバーゲート部のみに対して行う独立の露光でオ
ーバーゲート長を精度よく決めるのを可能にする。
【0026】コンタクト電極の形成に係る本発明の方法
においても同じように、1対のネガレジストラインパタ
ーンとこれと交差するもう1対のネガレジストラインパ
ターンによって取囲まれて形成された方形の領域が、コ
ンタクトホール領域を決定する。これらの孤立パターン
は、被る近接効果の影響を最小限に抑えて形成可能であ
り、そしてこれらと、コンタクトホール開口領域に開口
を有するポジレジストパターンとを組み合わせてコンタ
クトホールを形成することで、微細なコンタクトホール
を高寸法精度で形成するのを可能にする。
【0027】
【実施例】実施例1 この例では、左右対称形のT型ゲート電極を形成した。
【0028】図1(a)に示すように、半導体基板1上
に活性層2を形成し、この活性層上にネガレジスト(東
ソー社のCMS−EX(R)ネガレジスト)3を0.2
μmの膜厚で塗布し、このレジストの相対向した位置に
0.2μmの間隔をあけて電子線4に照射した。電子線
の照射幅は0.3μm、またそのドーズ量は、加速電圧
30kVで80μC/cm2 であった。
【0029】次いで、図1(b)に示すように、使用し
たネガレジスト専用の現像液でもって現像してネガレジ
ストラインパターン5を形成し、波長200〜300nm
の遠紫外線の照射と150℃での加熱を2分間行ってネ
ガレジストを硬化させた。
【0030】次に、図1(c)に示すように、ポジレジ
スト(日本ゼオン社のZCMR−100)6を1.0μ
mの膜厚で塗布し、中心線を2本のネガレジストライン
パターン5の中心線に合わせて0.6μmの幅で電子線
7を照射した。現像を行って、左右対称形のT型ゲート
開口8を形成した(図1(d))。
【0031】図2(a)に示すように、上方からゲート
金属のアルミニウム10をT型ゲート開口部と残留ポジ
レジストの上へ蒸着した。アルミニウムの膜厚は0.7
μmであった。そしてリフトオフ法を利用して、図2
(b)に12で示す左右対称のT型ゲート電極(ゲート
長0.2μm)を形成した。
【0032】更に、ソース電極及びドレイン電極を形成
するため、ゲート電極12をマスクにして、図2(c)
に示すようにオーミック金属のAu/AuGeを0.3
μm蒸着し、熱処理を行った。この図においては、14
がソース電極、15がドレイン電極である。
【0033】実施例2 この例は、非対称形のT型ゲート電極の形成を図3を参
照して説明する。
【0034】中心線を2本のネガレジストラインパター
ン5により形成されるゲート長部の中心線と0.2μm
ずれせて電子線を照射したことを除いて、実施例1で説
明したのと同じ手順に従って、図3(a)に示すように
非対称のT型ゲート開口8を形成した。
【0035】次いで、やはり実施例1で説明したのと同
じ手順によって図3(b)に示した左右非対称のT型ゲ
ート電極12を形成した。
【0036】実施例3 この例は、実施例2で説明した非対称T型ゲート電極の
極端なものであって、図4(b)に13で示すような逆
L字型とも言うべき形状のゲート電極の形成を説明す
る。
【0037】図4(a)に示すように、幅0.5μmの
ネガレジストラインパターン5を1本だけ形成し、そし
てオーバーゲート開口の一方の端部だけがこのレジスト
パターン5の上にかかるように幅0.2μmのゲート開
口8を、ポジレジスト6を用いて形成した。
【0038】次に、実施例1で説明した手順に従って図
4(b)に示した形状のゲート電極を形成した。
【0039】実施例4 この例では、方形のコンタクトホールを形成した。
【0040】下層の半導体基板上に絶縁膜を形成し、こ
の絶縁膜上に実施例1で用いたのと同じネガレジストを
0.2μmの膜厚で塗布し、0.2μmの間隔をあけて
0.3μm幅の電子線を照射し、更に現像を行い、そし
てやはり実施例1と同じ条件で硬化処理を行って、相対
向する第一のネガレジストラインパターンを形成した。
このときの様子を模式的に図5に示す。図5(a)は、
形成した1対のネガレジストラインパターン23を上か
ら見た図であり、図5(b)は図5(a)のB−B′線
断面図であって、21は基板、22は絶縁膜を示してい
る。
【0041】次に、第一のネガレジストラインパターン
23と交差させることを除いて第一のネガレジストライ
ンパターン23の形成と全く同じやり方で、第二のネガ
レジストラインパターンを形成した。このときの様子を
模式的に図6に示す。この図は、交差した二組のネガレ
ジストラインパターン23,24を上から見た図であ
る。
【0042】次いで、全面にポジレジストを塗布し(膜
厚1.0μm)、第一及び第二のネガレジストラインに
囲まれた領域が露出するようにこれらのネガレジスト上
に開口させた。図7にこのときの様子を示す。図7
(a)はポジレジスト25に開口したところを上から見
た図であり、図7(b)は図7(a)のB−B′線断面
図である。
【0043】レジスト23,24,25をマスクに絶縁
膜22をエッチングし、そしてこれらのレジストを除去
して、図8の断面図に26で示したコンタクトホールを
形成した。形成されたコンタクトホールは、第一及び第
二のネガレジストラインパターンの間隔によって規定さ
れた一辺0.3μmの正方形コンタクトホールであっ
た。このように、第一及び第二のネガレジストラインパ
ターンの間隔により完成した方形コンタクトホールの長
辺と短辺の寸法を高精度で制御することができる。
【0044】走査電子顕微鏡での検査によって、コンタ
クトホールの垂直壁がきれいに形成されていることを確
認した。また方形ホールの角の部分に形成されがちな丸
味は見られなかった。
【0045】以上説明した各実施例における処理条件や
寸法等は、一例であって、本発明がこれらに限定される
ものでないことは言うまでもない。
【0046】
【発明の効果】薄膜のネガレジストを用いて形成される
孤立のネガレジストラインパターンは、露光時に被る近
接効果の影響が少ないため、微細パターンの開口を高寸
法精度で形成することができる。それゆえに、T型ゲー
ト電極のゲート長部の開口やコンタクトホール形成のた
めのマスクの開口を高寸法精度で形成することが可能で
あり、しかも従来よりもずっと微細な開口(T型ゲート
電極のゲート長部の場合で0.03μm程度まで)の形
成が可能である。
【0047】また、T型ゲート電極用のT型開口の形成
時には、ネガレジストラインパターンは硬化処理を受け
ているためその上に塗布されたポジレジストと混合する
ことがないので、オーバーゲート部のみの露光でオーバ
ーゲート長が決まることも、高精度のT型ゲート電極の
形成を可能にする。
【図面の簡単な説明】
【図1】実施例1の工程の前半を説明する図であって、
(a)はネガレジストの露光工程、(b)は現像・硬化
工程、(c)はポジレジストの露光工程、(d)は現像
工程を説明する図である。
【図2】実施例1の工程の後半を説明する図であって、
(a)はゲート金属の蒸着工程を説明する図であり、
(b)は形成したT型ゲート電極を示す図であり、
(c)はオーミック金属の蒸着を説明する図である。
【図3】非対称T型ゲート電極の形成を説明する図であ
って、(a)は非対称のゲート開口を示す図、(b)は
形成した非対称T型ゲート電極を示す図である。
【図4】逆L字型電極の形成を説明する図であって、
(a)はゲート開口を示す図、(b)は形成したゲート
電極を示す図である。
【図5】実施例4の第一のラインパターンの形成を説明
する図であって、(a)は形成したラインパターンを上
から見た図、(b)は(a)のB−B′線断面図であ
る。
【図6】実施例4の第二のラインパターンの形成を説明
する図である。
【図7】実施例4のポジレジストの開口を説明する図で
あって、(a)は形成した開口を上から見た図であり、
(b)は(a)のB−B′線断面図である。
【図8】実施例4で形成したコンタクトホールを示す断
面図である。
【符号の説明】
1,21…基板 2…活性層 3…ネガレジスト 5,23,24…ネガレジストラインパターン 6,25…ポジレジスト 8…ゲート開口 12…T型ゲート電極 22…絶縁膜 26…コンタクトホール

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 ゲート用活性層を形成した半導体基板
    (1)上にネガレジスト(3)を塗布し、形成すべきゲ
    ート長に相当する間隔をあけて対向する1対のレジスト
    ラインを形成するように露光して現像を行い、こうして
    形成されたネガレジストラインパターン(5)を硬化さ
    せ、次いでポジレジスト(6)を塗布し、上記レジスト
    ラインパターン(5)にまたがる、形成すべきオーバー
    ゲート長に相当する領域に露光しそして現像を行って、
    T型ゲート電極を形成するためのT型ゲート開口(8)
    を形成する工程を含むことを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 前記ポジレジスト(6)に開口のために
    露光する前記オーバーゲート長に相当する領域の中心線
    を、前記対向する1対のネガレジストラインパターン
    (5)により形成されたゲート長部の中心線とそろえ、
    それにより左右対称型のT型ゲート開口(8)を形成す
    る、請求項1記載の方法。
  3. 【請求項3】 前記ポジレジスト(6)に開口のために
    露光する前記オーバーゲート長に相当する領域の中心線
    を、前記対向する1対のネガレジストラインパターン
    (5)により形成されたゲート長部の中心線とずらせ、
    それにより左右非対称型のT型ゲート開口(8)を形成
    する、請求項1記載の方法。
  4. 【請求項4】 前記ネガレジストラインパターン(5)
    を1本だけ形成した後に塗布したポジレジスト(6)
    の、当該ネガレジストラインパターン(5)の一部にか
    かる領域とこれに隣接するゲート長領域とに露光して現
    像を行って、逆L字型ゲート電極を形成するための逆L
    字型ゲート開口(8)を形成することを特徴とする、請
    求項1記載の方法。
  5. 【請求項5】 基板上に形成された上層絶縁膜(22)
    上にネガレジストを塗布し、形成すべきコンタクトホー
    ルの開口幅に相当する間隔をあけて対向する1対以上の
    レジストラインパターン(23)を形成するように露光
    して現像を行い、こうして形成された第一のネガレジス
    トラインパターン(23)を硬化させ、次いで再びネガ
    レジストを塗布し、形成すべきコンタクトホールのもう
    一方の開口幅に相当する間隔をあけて対向し且つ上記第
    一のネガレジストラインパターン(23)と交差する1
    対以上のレジストラインパターン(24)を形成するよ
    うに露光及び現像を行い、こうして形成された第二のネ
    ガレジストラインパターン(24)を硬化させた後に、
    これらのネガレジストラインパターン(23,24)に
    よって構成されたパターン上にポジレジスト(25)を
    塗布し、露光及び現像を行ってコンタクトホール部分以
    外の領域のポジレジスト(25)を残してコンタクトホ
    ールパターンを開口し、それにより形成したレジストパ
    ターンをマスクに絶縁膜(22)を除去して下層を露出
    させて、コンタクト電極を形成するためのコンタクトホ
    ール(26)を形成する工程を含むことを特徴とする半
    導体装置の製造方法。
  6. 【請求項6】 下層レジストの上に形成されたマスク中
    間層上にネガレジストを塗布し、形成すべき開口の幅に
    相当する間隔をあけて対向する1対以上のレジストライ
    ンパターンを形成するように露光して現像を行い、こう
    して形成された第一のネガレジストラインパターンを硬
    化させ、次いで再びネガレジストを塗布し、形成すべき
    開口のもう一方の幅に相当する間隔をあけて対向し且つ
    上記第一のネガレジストラインパターンと交差する1対
    以上のレジストラインパターンを形成するように露光及
    び現像を行い、こうして形成された第二のネガレジスト
    ラインパターンを硬化させた後に、これらのネガレジス
    トラインパターンにより構成されたパターン上にポジレ
    ジストを塗布し、露光及び現像を行って開口部分以外の
    領域のポジレジストを残し、それにより形成したレジス
    トパターンをマスクに上記マスク中間層を除去して下層
    レジストを露出させる工程を含むことを特徴とする半導
    体装置の製造方法。
JP25141091A 1991-09-30 1991-09-30 半導体装置の製造方法 Withdrawn JPH0590300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25141091A JPH0590300A (ja) 1991-09-30 1991-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25141091A JPH0590300A (ja) 1991-09-30 1991-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0590300A true JPH0590300A (ja) 1993-04-09

Family

ID=17222432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25141091A Withdrawn JPH0590300A (ja) 1991-09-30 1991-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0590300A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153666A (ja) * 1993-11-30 1995-06-16 Nec Corp パターン形成方法
EP0903779A2 (en) * 1997-09-22 1999-03-24 Lucent Technologies Inc. Manufacture of field effect transistors
US6881688B2 (en) * 2002-02-05 2005-04-19 Bernd E. Maile Method of fabricating a vertically profiled electrode and semiconductor device comprising such an electrode
JP2006310376A (ja) * 2005-04-26 2006-11-09 Renesas Technology Corp 半導体集積回路装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07153666A (ja) * 1993-11-30 1995-06-16 Nec Corp パターン形成方法
EP0903779A2 (en) * 1997-09-22 1999-03-24 Lucent Technologies Inc. Manufacture of field effect transistors
EP0903779A3 (en) * 1997-09-22 2000-11-22 Lucent Technologies Inc. Manufacture of field effect transistors
US6881688B2 (en) * 2002-02-05 2005-04-19 Bernd E. Maile Method of fabricating a vertically profiled electrode and semiconductor device comprising such an electrode
JP2006310376A (ja) * 2005-04-26 2006-11-09 Renesas Technology Corp 半導体集積回路装置の製造方法

Similar Documents

Publication Publication Date Title
US5563079A (en) Method of making a field effect transistor
US4529686A (en) Method for the manufacture of extremely fine structures
US4599137A (en) Method of forming resist pattern
US5981149A (en) Method for manufacturing semiconductor device
US5032491A (en) Method of forming a fine pattern
JP2538081B2 (ja) 現像液及びパタ―ン形成方法
JPH0590300A (ja) 半導体装置の製造方法
JP2000039717A (ja) レジストパターンの形成方法および半導体装置の製造方法
JPS6211068B2 (ja)
JP3612533B2 (ja) 半導体装置の製造方法
US6677240B1 (en) Method for patterning dense and isolated features on semiconductor devices
JP2714026B2 (ja) 半導体装置用電極の形成方法
JP3398603B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
KR100562299B1 (ko) 반도체 소자의 트렌치 제조 방법 및 그 마스크 패턴 형성방법
JPH11175915A (ja) 薄膜磁気ヘッド及びその製造方法
JPH0684950A (ja) 電界効果トランジスタの製造方法
JPH05291300A (ja) 半導体装置の製造方法
JPH0638431B2 (ja) 半導体装置の製造方法
JPS6015920A (ja) 半導体装置の製造方法
JP2690378B2 (ja) 微細パターンの形成方法
JPH03145140A (ja) 化合物半導体装置の製造方法
JPH01107556A (ja) パターン形成方法およびそれを用いた半導体装置
JPH0675360A (ja) レチクル及びそれを用いた半導体装置の製造方法
JPH0786115A (ja) レジストパターンの形成方法
JPH05175193A (ja) 半導体装置の回路パターン形成方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203