JP3612533B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3612533B2 JP3612533B2 JP28651196A JP28651196A JP3612533B2 JP 3612533 B2 JP3612533 B2 JP 3612533B2 JP 28651196 A JP28651196 A JP 28651196A JP 28651196 A JP28651196 A JP 28651196A JP 3612533 B2 JP3612533 B2 JP 3612533B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- opening
- gate electrode
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、断面形状が略Ｔ型をなすゲート電極を有する半導体装置の製造方法に関するものであり、その用途として、例えばＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）やＨＥＭＴ（高電子移動度トランジスタ）及びこれらを用いた集積回路であるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ）等に用いられるショットキーゲートを有する半導体装置の製造方法がある。
【０００２】
【発明が解決しようとする課題】
マイクロ波帯の信号増幅に使用される半導体素子にあっては、高周波動作のために有利なゲート長の短縮と低ゲート抵抗値とを両立し得るＴ型ゲート電極を採用することが一般的となっている。このＴ型ゲート電極の形成後は、その表面に保護用絶縁膜を成膜するものであるが、半導体基板表面からＴ型ゲート電極の頭部までの高さが不足している場合には、両者間に保護用絶縁膜が充填された状態になるものであり、このような状態では両者間に空隙が存在する場合に比して寄生容量が増加する。
【０００３】
この寄生容量の増加を防ぐために、ゲート電極の頭部までの高さを十分に確保すべく脚部を長くすると、ゲート電極におけるゲート長の決定に関わる部分、即ち、脚部が半導体基板と接触する部分の幅寸法の微細加工性が低下してしまう。また、ゲート電極の脚部は、半導体基板との接合部が前記頭部との接合部よりも短い形状に形成されるため、頭部と脚部との間で断線が発生し易くなるという問題がある。
【０００４】
斯様な問題を解決する従来技術として、例えば特開平５−１０９７７８号公報には、１回の電子ビーム露光によって、レジスト層に底面部分より表面部分が広がったテーパ形状の開口部を形成し、この開口部に金属蒸着することによって形成される脚部の断面形状が長方形となるように、即ち、半導体基板に対して脚部の両辺が略垂直となるようにする技術が開示されている。しかしながら、斯様な技術では、そのレジスト層の開口部における底部寸法、即ちゲート長の再現性に問題がある。
【０００５】
また、特開平６−３０２６１７号公報には、Ｔ型ゲート電極の頭部と脚部との接合部分に、頭部の幅よりも狭く脚部の幅よりも広い幅寸法を有する中間部を形成する技術が開示されている。斯様な中間部を形成することによって、Ｔ型ゲート電極の高さを十分に確保した場合においても、前記接合部分の強度が確保できるようにしたものである。しかしながら、このものでは、上記中間部と脚部との幅寸法を決定する現像工程を一括して行っているため、寄生容量を増加させないようにレジスト膜厚を厚くしてゲート電極の脚部を長くすると、やはりゲート長の決定に関わる部分の微細加工性の低下が避けられない。
【０００６】
本発明は上記課題を解決するものであり、その目的は、断面形状がＴ型をなすゲート電極の高さを十分に確保することができると共に、ゲート電極の微細加工性をも確保し得る半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法によれば、第１の工程において、半導体基板上に、夫々所定の感度を有する第１下層レジスト膜，第２下層レジスト膜，中間層レジスト膜，上層レジスト膜を順次塗布することにより一括して形成した後、第２，第３及び第４の工程において夫々所定の条件で順次露光及び現像を行うことにより、オーバーハング形状を有する上層開口部，上層開口部よりも小なる開口寸法を有する第２下層開口部及び第２下層開口部よりも小なる開口寸法を有し半導体基板面まで達する第１下層開口部を夫々形成する。そして、第５の工程において電極用金属材料を蒸着した後、第６の工程において各層レジスト膜を溶解して除去することにより、略Ｔ型の断面形状における頭部と脚部との接合部分に中間部を有する形状のゲート電極が形成され、更に、第７の工程においてゲート電極及び半導体基板上に保護用絶縁膜が形成される。
【０００８】
従って、第１の工程において各層レジスト膜を一括して形成した後は、露光及び現像の単純な工程を繰返して各開口部を形成し得る。そして、ゲート電極の中間部及び脚部の断面幅寸法たる第２及び第１下層開口部の開口寸法を決定する工程を別個に行うことにより、半導体装置のゲート電極を微細に加工することができると共にゲート電極の高さも十分に確保し得るので、保護用絶縁膜が形成された場合に、ゲート電極の頭部と半導体基板との間に生じる寄生容量を低減することが可能となる。
【０００９】
請求項２記載の半導体装置の製造方法によれば、第１の工程において、半導体基板上に、夫々所定の感度を有する下層レジスト膜，中間層レジスト膜，上層レジスト膜を順次塗布することにより一括して形成した後、第２，第３及び第４の工程において夫々所定の条件で順次露光及び現像を行うことにより、オーバーハング形状を有する上層開口部，上層開口部よりも小なる開口寸法を有する凹部及び凹部よりも小なる開口寸法を有し半導体基板面まで達する下層開口部を夫々形成する。そして、第５の工程において電極用金属材料を蒸着した後、第６の工程において各層レジスト膜を溶解して除去することにより、略Ｔ型の断面形状における頭部と脚部との接合部分に中間部を有する形状のゲート電極が形成され、更に、第７の工程においてゲート電極及び半導体基板上に保護用絶縁膜が形成される。従って、レジスト膜を１層分少なくすることができ、第１の工程をより簡易にすることができる。
【００１０】
【発明の実施の形態】
（第１実施例）
以下、本発明の第１実施例について図１乃至図７を参照して説明する。図１乃至図７は、Ｔ型ゲート電極を備えた半導体装置を製造する過程を示すその摸式的な断面図である。その図１において、動作層が形成されている半導体基板（以下、単に基板と称す）１上には、高解像度の電子ビーム（ＥＢ）レジスト膜が以下のようにして順次層状に塗布形成されている。
【００１１】
先ず、比較的低感度の第１下層レジスト膜２ａを例えば厚さ２５０ｎｍにて形成し、その第１下層レジスト膜２ａ上に、第１下層レジスト膜２ａよりも高感度である第２下層レジスト膜２ｂを例えば厚さ１５０ｎｍにて形成する。次に、第２下層レジスト膜２ｂよりも高感度の中間層レジスト膜３を例えば厚さ３００ｎｍにて形成し、その中間層レジスト膜３よりも低感度である上層レジスト膜４を例えば厚さ２５０ｎｍにて形成する（第１の工程）。
【００１２】
この場合、例えば第１下層レジスト膜２ａ及び上層レジスト膜４としては、ポジ型ＥＢレジストとして作用するポリメチルメタクリレート、第２下層レジスト膜２ｂ及び中間層レジスト膜３としては、ポリアルキルメタクリレート系で上記ポリメチルメタクリレートより高感度なレジストを用いる。
【００１３】
次に、図２に示すように、第１回目の電子ビーム照射により露光を行い、これに続く現像により上層レジスト膜４及び中間層レジスト膜３に開口部（上層開口部）５を形成する。例えばこの時の電子ビームの加速電圧を２５ＫＶ，露光量を２０μＣ／ｃｍ２程度とし、メチルイソブチルケトンとイソプロパノールの混合液にて現像する（第２の工程）。この際、第２下層レジスト膜２ｂは、中間層レジスト膜３に比べ充分低感度のＥＢレジストを用いるため、再現性良く開口部５を形成できる。
【００１４】
このような第２の工程が行われた場合、開口部５の形状は、上層レジスト膜４と中間層レジスト膜３との感度差によって、上層レジスト膜４部分の開口寸法（例えば０．５〜０．８μｍ）が、中間層レジスト膜３部分の開口寸法よりも若干小となることにより、上層レジスト膜４が中間層レジスト膜３に対してオーバーハングした形状となるように形成される。
【００１５】
続いて、図３に示すように、第２回目の電子ビーム照射により露光した後に現像することにより、第２下層レジスト膜２ｂに開口部（第２下層開口部）６を、例えば開口寸法が０．３〜０．４μｍとなるように形成する。尚、この時の露光量は、例えば１０μＣ／ｃｍ２程度とし、メチルイソブチルケトンとイソプロパノールの混合液にて現像する（第３の工程）。
【００１６】
更に、図４に示すように、第３回目の電子ビーム照射により露光した後、現像することにより基板１の表面まで到達する開口部（第１下層開口部）７を第１下層レジスト膜２ａに形成する（第４の工程）。この時の露光量は、例えば２００μＣ／ｃｍ２または２ｎＣ／ｃｍ程度として、メチルイソブチルケトンとイソプロパノールの混合液にて現像することにより、寸法０．１５μｍ以下のゲート長を実現しうる開口寸法を得る。この場合、電子ビームの加速電圧をより高くすれば、より微細なゲート長も実現できると考えられる。
【００１７】
上記のように第１下層レジスト膜２ａに開口部７を形成した後、半導体装置の構造上必要であれば、第１下層レジスト膜２ａをマスクとして基板１をエッチングする。
【００１８】
この後、図５に示すように、基板１上の開口部７に臨む面及び各層レジスト膜２ａ，２ｂ，３，４上に、電極用の金属材料８を蒸着する（第５の工程）。続いて、半導体装置を溶液中に浸漬することにより、図６に示すように、金属材料８の不要な部分を、残留している各レジスト膜２ａ，２ｂ，３及び４と共に除去（リフトオフ）することにより、頭部９ａと脚部９ｂとの間に、断面幅寸法が頭部９ａよりも小で且つ脚部９ｂよりも大となる中間部９ｃを有する略Ｔ型のゲート電極９が形成される（第６の工程）。
【００１９】
この際、前述のように、開口部５部分では、上層レジスト膜４が中間層レジスト膜３に対してオーバーハングした形状を有しているため、ゲート電極９と金属材料８の不要な部分とを確実に分離することが可能となる。
【００２０】
ゲート電極９の形成後、図７に示すように、保護用絶縁膜１０をゲート電極９及び基板１上に形成する（第７の工程）。この図７において、頭部９ａと基板１との間に空隙部１１が生じるように、予め図１でレジスト膜塗布時に第１，第２下層レジスト膜２ａ，２ｂの膜厚を絶縁膜の設計膜厚値を参考にして設定しておく。斯様な空隙部１１を頭部９ａと基板１との間に設けることにより、両者間が誘電率の大なる保護用絶縁膜１０によって満たされる場合に比して、ゲート電極９の寄生容量は低減される。
【００２１】
以上のように本実施例によれば、基板１上に所定の感度差を有する各レジスト膜２ａ，２ｂ，３及び４を層状に塗布形成した後、これらのレジスト膜に対して異なる露光量で電子ビームを３回照射して夫々につき現像を行い開口寸法が異なる開口部５，６及び７を形成し、金属材料８を蒸着させた後リフトオフすることによって、頭部９ａと脚部９ｂとの間に中間部９ｃを有するＴ型のゲート電極９を形成し、その上から保護用絶縁膜１０を形成した。
【００２２】
従って、第２回目の電子ビーム照射において開口部６の開口寸法、即ちゲート電極９の中間部９ｃの寸法を決定した後、第３回目の電子ビーム照射において開口部７の開口寸法、即ちゲート電極９の脚部９ｂの幅寸法（ゲート長の寸法）を決定し得るので、脚部９ｂを微細に加工し得ると共に、中間部９ｃを形成することにより金属材料８の蒸着時における頭部９ａと脚部９ｂとの断線を防ぐことができる。
【００２３】
また、ゲート電極９の頭部９ａを高く設計し得て、保護用絶縁膜１０が形成されても寄生容量の増加を抑制し得ると共に、その場合でも、第３回目の電子ビーム照射の際の第１下層レジスト膜２ａの膜厚を頭部９ａの高さに比して小さくすることができるので、その微細加工性を十分に確保できるようになり、高周波特性上重要なゲート長を微細に設計することが可能となる。
【００２４】
更に、本実施例によれば、第１回目の電子ビーム照射において、上層レジスト膜４と中間層レジスト膜３との感度差によって開口部５にオーバーハング形状を形成することにより、ゲート電極９と金属材料８の不要な部分とを確実に分離
できるようにしたので、金属材料８の蒸着後における不要部分の除去を容易に行うことができる。
【００２５】
（第２実施例）
図８乃至図１４は、本発明の第２実施例により半導体装置を製造する過程を示すその断面模式図である。尚、第１実施例と同一部分には同一符号を付して示す。図８において、基板１上に高解像度のＥＢレジスト膜が第１実施例と同様に順次層状に塗布形成されているが、第１実施例における第１及び第２下層レジスト膜２ａ及び２ｂは、下層レジスト膜１２に置き換っている（第１の工程）。この下層レジスト膜１２は、例えば、上層レジスト膜３と同じポリメチルメタクリレートを用い厚さ４００ｎｍにて形成する。
【００２６】
次に、図９に示すように、第１実施例における第２の工程と同様に、開口部５を形成する（第２の工程）。この際、下層レジスト膜１２は、中間層レジスト膜３に比べ充分低感度であるため再現性良く開口部５が形成できる。
【００２７】
続いて、図１０に示すように、第２回目の電子ビーム照射により露光を行った後現像することにより、下層レジスト膜１２の中間までの深さを有する凹部１３を形成する（第３の工程）。例えばこの時の露光量を１００μＣ／ｃｍ２程度としメチルイソブチルケトンとイソプロパノールの混合液にて現像する。
【００２８】
更に、第３回目の電子ビーム照射により露光を行った後現像することにより、図１１に示すように、凹部１３よりも小なる開口寸法を有し、基板１まで到達する開口部（下層開口部）１４を下層レジスト膜１２に形成する（第４の工程）。例えばこの時の露光量を２００μＣ／ｃｍ２または２ｎＣ／ｃｍ程度とし、メチルイソブチルケトンとイソプロパノールの混合液にて現像することにより寸法０．１５μｍ以下のゲート長を実現しうる開口部１４を得る。
【００２９】
この後の工程は、第１実施例と同様に行われ、図１２乃至図１４に示すように電極用の金属材料１５を蒸着した後（第５の工程）、不要な部分の金属材料１５を、残留している各層レジスト３，４及び１２と共に除去（リフトオフ）して断面形状が略Ｔ型のゲート電極１６を形成する（第６の工程）。
【００３０】
そして、ゲート電極１６の形成後に、保護用絶縁膜１７をゲート電極１６上及び基板１上に形成する（第７の工程）。そして、この場合も、予め図８におけるレジスト膜塗布時に下層レジスト膜１２の膜厚を絶縁膜の設計値を参考にして設定しておくことにより、頭部１６ａと基板１との間に空隙部１８が生じるようにすることができる。
【００３１】
以上のように第２実施例によれば、第１実施例よりも少ないレジスト膜の層数によって、断面形状が略Ｔ型をなし、頭部１６ａと脚部１６ｂとの間に中間部１６ｃを有するゲート電極１６を形成することができ、第１の工程をより簡易にすることができる。
【００３２】
本発明は上記しかつ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
中間層レジスト膜３及び上層レジスト膜４を、第２下層レジスト膜２ｂよりも高感度である単一の上層レジスト膜に置き換えて、その上層レジスト膜を露光可能な条件で第１回目の電子ビーム照射を行った後現像を行うことにより、上層レジスト膜表面の開口寸法が上層レジスト膜内部の開口寸法に比して小となる形状を有する開口部を上層開口部として、開口部５の代わりに形成しても良い。
レジストの材質を適宜変更することにより、紫外線などの光や、イオンビーム，Ｘ線などで露光を行っても良い。
各実施例における各レジスト膜の形成厚さや露光による開口部の寸法は、ゲート電極やゲート長の設計仕様に応じて適宜変更して良い。また、各レジスト膜の材質も、各層間における感度差の大小関係を維持する範囲であれば適宜変更して良い。
【図面の簡単な説明】
【図１】本発明の第１実施例における、半導体装置の製造過程を示す摸式的な断面図（その１）
【図２】図１相当図（その２）
【図３】図１相当図（その３）
【図４】図１相当図（その４）
【図５】図１相当図（その５）
【図６】図１相当図（その６）
【図７】図１相当図（その７）
【図８】本発明の第２実施例における図１相当図（その１）
【図９】図８相当図（その２）
【図１０】図８相当図（その３）
【図１１】図８相当図（その４）
【図１２】図８相当図（その５）
【図１３】図８相当図（その６）
【図１４】図８相当図（その７）
【符号の説明】
１は半導体基板、２ａは第１下層レジスト膜、２ｂは第２下層レジスト膜、３は中間層レジスト膜、４は上層レジスト膜、５，６及び７は開口部（上層開口部，第２下層開口部及び第１下層開口部）、８は金属材料（電極用金属材料）、９はゲート電極、９ａは頭部、９ｂは脚部、９ｃは中間部、１０は保護用絶縁膜、１１は空隙部、１２は下層レジスト膜、１３は凹部、１４は開口部（下層開口部）、１５は金属材料（電極用金属材料）、１６はゲート電極、１６ａは頭部、１６ｂは脚部、１６ｃは中間部、１７は保護用絶縁膜、１８は空隙部を示す。
【発明の属する技術分野】
本発明は、断面形状が略Ｔ型をなすゲート電極を有する半導体装置の製造方法に関するものであり、その用途として、例えばＭＥＳＦＥＴ（ＭＥｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）やＨＥＭＴ（高電子移動度トランジスタ）及びこれらを用いた集積回路であるＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ）等に用いられるショットキーゲートを有する半導体装置の製造方法がある。
【０００２】
【発明が解決しようとする課題】
マイクロ波帯の信号増幅に使用される半導体素子にあっては、高周波動作のために有利なゲート長の短縮と低ゲート抵抗値とを両立し得るＴ型ゲート電極を採用することが一般的となっている。このＴ型ゲート電極の形成後は、その表面に保護用絶縁膜を成膜するものであるが、半導体基板表面からＴ型ゲート電極の頭部までの高さが不足している場合には、両者間に保護用絶縁膜が充填された状態になるものであり、このような状態では両者間に空隙が存在する場合に比して寄生容量が増加する。
【０００３】
この寄生容量の増加を防ぐために、ゲート電極の頭部までの高さを十分に確保すべく脚部を長くすると、ゲート電極におけるゲート長の決定に関わる部分、即ち、脚部が半導体基板と接触する部分の幅寸法の微細加工性が低下してしまう。また、ゲート電極の脚部は、半導体基板との接合部が前記頭部との接合部よりも短い形状に形成されるため、頭部と脚部との間で断線が発生し易くなるという問題がある。
【０００４】
斯様な問題を解決する従来技術として、例えば特開平５−１０９７７８号公報には、１回の電子ビーム露光によって、レジスト層に底面部分より表面部分が広がったテーパ形状の開口部を形成し、この開口部に金属蒸着することによって形成される脚部の断面形状が長方形となるように、即ち、半導体基板に対して脚部の両辺が略垂直となるようにする技術が開示されている。しかしながら、斯様な技術では、そのレジスト層の開口部における底部寸法、即ちゲート長の再現性に問題がある。
【０００５】
また、特開平６−３０２６１７号公報には、Ｔ型ゲート電極の頭部と脚部との接合部分に、頭部の幅よりも狭く脚部の幅よりも広い幅寸法を有する中間部を形成する技術が開示されている。斯様な中間部を形成することによって、Ｔ型ゲート電極の高さを十分に確保した場合においても、前記接合部分の強度が確保できるようにしたものである。しかしながら、このものでは、上記中間部と脚部との幅寸法を決定する現像工程を一括して行っているため、寄生容量を増加させないようにレジスト膜厚を厚くしてゲート電極の脚部を長くすると、やはりゲート長の決定に関わる部分の微細加工性の低下が避けられない。
【０００６】
本発明は上記課題を解決するものであり、その目的は、断面形状がＴ型をなすゲート電極の高さを十分に確保することができると共に、ゲート電極の微細加工性をも確保し得る半導体装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法によれば、第１の工程において、半導体基板上に、夫々所定の感度を有する第１下層レジスト膜，第２下層レジスト膜，中間層レジスト膜，上層レジスト膜を順次塗布することにより一括して形成した後、第２，第３及び第４の工程において夫々所定の条件で順次露光及び現像を行うことにより、オーバーハング形状を有する上層開口部，上層開口部よりも小なる開口寸法を有する第２下層開口部及び第２下層開口部よりも小なる開口寸法を有し半導体基板面まで達する第１下層開口部を夫々形成する。そして、第５の工程において電極用金属材料を蒸着した後、第６の工程において各層レジスト膜を溶解して除去することにより、略Ｔ型の断面形状における頭部と脚部との接合部分に中間部を有する形状のゲート電極が形成され、更に、第７の工程においてゲート電極及び半導体基板上に保護用絶縁膜が形成される。
【０００８】
従って、第１の工程において各層レジスト膜を一括して形成した後は、露光及び現像の単純な工程を繰返して各開口部を形成し得る。そして、ゲート電極の中間部及び脚部の断面幅寸法たる第２及び第１下層開口部の開口寸法を決定する工程を別個に行うことにより、半導体装置のゲート電極を微細に加工することができると共にゲート電極の高さも十分に確保し得るので、保護用絶縁膜が形成された場合に、ゲート電極の頭部と半導体基板との間に生じる寄生容量を低減することが可能となる。
【０００９】
請求項２記載の半導体装置の製造方法によれば、第１の工程において、半導体基板上に、夫々所定の感度を有する下層レジスト膜，中間層レジスト膜，上層レジスト膜を順次塗布することにより一括して形成した後、第２，第３及び第４の工程において夫々所定の条件で順次露光及び現像を行うことにより、オーバーハング形状を有する上層開口部，上層開口部よりも小なる開口寸法を有する凹部及び凹部よりも小なる開口寸法を有し半導体基板面まで達する下層開口部を夫々形成する。そして、第５の工程において電極用金属材料を蒸着した後、第６の工程において各層レジスト膜を溶解して除去することにより、略Ｔ型の断面形状における頭部と脚部との接合部分に中間部を有する形状のゲート電極が形成され、更に、第７の工程においてゲート電極及び半導体基板上に保護用絶縁膜が形成される。従って、レジスト膜を１層分少なくすることができ、第１の工程をより簡易にすることができる。
【００１０】
【発明の実施の形態】
（第１実施例）
以下、本発明の第１実施例について図１乃至図７を参照して説明する。図１乃至図７は、Ｔ型ゲート電極を備えた半導体装置を製造する過程を示すその摸式的な断面図である。その図１において、動作層が形成されている半導体基板（以下、単に基板と称す）１上には、高解像度の電子ビーム（ＥＢ）レジスト膜が以下のようにして順次層状に塗布形成されている。
【００１１】
先ず、比較的低感度の第１下層レジスト膜２ａを例えば厚さ２５０ｎｍにて形成し、その第１下層レジスト膜２ａ上に、第１下層レジスト膜２ａよりも高感度である第２下層レジスト膜２ｂを例えば厚さ１５０ｎｍにて形成する。次に、第２下層レジスト膜２ｂよりも高感度の中間層レジスト膜３を例えば厚さ３００ｎｍにて形成し、その中間層レジスト膜３よりも低感度である上層レジスト膜４を例えば厚さ２５０ｎｍにて形成する（第１の工程）。
【００１２】
この場合、例えば第１下層レジスト膜２ａ及び上層レジスト膜４としては、ポジ型ＥＢレジストとして作用するポリメチルメタクリレート、第２下層レジスト膜２ｂ及び中間層レジスト膜３としては、ポリアルキルメタクリレート系で上記ポリメチルメタクリレートより高感度なレジストを用いる。
【００１３】
次に、図２に示すように、第１回目の電子ビーム照射により露光を行い、これに続く現像により上層レジスト膜４及び中間層レジスト膜３に開口部（上層開口部）５を形成する。例えばこの時の電子ビームの加速電圧を２５ＫＶ，露光量を２０μＣ／ｃｍ２程度とし、メチルイソブチルケトンとイソプロパノールの混合液にて現像する（第２の工程）。この際、第２下層レジスト膜２ｂは、中間層レジスト膜３に比べ充分低感度のＥＢレジストを用いるため、再現性良く開口部５を形成できる。
【００１４】
このような第２の工程が行われた場合、開口部５の形状は、上層レジスト膜４と中間層レジスト膜３との感度差によって、上層レジスト膜４部分の開口寸法（例えば０．５〜０．８μｍ）が、中間層レジスト膜３部分の開口寸法よりも若干小となることにより、上層レジスト膜４が中間層レジスト膜３に対してオーバーハングした形状となるように形成される。
【００１５】
続いて、図３に示すように、第２回目の電子ビーム照射により露光した後に現像することにより、第２下層レジスト膜２ｂに開口部（第２下層開口部）６を、例えば開口寸法が０．３〜０．４μｍとなるように形成する。尚、この時の露光量は、例えば１０μＣ／ｃｍ２程度とし、メチルイソブチルケトンとイソプロパノールの混合液にて現像する（第３の工程）。
【００１６】
更に、図４に示すように、第３回目の電子ビーム照射により露光した後、現像することにより基板１の表面まで到達する開口部（第１下層開口部）７を第１下層レジスト膜２ａに形成する（第４の工程）。この時の露光量は、例えば２００μＣ／ｃｍ２または２ｎＣ／ｃｍ程度として、メチルイソブチルケトンとイソプロパノールの混合液にて現像することにより、寸法０．１５μｍ以下のゲート長を実現しうる開口寸法を得る。この場合、電子ビームの加速電圧をより高くすれば、より微細なゲート長も実現できると考えられる。
【００１７】
上記のように第１下層レジスト膜２ａに開口部７を形成した後、半導体装置の構造上必要であれば、第１下層レジスト膜２ａをマスクとして基板１をエッチングする。
【００１８】
この後、図５に示すように、基板１上の開口部７に臨む面及び各層レジスト膜２ａ，２ｂ，３，４上に、電極用の金属材料８を蒸着する（第５の工程）。続いて、半導体装置を溶液中に浸漬することにより、図６に示すように、金属材料８の不要な部分を、残留している各レジスト膜２ａ，２ｂ，３及び４と共に除去（リフトオフ）することにより、頭部９ａと脚部９ｂとの間に、断面幅寸法が頭部９ａよりも小で且つ脚部９ｂよりも大となる中間部９ｃを有する略Ｔ型のゲート電極９が形成される（第６の工程）。
【００１９】
この際、前述のように、開口部５部分では、上層レジスト膜４が中間層レジスト膜３に対してオーバーハングした形状を有しているため、ゲート電極９と金属材料８の不要な部分とを確実に分離することが可能となる。
【００２０】
ゲート電極９の形成後、図７に示すように、保護用絶縁膜１０をゲート電極９及び基板１上に形成する（第７の工程）。この図７において、頭部９ａと基板１との間に空隙部１１が生じるように、予め図１でレジスト膜塗布時に第１，第２下層レジスト膜２ａ，２ｂの膜厚を絶縁膜の設計膜厚値を参考にして設定しておく。斯様な空隙部１１を頭部９ａと基板１との間に設けることにより、両者間が誘電率の大なる保護用絶縁膜１０によって満たされる場合に比して、ゲート電極９の寄生容量は低減される。
【００２１】
以上のように本実施例によれば、基板１上に所定の感度差を有する各レジスト膜２ａ，２ｂ，３及び４を層状に塗布形成した後、これらのレジスト膜に対して異なる露光量で電子ビームを３回照射して夫々につき現像を行い開口寸法が異なる開口部５，６及び７を形成し、金属材料８を蒸着させた後リフトオフすることによって、頭部９ａと脚部９ｂとの間に中間部９ｃを有するＴ型のゲート電極９を形成し、その上から保護用絶縁膜１０を形成した。
【００２２】
従って、第２回目の電子ビーム照射において開口部６の開口寸法、即ちゲート電極９の中間部９ｃの寸法を決定した後、第３回目の電子ビーム照射において開口部７の開口寸法、即ちゲート電極９の脚部９ｂの幅寸法（ゲート長の寸法）を決定し得るので、脚部９ｂを微細に加工し得ると共に、中間部９ｃを形成することにより金属材料８の蒸着時における頭部９ａと脚部９ｂとの断線を防ぐことができる。
【００２３】
また、ゲート電極９の頭部９ａを高く設計し得て、保護用絶縁膜１０が形成されても寄生容量の増加を抑制し得ると共に、その場合でも、第３回目の電子ビーム照射の際の第１下層レジスト膜２ａの膜厚を頭部９ａの高さに比して小さくすることができるので、その微細加工性を十分に確保できるようになり、高周波特性上重要なゲート長を微細に設計することが可能となる。
【００２４】
更に、本実施例によれば、第１回目の電子ビーム照射において、上層レジスト膜４と中間層レジスト膜３との感度差によって開口部５にオーバーハング形状を形成することにより、ゲート電極９と金属材料８の不要な部分とを確実に分離
できるようにしたので、金属材料８の蒸着後における不要部分の除去を容易に行うことができる。
【００２５】
（第２実施例）
図８乃至図１４は、本発明の第２実施例により半導体装置を製造する過程を示すその断面模式図である。尚、第１実施例と同一部分には同一符号を付して示す。図８において、基板１上に高解像度のＥＢレジスト膜が第１実施例と同様に順次層状に塗布形成されているが、第１実施例における第１及び第２下層レジスト膜２ａ及び２ｂは、下層レジスト膜１２に置き換っている（第１の工程）。この下層レジスト膜１２は、例えば、上層レジスト膜３と同じポリメチルメタクリレートを用い厚さ４００ｎｍにて形成する。
【００２６】
次に、図９に示すように、第１実施例における第２の工程と同様に、開口部５を形成する（第２の工程）。この際、下層レジスト膜１２は、中間層レジスト膜３に比べ充分低感度であるため再現性良く開口部５が形成できる。
【００２７】
続いて、図１０に示すように、第２回目の電子ビーム照射により露光を行った後現像することにより、下層レジスト膜１２の中間までの深さを有する凹部１３を形成する（第３の工程）。例えばこの時の露光量を１００μＣ／ｃｍ２程度としメチルイソブチルケトンとイソプロパノールの混合液にて現像する。
【００２８】
更に、第３回目の電子ビーム照射により露光を行った後現像することにより、図１１に示すように、凹部１３よりも小なる開口寸法を有し、基板１まで到達する開口部（下層開口部）１４を下層レジスト膜１２に形成する（第４の工程）。例えばこの時の露光量を２００μＣ／ｃｍ２または２ｎＣ／ｃｍ程度とし、メチルイソブチルケトンとイソプロパノールの混合液にて現像することにより寸法０．１５μｍ以下のゲート長を実現しうる開口部１４を得る。
【００２９】
この後の工程は、第１実施例と同様に行われ、図１２乃至図１４に示すように電極用の金属材料１５を蒸着した後（第５の工程）、不要な部分の金属材料１５を、残留している各層レジスト３，４及び１２と共に除去（リフトオフ）して断面形状が略Ｔ型のゲート電極１６を形成する（第６の工程）。
【００３０】
そして、ゲート電極１６の形成後に、保護用絶縁膜１７をゲート電極１６上及び基板１上に形成する（第７の工程）。そして、この場合も、予め図８におけるレジスト膜塗布時に下層レジスト膜１２の膜厚を絶縁膜の設計値を参考にして設定しておくことにより、頭部１６ａと基板１との間に空隙部１８が生じるようにすることができる。
【００３１】
以上のように第２実施例によれば、第１実施例よりも少ないレジスト膜の層数によって、断面形状が略Ｔ型をなし、頭部１６ａと脚部１６ｂとの間に中間部１６ｃを有するゲート電極１６を形成することができ、第１の工程をより簡易にすることができる。
【００３２】
本発明は上記しかつ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
中間層レジスト膜３及び上層レジスト膜４を、第２下層レジスト膜２ｂよりも高感度である単一の上層レジスト膜に置き換えて、その上層レジスト膜を露光可能な条件で第１回目の電子ビーム照射を行った後現像を行うことにより、上層レジスト膜表面の開口寸法が上層レジスト膜内部の開口寸法に比して小となる形状を有する開口部を上層開口部として、開口部５の代わりに形成しても良い。
レジストの材質を適宜変更することにより、紫外線などの光や、イオンビーム，Ｘ線などで露光を行っても良い。
各実施例における各レジスト膜の形成厚さや露光による開口部の寸法は、ゲート電極やゲート長の設計仕様に応じて適宜変更して良い。また、各レジスト膜の材質も、各層間における感度差の大小関係を維持する範囲であれば適宜変更して良い。
【図面の簡単な説明】
【図１】本発明の第１実施例における、半導体装置の製造過程を示す摸式的な断面図（その１）
【図２】図１相当図（その２）
【図３】図１相当図（その３）
【図４】図１相当図（その４）
【図５】図１相当図（その５）
【図６】図１相当図（その６）
【図７】図１相当図（その７）
【図８】本発明の第２実施例における図１相当図（その１）
【図９】図８相当図（その２）
【図１０】図８相当図（その３）
【図１１】図８相当図（その４）
【図１２】図８相当図（その５）
【図１３】図８相当図（その６）
【図１４】図８相当図（その７）
【符号の説明】
１は半導体基板、２ａは第１下層レジスト膜、２ｂは第２下層レジスト膜、３は中間層レジスト膜、４は上層レジスト膜、５，６及び７は開口部（上層開口部，第２下層開口部及び第１下層開口部）、８は金属材料（電極用金属材料）、９はゲート電極、９ａは頭部、９ｂは脚部、９ｃは中間部、１０は保護用絶縁膜、１１は空隙部、１２は下層レジスト膜、１３は凹部、１４は開口部（下層開口部）、１５は金属材料（電極用金属材料）、１６はゲート電極、１６ａは頭部、１６ｂは脚部、１６ｃは中間部、１７は保護用絶縁膜、１８は空隙部を示す。
Claims (2)
- 断面形状が略Ｔ型をなすゲート電極を有する半導体装置の製造方法において、
半導体基板上に、第１下層レジスト膜，この第１下層レジスト膜よりも高感度である第２下層レジスト膜，この第２下層レジスト膜よりも高感度である中間層レジスト膜，この中間層レジスト膜よりも低感度である上層レジスト膜を順次塗布して形成する第１の工程と、
前記上層及び中間層レジスト膜を露光可能な条件で露光した後に現像を行うことによりオーバーハング形状を有する上層開口部を形成する第２の工程と、
前記第２下層レジスト膜を露光可能な条件で前記上層開口部内の領域を露光した後に現像を行うことにより、前記上層開口部よりも小なる開口寸法を有する第２下層開口部を形成する第３の工程と、
前記第２下層開口部内の領域の第１下層レジスト膜を露光した後に現像を行うことにより、前記第２下層開口部よりも小なる開口寸法を有し前記半導体基板面まで達する第１下層開口部を形成する第４の工程と、
前記半導体基板面上における前記第１下層開口部に臨む面上及び各層レジスト膜上に電極用金属材料を蒸着する第５の工程と、
前記各層レジスト膜を溶解して除去することにより、Ｔ型の断面形状における頭部と脚部との接合部分に、断面幅寸法が前記頭部よりも小で且つ前記脚部よりも大なる中間部を有する形状のゲート電極を形成する第６の工程と、
前記ゲート電極及び前記半導体基板表面を被覆する保護用絶縁膜を形成する第７の工程とからなることを特徴とする半導体装置の製造方法。 - 断面形状が略Ｔ型をなすゲート電極を有する半導体装置の製造方法において、
半導体基板上に、下層レジスト膜，この下層レジスト膜よりも高感度である中間層レジスト膜，この中間層レジスト膜よりも低感度である上層レジスト膜を順次塗布して形成する第１の工程と、
前記上層及び中間層レジスト膜を露光可能な条件で露光した後に現像を行うことによりオーバーハング形状を有する上層開口部を形成する第２の工程と、
前記下層レジスト膜を所定の膜厚が残留する条件で露光した後に現像を行うことにより、前記上層開口部よりも小なる開口寸法を有する凹部を形成する第３の工程と、
前記下層レジスト膜の凹部内における領域を露光した後に現像を行い、前記凹部よりも小なる開口寸法を有し前記半導体基板面まで達する下層開口部を形成する第４の工程と、
前記半導体基板面上における前記下層開口部に臨む面上及び各層レジスト膜上に電極用金属材料を蒸着する第５の工程と、
前記各層レジスト膜を溶解して除去することにより、Ｔ型の断面形状における頭部と脚部との接合部分に、断面幅寸法が前記頭部よりも小で且つ前記脚部よりも大なる中間部を有する形状のゲート電極を形成する第６の工程と、
前記ゲート電極及び前記半導体基板表面を被覆する保護用絶縁膜を形成する第７の工程とからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28651196A JP3612533B2 (ja) | 1996-10-29 | 1996-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28651196A JP3612533B2 (ja) | 1996-10-29 | 1996-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10135239A JPH10135239A (ja) | 1998-05-22 |
| JP3612533B2 true JP3612533B2 (ja) | 2005-01-19 |
Family
ID=17705363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28651196A Expired - Fee Related JP3612533B2 (ja) | 1996-10-29 | 1996-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3612533B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142500A (ja) * | 2001-10-30 | 2003-05-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100631051B1 (ko) | 2005-09-12 | 2006-10-04 | 한국전자통신연구원 | 부정형 고 전자 이동도 트랜지스터의 제조 방법 |
| KR100647459B1 (ko) | 2005-11-29 | 2006-11-23 | 한국전자통신연구원 | 티형 또는 감마형 게이트 전극의 제조방법 |
| JP5388514B2 (ja) | 2008-09-09 | 2014-01-15 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| JP2010067692A (ja) * | 2008-09-09 | 2010-03-25 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP5521447B2 (ja) * | 2009-09-07 | 2014-06-11 | 富士通株式会社 | 半導体装置の製造方法 |
| JP5768340B2 (ja) * | 2010-07-14 | 2015-08-26 | 富士通株式会社 | 化合物半導体装置 |
-
1996
- 1996-10-29 JP JP28651196A patent/JP3612533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10135239A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355208B2 (ja) | ||
| JP3119957B2 (ja) | 半導体装置の製造方法 | |
| US6635404B1 (en) | Structure and process method of gamma gate for HEMT | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| US4525448A (en) | Method of fabricating sub-half-micron-size gates on semiconductor substrates | |
| JP3120754B2 (ja) | 半導体装置およびその製造方法 | |
| US5970328A (en) | Fabrication method of T-shaped gate electrode in semiconductor device | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JP3071481B2 (ja) | ＧａＡｓデバイス及びＴ字型ゲート電極の作成方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| JP3165712B2 (ja) | 半導体装置の製造方法 | |
| JP2550608B2 (ja) | 半導体装置の製造方法 | |
| KR100564746B1 (ko) | 화합물 반도체 소자의 티형 게이트 제조 방법 | |
| JPH0265140A (ja) | 半導体装置用電極の形成方法 | |
| JPH0590300A (ja) | 半導体装置の製造方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JP2569336B2 (ja) | 半導体装置の製造方法 | |
| JP2591639B2 (ja) | 半導体装置の製造方法 | |
| JPH01169927A (ja) | Ｘ線マスクの製造方法 | |
| JPH07240425A (ja) | 半導体装置の製造方法 | |
| JPS61245585A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH07326633A (ja) | 半導体装置とその製造方法 | |
| JPH10144582A (ja) | 半導体装置の製造方法 | |
| JPH03165040A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040611 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040809 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |