JPS61245585A - ジヨセフソン接合素子の製造方法 - Google Patents
ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS61245585A JPS61245585A JP60086925A JP8692585A JPS61245585A JP S61245585 A JPS61245585 A JP S61245585A JP 60086925 A JP60086925 A JP 60086925A JP 8692585 A JP8692585 A JP 8692585A JP S61245585 A JPS61245585 A JP S61245585A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- junction
- region
- photo
- superconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、論理回路や記憶装置を構成するスイッチング
素子等に用いられるジョセフソン接合素子の製造方法に
関し、さらに詳しくは、微細な接合ノ作製−適したジョ
セフソン接合素子の製造方法に関する０ （従来技術とその問題点） 従来、ジョセフソン接合素子の製造方法として、拓植久
何によって提案された方法があるＯ（％開５８−２０９
１７６ ｒジョセフソン接合素子の製造方法」） 第２図（ａ）〜（ｄ）は従来のジョセフソン接合素子の
製造方法を説明するための工程順に示した断面図である
。
素子等に用いられるジョセフソン接合素子の製造方法に
関し、さらに詳しくは、微細な接合ノ作製−適したジョ
セフソン接合素子の製造方法に関する０ （従来技術とその問題点） 従来、ジョセフソン接合素子の製造方法として、拓植久
何によって提案された方法があるＯ（％開５８−２０９
１７６ ｒジョセフソン接合素子の製造方法」） 第２図（ａ）〜（ｄ）は従来のジョセフソン接合素子の
製造方法を説明するための工程順に示した断面図である
。
まず、第２図（ａ）に示すように、絶縁体基板２１上に
第１の超伝導体電極２２、トンネル障壁層２３、第２の
超伝導体電極２４の三層膜からなる接合構成層を所望の
パターンに形成する。次に、第２図（ｂ）に示すように
、第２の超伝導体層２４上のジョセフソン接合部となる
領域に通常のホトレジスト工程でホトレジストからなる
エツチングマスク２５を形成した後、第２図（Ｃ）に示
すように、反応性スパッタエツチング法あるいはイオン
ビームエツチング法によって第２の超伝導体層２４のエ
ツチングマスク２５から露出した領域をエツチング除去
して接合領域を規定する。次に、第２図（ｄ）に示すよ
うに、エツチングマスク２５を用いたリフトオフ法によ
って絶縁体層２６を形成し、さらに、第３の超伝導体よ
りなる配線２７を形成することでジョセフソン接合素子
を得る。
第１の超伝導体電極２２、トンネル障壁層２３、第２の
超伝導体電極２４の三層膜からなる接合構成層を所望の
パターンに形成する。次に、第２図（ｂ）に示すように
、第２の超伝導体層２４上のジョセフソン接合部となる
領域に通常のホトレジスト工程でホトレジストからなる
エツチングマスク２５を形成した後、第２図（Ｃ）に示
すように、反応性スパッタエツチング法あるいはイオン
ビームエツチング法によって第２の超伝導体層２４のエ
ツチングマスク２５から露出した領域をエツチング除去
して接合領域を規定する。次に、第２図（ｄ）に示すよ
うに、エツチングマスク２５を用いたリフトオフ法によ
って絶縁体層２６を形成し、さらに、第３の超伝導体よ
りなる配線２７を形成することでジョセフソン接合素子
を得る。
ジョセフソン接合素子を用いた集積回路の製造において
は、多数のジョセフソン接合の臨界電流を設計値通りに
かつ一様に形成することが最も要求されており、そのた
めにはジョセフソン接合領域を設計値通りの寸法に規定
する技術が重要である。従って、前述した製造方法にお
いては、接合規定のためのエツチングマスク３５を設計
値通りに形成することが重要となる。
は、多数のジョセフソン接合の臨界電流を設計値通りに
かつ一様に形成することが最も要求されており、そのた
めにはジョセフソン接合領域を設計値通りの寸法に規定
する技術が重要である。従って、前述した製造方法にお
いては、接合規定のためのエツチングマスク３５を設計
値通りに形成することが重要となる。
前述した製造方法においては、ホトレジストからなるエ
ツチングマスク３５は、第２図（ａ）に示した所望のパ
ターンを有する接合構成層を形成した基板上に、例えば
ポジ型のホトレジスト層を塗布。
ツチングマスク３５は、第２図（ａ）に示した所望のパ
ターンを有する接合構成層を形成した基板上に、例えば
ポジ型のホトレジスト層を塗布。
乾燥し、接合部となる領域以外のホトレジスト層を露光
し現像することで得られる。ここで接合領域は、接合構
成層上にあり、エツチングマスク２５は第２の超伝導体
層２４の上に形成されることになる。ところが、第２の
超伝導体層２４としては鉛合金等が用いられ、−酸化硅
素（Ｓｉｎ）や二酸化硅素（８ｉ０．）からなる基板２
１の表面に較べてホトレジストを露光する光の反射率が
高く、さらに段差のために基板２１上のホトレジスト層
の膜厚は第２の超伝導体層上のホトレジスト層の膜厚に
較べて厚く形成されることになる。従って第２の超伝導
体層２４上のホトレジスト層が適正露光になるような条
件で露光すれば基板２１上のホトレジストが不足露光と
なってエツチングマスク２５のパターン形成に適正な条
件で現像すれば基板２１上にホトレジストの一部が残る
ことがある。このレジスト残りによって絶縁体層２６に
剥離や突起などの欠陥が生じることがあり、接合素子の
歩留りや信頼性を低下させるという欠点があった。また
、基板２１上のホトレジスト層を確実に現像除去できる
条件で露光現像すれば第２の超伝導体層２４上のホトレ
ジスト層が過露光、過現像となり、エツチングマスク２
５が設計値よシも小さくなり、エツチングマスクのコー
ナ一部の形状の変化も起きる。このようなエツチングマ
スクの設計値からのずれは、接合寸法が微細になるほど
影響が大きくなう、ジョセフソン集積回路の微細化、大
集積化の妨げとなるという欠点があった。
し現像することで得られる。ここで接合領域は、接合構
成層上にあり、エツチングマスク２５は第２の超伝導体
層２４の上に形成されることになる。ところが、第２の
超伝導体層２４としては鉛合金等が用いられ、−酸化硅
素（Ｓｉｎ）や二酸化硅素（８ｉ０．）からなる基板２
１の表面に較べてホトレジストを露光する光の反射率が
高く、さらに段差のために基板２１上のホトレジスト層
の膜厚は第２の超伝導体層上のホトレジスト層の膜厚に
較べて厚く形成されることになる。従って第２の超伝導
体層２４上のホトレジスト層が適正露光になるような条
件で露光すれば基板２１上のホトレジストが不足露光と
なってエツチングマスク２５のパターン形成に適正な条
件で現像すれば基板２１上にホトレジストの一部が残る
ことがある。このレジスト残りによって絶縁体層２６に
剥離や突起などの欠陥が生じることがあり、接合素子の
歩留りや信頼性を低下させるという欠点があった。また
、基板２１上のホトレジスト層を確実に現像除去できる
条件で露光現像すれば第２の超伝導体層２４上のホトレ
ジスト層が過露光、過現像となり、エツチングマスク２
５が設計値よシも小さくなり、エツチングマスクのコー
ナ一部の形状の変化も起きる。このようなエツチングマ
スクの設計値からのずれは、接合寸法が微細になるほど
影響が大きくなう、ジョセフソン集積回路の微細化、大
集積化の妨げとなるという欠点があった。
（発明の目的）
本発明の目的は、このような従来の欠点を取除いたジョ
セフソン接合素子の製造方法を提供することにある。
セフソン接合素子の製造方法を提供することにある。
（発明の構成）
本発明のジョセフソン接合素子の製造方法は、基板上に
第１の超伝導体層、トンネル障壁層、第２の超伝導体層
を順次被着して接合構成層を形成する工程と、前記接合
構成層を所望のパターンに＝ ５− エツチングする工程と、前記接合構成層を含む基板上に
ポジ型のホトレジスト層を形成する工程と、前記接合構
成層上のジョセフソン接合形成領域以外の領域の前記ホ
トレジスト層を露光する工程と、少くとも前記接合構成
層以外の全領域を含み、かつ前記接合形成領域及びその
近傍領域を除いた領域の前記ポジ型ホトレジスト層を過
度露光する工程とを含んで構成される。
第１の超伝導体層、トンネル障壁層、第２の超伝導体層
を順次被着して接合構成層を形成する工程と、前記接合
構成層を所望のパターンに＝ ５− エツチングする工程と、前記接合構成層を含む基板上に
ポジ型のホトレジスト層を形成する工程と、前記接合構
成層上のジョセフソン接合形成領域以外の領域の前記ホ
トレジスト層を露光する工程と、少くとも前記接合構成
層以外の全領域を含み、かつ前記接合形成領域及びその
近傍領域を除いた領域の前記ポジ型ホトレジスト層を過
度露光する工程とを含んで構成される。
（発明の構成の詳細な説明）
次に、本発明の構成について図面を用いて説明する。
第１図（ａ）〜（ｆ）は本発明の詳細な説明するための
工程順に示した断面図である。
工程順に示した断面図である。
まず、第１図（ａ）に示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板１１上に連続形成した第１
の超伝導体層１２、トンネル障壁層１３、第２の超伝導
体層１４の三層膜よりなる接合構成層を所望のパターン
にエツチング加工し、続いて、接合構成層を含む基板１
１上にポジ型ホトレジスト層１５を形成する。
表面に絶縁体層を有する基板１１上に連続形成した第１
の超伝導体層１２、トンネル障壁層１３、第２の超伝導
体層１４の三層膜よりなる接合構成層を所望のパターン
にエツチング加工し、続いて、接合構成層を含む基板１
１上にポジ型ホトレジスト層１５を形成する。
次に、第１図（ｂ）に示すように、ジョセフソン接合形
成領域規定用の第１のホトマスク１６を用いて接合形成
領域以外のホトレジスト層１５を露光して第１の感光ホ
トレジスト層１５′を形成する。
成領域規定用の第１のホトマスク１６を用いて接合形成
領域以外のホトレジスト層１５を露光して第１の感光ホ
トレジスト層１５′を形成する。
次に、第１図（Ｃ）に示すように、第２のホトマスク１
７を用いて接合構成層以外の領域の全域を含む領域を露
光して第２の感光ホトレジスト層１５“を形成する。こ
のとき、未露光ホトレジスト層１５を感光させないよう
にホトマスク１６及び１７を設計することが重要である
。
７を用いて接合構成層以外の領域の全域を含む領域を露
光して第２の感光ホトレジスト層１５“を形成する。こ
のとき、未露光ホトレジスト層１５を感光させないよう
にホトマスク１６及び１７を設計することが重要である
。
次に、第１図（ｄ）に示すように、感光ホトレジスト層
１５’、１５“を現像除去することで接合領域規定のた
めのエツチングマスクとなるホトレジスト層１５を得る
。このとき、現像条件は、エツチングマスクとなるホト
レジスト層１５が設計値通υ得られるように、第１図但
）での露光条件とともに設定する０このとき、接合構成
層以外の領域のホトレジスト層１５“が二回の露光によ
って前記現像条件で確実に除去されるように第１図（Ｃ
）での露光条件を設定しておく。このような条件で二回
の露光を行うことによって、−回の現像で接合領域を規
定するエツチングマスクが設計値通夛の寸法・形状で得
られ、且つ、以後の工程において有害となるレジスト残
りを完全になくすることが可能となる。
１５’、１５“を現像除去することで接合領域規定のた
めのエツチングマスクとなるホトレジスト層１５を得る
。このとき、現像条件は、エツチングマスクとなるホト
レジスト層１５が設計値通υ得られるように、第１図但
）での露光条件とともに設定する０このとき、接合構成
層以外の領域のホトレジスト層１５“が二回の露光によ
って前記現像条件で確実に除去されるように第１図（Ｃ
）での露光条件を設定しておく。このような条件で二回
の露光を行うことによって、−回の現像で接合領域を規
定するエツチングマスクが設計値通夛の寸法・形状で得
られ、且つ、以後の工程において有害となるレジスト残
りを完全になくすることが可能となる。
次に、第１図（ｅ）に示すように、エツチングマスクと
なるホトレジスト層１５をマスクとして少くとも第２の
超伝導体１４の露出領域を完全にエツチング除去するこ
とで接合領域を規定する。
なるホトレジスト層１５をマスクとして少くとも第２の
超伝導体１４の露出領域を完全にエツチング除去するこ
とで接合領域を規定する。
続いて、第１図（ｆ）に示すように、第１図（ｅ）でエ
ツチングマスクとして用いたホトレジスト層１５を用い
てリフトオフ法によって絶縁体層１８を形成し、さらに
、第３の超伝導体よりなる配線１９を形成することでジ
ョセフソン接合素子を得る。
ツチングマスクとして用いたホトレジスト層１５を用い
てリフトオフ法によって絶縁体層１８を形成し、さらに
、第３の超伝導体よりなる配線１９を形成することでジ
ョセフソン接合素子を得る。
このようにして製造されたジョセフソン接合素子では接
合の寸法、形状が設計通りに規定できるため接合の臨界
電流値も設計値通りとなり、さらにレジスト残りが原因
となって絶縁体層１８に生じた欠陥も完全になくするこ
とができるため、接合素子の歩留りや信頼性も大幅に向
上する。
合の寸法、形状が設計通りに規定できるため接合の臨界
電流値も設計値通りとなり、さらにレジスト残りが原因
となって絶縁体層１８に生じた欠陥も完全になくするこ
とができるため、接合素子の歩留りや信頼性も大幅に向
上する。
（実施例）
次に、本発明の実施例について説明する０表面を熱酸化
二酸化硅素（８ｉ０．）で被覆したシリコン（８ｉ ）
基板１１上に、第１の超伝導体１２として、厚さ２００
０にのニオブ（Ｎｂ）膜をスパッタ法あるいは蒸着法に
よって形成し、続いてトンネル障壁層１３として厚さ数
１０Ｘの酸化＝オプ（ＮｂｚＯｉ）膜を第１の超伝導体
層１２であるＮｂ膜の表面を熱酸化することで形成する
。続いて、第２の超伝導体層１４として鉛合金膜（例え
ば、インジウム１２重量パーセント、金４重量パーセン
ト含有）を１５００１の厚さに蒸着法によって形成する
。次に、通常のホトレジストとドライエツチング法によ
って接合構成層である鉛合金膜及びＮｂ、０．膜、 Ｎ
ｂ膜をパターニングする。次に、パターニングされた接
合構成層を含む基板１１上にポジ型ホトレジスト（例え
ば、米国シプレ社のマイクロ量ジッ） １３００−３１
）を回転塗布し、乾燥し、接合領域規定用のホトマスク
１６を通して紫外光で数Ｉ Ｑ ｍＪ／ｃｒｎ”の光量
で密着露光する。さらに、ホトマスク１７を通して紫外
光で数１０ ｍＪ／ｃｍ２露光し、現像することで接合
規定のエツチングマスクとなるレジストパターンを得る
。このとき、少くとも下地が鉛合金でないホトレジスト
層は二回の露光によって過度露光のホトレジスト層１５
“になっているため設計通りの寸法のエツチングマスク
を得るための現像条件で十分に現像除去され、レジスト
残りは起らない。続いて、アルゴン（Ａｒ）のイオンビ
ームエ′ツチング法で少くとも第２の超伝導体層でおる
鉛合金の露出領域を完全にエツチング除去することで所
望の寸法の接合領域を規定する。この接合領域を規定す
るエツチングはトンネル障壁層１３および第１の超伝導
体層１２の表面の一部を除去する深さまで行ってもよい
。続いて、厚さ３０００ＸのＳｉＯ膜よりなる絶縁体層
１８をリフトオフ法で形成し、さらに厚さ６０００Ｘの
鉛合金膜よりなる配線１９をエツチング法またはリフト
オフ法で形成することでジョセフソン接合素子を得る。
二酸化硅素（８ｉ０．）で被覆したシリコン（８ｉ ）
基板１１上に、第１の超伝導体１２として、厚さ２００
０にのニオブ（Ｎｂ）膜をスパッタ法あるいは蒸着法に
よって形成し、続いてトンネル障壁層１３として厚さ数
１０Ｘの酸化＝オプ（ＮｂｚＯｉ）膜を第１の超伝導体
層１２であるＮｂ膜の表面を熱酸化することで形成する
。続いて、第２の超伝導体層１４として鉛合金膜（例え
ば、インジウム１２重量パーセント、金４重量パーセン
ト含有）を１５００１の厚さに蒸着法によって形成する
。次に、通常のホトレジストとドライエツチング法によ
って接合構成層である鉛合金膜及びＮｂ、０．膜、 Ｎ
ｂ膜をパターニングする。次に、パターニングされた接
合構成層を含む基板１１上にポジ型ホトレジスト（例え
ば、米国シプレ社のマイクロ量ジッ） １３００−３１
）を回転塗布し、乾燥し、接合領域規定用のホトマスク
１６を通して紫外光で数Ｉ Ｑ ｍＪ／ｃｒｎ”の光量
で密着露光する。さらに、ホトマスク１７を通して紫外
光で数１０ ｍＪ／ｃｍ２露光し、現像することで接合
規定のエツチングマスクとなるレジストパターンを得る
。このとき、少くとも下地が鉛合金でないホトレジスト
層は二回の露光によって過度露光のホトレジスト層１５
“になっているため設計通りの寸法のエツチングマスク
を得るための現像条件で十分に現像除去され、レジスト
残りは起らない。続いて、アルゴン（Ａｒ）のイオンビ
ームエ′ツチング法で少くとも第２の超伝導体層でおる
鉛合金の露出領域を完全にエツチング除去することで所
望の寸法の接合領域を規定する。この接合領域を規定す
るエツチングはトンネル障壁層１３および第１の超伝導
体層１２の表面の一部を除去する深さまで行ってもよい
。続いて、厚さ３０００ＸのＳｉＯ膜よりなる絶縁体層
１８をリフトオフ法で形成し、さらに厚さ６０００Ｘの
鉛合金膜よりなる配線１９をエツチング法またはリフト
オフ法で形成することでジョセフソン接合素子を得る。
このようにして製造された接合素子では、接合の寸法、
形状が設計通りに規定できるため接合の臨界電流値も設
計値通りとなり、さらに、レジスト残りがないため絶縁
体層１８となる８ｉ０膜にも剥離や突起のような欠陥が
生じない。このため接合素子の歩留りや信頼性の大幅な
向上が得られる。
形状が設計通りに規定できるため接合の臨界電流値も設
計値通りとなり、さらに、レジスト残りがないため絶縁
体層１８となる８ｉ０膜にも剥離や突起のような欠陥が
生じない。このため接合素子の歩留りや信頼性の大幅な
向上が得られる。
（発明の効果）
以上、説明したように、本発明によれば、接合領域を規
定するためのホトレジストマスクｔ４９Ｊな露光現像条
件で設計値通りに形成でき、しかもレジスト残りによっ
て生じる欠陥のないジョセフソン接合素子を安定に歩留
りよく製造できるようになる。本発明は特に微細な寸法
の接合の形成に顕著な効果がある。
定するためのホトレジストマスクｔ４９Ｊな露光現像条
件で設計値通りに形成でき、しかもレジスト残りによっ
て生じる欠陥のないジョセフソン接合素子を安定に歩留
りよく製造できるようになる。本発明は特に微細な寸法
の接合の形成に顕著な効果がある。
第１図（ａ）〜（ｆ）は本発明の詳細な説明するための
工程順に示したジョセフソン接合素子の断面図、第２図
（ａ）〜（ｄ）は従来のジョセフソン接合素子の製造方
法を説明するための工程順に示した素子の断面図である
。 １１．２１・・・・・・基板、１２．２２・・・・・・
第１の超伝導体層、１３．２３・・・・・・トンネル障
壁層、１４゜２４・・・・・・第２の超伝導体層、１５
．１５’、１５“。 ２５・・・・・・ホトレジスト層、１６，１７・・・・
・・ホトマスク、１８・・・・・・絶縁体層、１９・・
・・・・配線、２６・・・・・・絶縁体層、２７・・・
・・・配線。 一４′； ａ ４ む ）
工程順に示したジョセフソン接合素子の断面図、第２図
（ａ）〜（ｄ）は従来のジョセフソン接合素子の製造方
法を説明するための工程順に示した素子の断面図である
。 １１．２１・・・・・・基板、１２．２２・・・・・・
第１の超伝導体層、１３．２３・・・・・・トンネル障
壁層、１４゜２４・・・・・・第２の超伝導体層、１５
．１５’、１５“。 ２５・・・・・・ホトレジスト層、１６，１７・・・・
・・ホトマスク、１８・・・・・・絶縁体層、１９・・
・・・・配線、２６・・・・・・絶縁体層、２７・・・
・・・配線。 一４′； ａ ４ む ）
Claims (1)
- 基板上に第１の超伝導体層、トンネル障壁層、第２の
超伝導体層を順次被着して接合構成層を形成する工程と
、前記接合構成層を所望のパターンにエッチングする工
程と、前記接合構成層を含む基板上にポジ型のホトレジ
スト層を形成する工程と、前記接合構成層上のジョセフ
ソン接合形成領域以外の領域の前記ホトレジスト層を露
光する工程と、少くとも前記接合構成層以外の全領域を
含み、かつ前記接合形成領域及びその近傍領域を除いた
領域の前記ポジ型ホトレジスト層を過度露光する工程と
を含むことを特徴とするジョセフソン接合素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086925A JPS61245585A (ja) | 1985-04-23 | 1985-04-23 | ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60086925A JPS61245585A (ja) | 1985-04-23 | 1985-04-23 | ジヨセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61245585A true JPS61245585A (ja) | 1986-10-31 |
Family
ID=13900437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60086925A Pending JPS61245585A (ja) | 1985-04-23 | 1985-04-23 | ジヨセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61245585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3803511A1 (de) * | 1987-03-24 | 1988-10-06 | Agency Ind Science Techn | Verfahren zur herstellung von einrichtungen mit josephson-uebergang |
-
1985
- 1985-04-23 JP JP60086925A patent/JPS61245585A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3803511A1 (de) * | 1987-03-24 | 1988-10-06 | Agency Ind Science Techn | Verfahren zur herstellung von einrichtungen mit josephson-uebergang |
| DE3803511C2 (ja) * | 1987-03-24 | 1992-02-13 | The Agency Of Industrial Science And Technology, Tokio/Tokyo, Jp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323657B2 (ja) | ||
| JPH055174B2 (ja) | ||
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPS61245585A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JPS5967675A (ja) | ジヨセフソン集積回路装置の製造方法 | |
| KR20030000475A (ko) | 패턴 형성 방법 | |
| JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
| US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| JPH01175729A (ja) | 半導体装置の製造方法 | |
| JP2992171B2 (ja) | 半導体装置の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH0677159A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0685084B2 (ja) | レジスト膜パタ−ンの形成方法 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPH05175193A (ja) | 半導体装置の回路パターン形成方法 | |
| JPS59172727A (ja) | 微細幅の厚膜パタ−ンの形成方法 | |
| JPS636556A (ja) | 微細パタ−ン形成方法 | |
| JPS6343347A (ja) | 半導体装置の製造方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPS59152628A (ja) | 半導体装置の製造方法 |