JPH0677159A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH0677159A JPH0677159A JP22908492A JP22908492A JPH0677159A JP H0677159 A JPH0677159 A JP H0677159A JP 22908492 A JP22908492 A JP 22908492A JP 22908492 A JP22908492 A JP 22908492A JP H0677159 A JPH0677159 A JP H0677159A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- photosensitive material
- photoresist
- photoresist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】半導体基板上の絶縁膜を開口する際の感光性材
料膜の欠陥により不要な開口部が生じるのを防ぐ。 【構成】絶縁膜として設けた酸化シリコン膜3の上にフ
ォトレジスト膜3を塗布してパターニングし、開口部4
を設ける際に不要な開口部5を生ずる場合があるが、フ
ォトレジスト膜3の上にフォトレジスト膜6を厚く塗布
して開口部4の位置に整合し且つ口径の大きな開口部7
を設けることにより、酸化シリコン膜2を開口する際の
寸法精度を下げることなく、フォトレジスト膜3,6を
貫通する不要な開口部が発生する確率を下げ、半導体集
積回路装置の信頼性を向上させる。
料膜の欠陥により不要な開口部が生じるのを防ぐ。 【構成】絶縁膜として設けた酸化シリコン膜3の上にフ
ォトレジスト膜3を塗布してパターニングし、開口部4
を設ける際に不要な開口部5を生ずる場合があるが、フ
ォトレジスト膜3の上にフォトレジスト膜6を厚く塗布
して開口部4の位置に整合し且つ口径の大きな開口部7
を設けることにより、酸化シリコン膜2を開口する際の
寸法精度を下げることなく、フォトレジスト膜3,6を
貫通する不要な開口部が発生する確率を下げ、半導体集
積回路装置の信頼性を向上させる。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に感光性材料膜を用いて半導体基板
上の絶縁膜を高精度に開口する半導体集積回路の製造方
法に関する。
製造方法に関し、特に感光性材料膜を用いて半導体基板
上の絶縁膜を高精度に開口する半導体集積回路の製造方
法に関する。
【0002】
【従来の技術】一般に、半導体集積回路装置の製造工程
においては、半導体基板上に形成した絶縁膜の所定の部
分のみを開口するために、感光性材料を用いている。
においては、半導体基板上に形成した絶縁膜の所定の部
分のみを開口するために、感光性材料を用いている。
【0003】半導体基板上に設けた絶縁膜の上に感光性
材料を塗布して形成した感光性材料膜の所定の部分のみ
に光を照射することにより感光性材料膜を部分的に硬化
させ、化学反応を利用して、硬化していない部分の感光
性材料膜を除去する。その結果、この感光性材料膜をマ
スクとして絶縁膜を選択的に除去することが可能とな
る。
材料を塗布して形成した感光性材料膜の所定の部分のみ
に光を照射することにより感光性材料膜を部分的に硬化
させ、化学反応を利用して、硬化していない部分の感光
性材料膜を除去する。その結果、この感光性材料膜をマ
スクとして絶縁膜を選択的に除去することが可能とな
る。
【0004】図2は従来の半導体集積回路装置の製造方
法の第1の例を示す断面図である。
法の第1の例を示す断面図である。
【0005】図2に示すように、シリコン基板1の上
に、絶縁膜として酸化シリコン膜2を形成し、その上に
フォトレジスト膜3を塗布し、露光・現像によりフォト
レジスト膜3の開口部4を形成し、フォトレジスト膜3
をマスクとして開口部4の酸化シリコン膜2をエッチン
グし除去することにより酸化シリコン膜2に開口部を形
成する。
に、絶縁膜として酸化シリコン膜2を形成し、その上に
フォトレジスト膜3を塗布し、露光・現像によりフォト
レジスト膜3の開口部4を形成し、フォトレジスト膜3
をマスクとして開口部4の酸化シリコン膜2をエッチン
グし除去することにより酸化シリコン膜2に開口部を形
成する。
【0006】ここで、フォトレジスト膜3に、何らかの
原因で所定の開口部4以外の不用な開口部5が発生した
場合、その下の酸化シリコン膜2にも不用な開口部がで
きてしまい、半導体集積回路装置が不良となる場合があ
る。
原因で所定の開口部4以外の不用な開口部5が発生した
場合、その下の酸化シリコン膜2にも不用な開口部がで
きてしまい、半導体集積回路装置が不良となる場合があ
る。
【0007】フォトレジスト膜に不用な開口部5ができ
る原因としては、フォトレジスト膜3自体にピンホール
があったり、フォトレジスト膜3を酸化シリコン2の膜
上に塗布する際にはがれたり、傷がついたりした場合
や、フォトレジスト膜3に部分的に光を照射するための
フォトマスクに欠陥やゴミ等があった場合などが考えら
れる。
る原因としては、フォトレジスト膜3自体にピンホール
があったり、フォトレジスト膜3を酸化シリコン2の膜
上に塗布する際にはがれたり、傷がついたりした場合
や、フォトレジスト膜3に部分的に光を照射するための
フォトマスクに欠陥やゴミ等があった場合などが考えら
れる。
【0008】たとえば、直径100mmのシリコンウェ
ーハに約4mm四方の半導体チップを形成した場合、
0.9μmの膜厚でフォトレジスト膜3を塗布して露光
・現像した後、フォトレジスト膜3をマスクとして酸化
シリコン膜2をエッチング除去した場合では、4.9%
の半導体チップに、不要な開口部5による不良が発生し
た。
ーハに約4mm四方の半導体チップを形成した場合、
0.9μmの膜厚でフォトレジスト膜3を塗布して露光
・現像した後、フォトレジスト膜3をマスクとして酸化
シリコン膜2をエッチング除去した場合では、4.9%
の半導体チップに、不要な開口部5による不良が発生し
た。
【0009】この様な問題点を解決するために、従来
は、絶縁膜上に第1のフォトレジスト膜を形成して所定
の大きさに開口した後、第2のフォトレジスト膜を塗布
し、第1のフォトレジスト膜の開口部の上部の第2のフ
ォトレジスト膜も開口し、選択的に除去したい部分以外
の絶縁膜を二重に保護する対策がとられている。
は、絶縁膜上に第1のフォトレジスト膜を形成して所定
の大きさに開口した後、第2のフォトレジスト膜を塗布
し、第1のフォトレジスト膜の開口部の上部の第2のフ
ォトレジスト膜も開口し、選択的に除去したい部分以外
の絶縁膜を二重に保護する対策がとられている。
【0010】図3は従来の半導体集積回路装置の製造方
法の第2の例を示す断面図である。
法の第2の例を示す断面図である。
【0011】図3に示すように、シリコン基板1の上
に、酸化シリコン膜2を形成し、その上に第1のフォト
レジスト膜3を塗布して露光・現像し、フォトレジスト
膜3に開口部4を形成するが、その際不要な開口部5も
形成される。次に、その上部に第2のフォトレジスト膜
6を塗布し、開口部4に整合し且つ開口部4より大きい
口径の開口部7を形成する。
に、酸化シリコン膜2を形成し、その上に第1のフォト
レジスト膜3を塗布して露光・現像し、フォトレジスト
膜3に開口部4を形成するが、その際不要な開口部5も
形成される。次に、その上部に第2のフォトレジスト膜
6を塗布し、開口部4に整合し且つ開口部4より大きい
口径の開口部7を形成する。
【0012】ここで、フォトレジスト膜6を開口部7
を、フォトレジスト膜3の開口部4よりも大きくするの
は、フォトレジスト膜7への光照射の際に、フォトレジ
スト膜3の開口部とのずれが生じた場合に、開口部4が
小さくなるのを防ぐためである。次に、フォトレジスト
膜7,3をマスクとして酸化シリコン膜2をエッチング
除去することにより、所定の酸化シリコン膜2の開口部
を形成する。
を、フォトレジスト膜3の開口部4よりも大きくするの
は、フォトレジスト膜7への光照射の際に、フォトレジ
スト膜3の開口部とのずれが生じた場合に、開口部4が
小さくなるのを防ぐためである。次に、フォトレジスト
膜7,3をマスクとして酸化シリコン膜2をエッチング
除去することにより、所定の酸化シリコン膜2の開口部
を形成する。
【0013】偶発的に発生したフォトレジスト膜3の不
要な開口部5の上に整合してフォトレジスト膜6にも不
要な開口部が重なって発生する確率は低く、直径100
mmのシリコンウェーハに約4mm四方の半導体チップ
を形成した場合、フォトレジスト膜3,6をそれぞれ
0.9μmの厚さに塗布し、露光・現像を行ったときの
酸化シリコン膜に生ずる不要な開口部による不良発生率
は、1.13%であった。
要な開口部5の上に整合してフォトレジスト膜6にも不
要な開口部が重なって発生する確率は低く、直径100
mmのシリコンウェーハに約4mm四方の半導体チップ
を形成した場合、フォトレジスト膜3,6をそれぞれ
0.9μmの厚さに塗布し、露光・現像を行ったときの
酸化シリコン膜に生ずる不要な開口部による不良発生率
は、1.13%であった。
【0014】
【発明が解決しようとする課題】この従来の半導体集積
回路装置の製造方法では、二重に感光性材料膜を形成し
て選択的に半導体基板上の絶縁膜を開口する方法でも、
絶縁膜上に塗布した第1及び第2の感光性材料膜に、同
時に不要な開口部が発生し、その下の絶縁膜にも不要な
開口部が形成されてしまい、半導体集積回路装置が不良
となるという問題点があった。
回路装置の製造方法では、二重に感光性材料膜を形成し
て選択的に半導体基板上の絶縁膜を開口する方法でも、
絶縁膜上に塗布した第1及び第2の感光性材料膜に、同
時に不要な開口部が発生し、その下の絶縁膜にも不要な
開口部が形成されてしまい、半導体集積回路装置が不良
となるという問題点があった。
【0015】
【課題を解決するための手段】本発明の半導体集積回路
装置の製造方法は、半導体基板上に設けた絶縁膜の上に
二重に感光性材料膜を形成してパターニングした感光性
材料膜をマスクとして絶縁膜をエッチング除去する際に
第2の感光性材料膜形成時の粘度を上げたり塗布の際の
回転速度を遅くすることにより、感光性材料膜の膜厚を
厚くし、第1及び第2の感光性材料膜の同位置に不要な
開口部が発生する確率を下げる。
装置の製造方法は、半導体基板上に設けた絶縁膜の上に
二重に感光性材料膜を形成してパターニングした感光性
材料膜をマスクとして絶縁膜をエッチング除去する際に
第2の感光性材料膜形成時の粘度を上げたり塗布の際の
回転速度を遅くすることにより、感光性材料膜の膜厚を
厚くし、第1及び第2の感光性材料膜の同位置に不要な
開口部が発生する確率を下げる。
【0016】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0017】図1(a),(b)は本発明の一実施例を
説明するための工程順に示した断面図である。
説明するための工程順に示した断面図である。
【0018】まず、図1(a)に示すように、シリコン
基板1の上に、絶縁膜として熱酸化法により酸化シリコ
ン膜2を形成し、その上に第1のフォトレジスト膜3を
塗布し、露光・現像によってフォトレジスト膜3に開口
部4を形成するが、その際フォトレジスト膜3に不要な
開口部5も形成される。
基板1の上に、絶縁膜として熱酸化法により酸化シリコ
ン膜2を形成し、その上に第1のフォトレジスト膜3を
塗布し、露光・現像によってフォトレジスト膜3に開口
部4を形成するが、その際フォトレジスト膜3に不要な
開口部5も形成される。
【0019】次に、図1(b)に示すように、開口部4
を含む表面に第2のフォトレジスト膜6を塗布し、開口
部4に整合し、且つ開口部4より大きい開口部7を形成
する。
を含む表面に第2のフォトレジスト膜6を塗布し、開口
部4に整合し、且つ開口部4より大きい開口部7を形成
する。
【0020】ここで、フォトレジスト膜6は、通常用い
られるフォトレジストよりも高粘度のものを用い、また
塗布の際の半導体基板の回転数も遅くすることにより膜
厚を厚くする。次に、フォトレジスト膜3,6をマスク
として酸化シリコン膜2をエッチングし除去することに
より所定の開口部を形成する。
られるフォトレジストよりも高粘度のものを用い、また
塗布の際の半導体基板の回転数も遅くすることにより膜
厚を厚くする。次に、フォトレジスト膜3,6をマスク
として酸化シリコン膜2をエッチングし除去することに
より所定の開口部を形成する。
【0021】たとえば、フォトレジスト膜6の膜厚を、
通常の0.9μmに対して1.25μmにした場合、不
要な開口部5の発生率は、0.6%と、従来の約1/2
にすることができる。ここで、酸化シリコン膜2に設け
る開口部の寸法が大きく、フォトレジスト膜3,6の化
学的除去が容易な場合、フォトレジスト膜6の膜厚は、
更に厚くする事が可能で、たとえば厚さ1.5μmにし
た場合、不要な開口部5の発生率は、0.2%と従来の
約1/6になる。
通常の0.9μmに対して1.25μmにした場合、不
要な開口部5の発生率は、0.6%と、従来の約1/2
にすることができる。ここで、酸化シリコン膜2に設け
る開口部の寸法が大きく、フォトレジスト膜3,6の化
学的除去が容易な場合、フォトレジスト膜6の膜厚は、
更に厚くする事が可能で、たとえば厚さ1.5μmにし
た場合、不要な開口部5の発生率は、0.2%と従来の
約1/6になる。
【0022】この際、膜厚を厚くするのはフォトレジス
ト膜6のみとし、その開口部7はフォトレジスト膜3の
開口部4よりも大きく形成するため、酸化膜シリコン膜
2を開口する際の寸法精度が下がることはない。
ト膜6のみとし、その開口部7はフォトレジスト膜3の
開口部4よりも大きく形成するため、酸化膜シリコン膜
2を開口する際の寸法精度が下がることはない。
【0023】
【発明の効果】以上説明したように本発明は、二重に感
光性材料膜を形成しパターニングした感光性材料膜をマ
スクとして半導体基板上の絶縁膜をエッチング除去する
工程において、第2の感光性材料膜の膜厚を厚くする事
により、絶縁膜に不要な開口部が発生する確率を下げる
ことができ、また第2の感光性材料膜の開口部は第1の
感光性材料膜の開口部よりも大きく形成することにより
絶縁膜開口部の寸法精度は低下することがない。したが
って、半導体集積回路装置の信頼性を向上させることが
できるという効果を有する。
光性材料膜を形成しパターニングした感光性材料膜をマ
スクとして半導体基板上の絶縁膜をエッチング除去する
工程において、第2の感光性材料膜の膜厚を厚くする事
により、絶縁膜に不要な開口部が発生する確率を下げる
ことができ、また第2の感光性材料膜の開口部は第1の
感光性材料膜の開口部よりも大きく形成することにより
絶縁膜開口部の寸法精度は低下することがない。したが
って、半導体集積回路装置の信頼性を向上させることが
できるという効果を有する。
【図1】本発明の一実施例を説明するための工程順に示
した断面図。
した断面図。
【図2】従来の半導体集積回路装置の製造方法の第1の
例を示す断面図。
例を示す断面図。
【図3】従来の半導体集積回路装置の製造方法の第2の
例を示す断面図。
例を示す断面図。
1 シリコン基板 2 酸化シリコン膜 3,6 フォトレジスト膜 4,7 開口部 5 不要な開口部
Claims (1)
- 【請求項1】 半導体基板上に絶縁膜を形成する工程
と、前記絶縁膜上に第1の感光性材料膜を塗布する工程
と、前記第1の感光性材料膜を露光現像して第1の開口
部を形成する工程と、前記第1の感光性材料膜の上に第
2の感光性材料膜を前記第1の感光性材料膜よりも厚く
塗布する工程と、前記第2の感光性材料膜に前記第1の
開口部と整合し且つ前記第1の開口部より大きい口径の
第2の開口部を形成する工程と、前記第1及び第2の感
光性材料膜をマスクとして前記絶縁膜をエッチングし開
口する工程とを含むことを特徴とする半導体集積回路装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22908492A JPH0677159A (ja) | 1992-08-28 | 1992-08-28 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22908492A JPH0677159A (ja) | 1992-08-28 | 1992-08-28 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0677159A true JPH0677159A (ja) | 1994-03-18 |
Family
ID=16886506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22908492A Pending JPH0677159A (ja) | 1992-08-28 | 1992-08-28 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0677159A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000026726A1 (fr) * | 1998-11-02 | 2000-05-11 | Kansai Paint Co., Ltd. | Procede de formation de motif |
-
1992
- 1992-08-28 JP JP22908492A patent/JPH0677159A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000026726A1 (fr) * | 1998-11-02 | 2000-05-11 | Kansai Paint Co., Ltd. | Procede de formation de motif |
US6664029B1 (en) | 1998-11-02 | 2003-12-16 | Kansai Paint Co., Ltd. | Method of forming pattern |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4546066A (en) | Method for forming narrow images on semiconductor substrates | |
JP2003077797A (ja) | 半導体集積回路装置の製造方法 | |
KR0156316B1 (ko) | 반도체장치의 패턴 형성방법 | |
US8404409B2 (en) | Method and structure for fabricating dark-periphery mask for the manufacture of semiconductor wafers | |
JPH05326358A (ja) | 微細パターン形成方法 | |
JP3337020B2 (ja) | 半導体装置の製造方法 | |
JPH0677159A (ja) | 半導体集積回路装置の製造方法 | |
EP0030117B1 (en) | Method of forming an opening in a negative resist film | |
JPH0448715A (ja) | 半導体装置の製造方法 | |
JPH04176123A (ja) | 半導体装置の製造方法 | |
JPH08272107A (ja) | レジストパターンの形成方法 | |
KR100687852B1 (ko) | 반도체 소자의 제조 방법 | |
JP4267298B2 (ja) | 半導体素子の製造方法 | |
US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
JPH06260382A (ja) | 半導体装置の製造方法 | |
JPH06349728A (ja) | レジストパターンの形成方法 | |
KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
KR100358161B1 (ko) | 반도체소자제조방법 | |
KR100289664B1 (ko) | 노광 마스크의 제조방법 | |
JP2589470B2 (ja) | 半導体装置の製造方法 | |
KR960008568B1 (ko) | 반도체 콘텍트 제조방법 | |
JPS60106132A (ja) | パタ−ン形成方法 | |
JPH11307525A (ja) | 半導体装置及びその製造方法 | |
JPS5968744A (ja) | フオトマスクの製造方法 | |
JPS6335010B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990223 |