JPH04176123A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04176123A
JPH04176123A JP30345490A JP30345490A JPH04176123A JP H04176123 A JPH04176123 A JP H04176123A JP 30345490 A JP30345490 A JP 30345490A JP 30345490 A JP30345490 A JP 30345490A JP H04176123 A JPH04176123 A JP H04176123A
Authority
JP
Japan
Prior art keywords
film
photoresist
photoresist pattern
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30345490A
Other languages
English (en)
Inventor
Minoru Kashihara
稔 樫原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30345490A priority Critical patent/JPH04176123A/ja
Publication of JPH04176123A publication Critical patent/JPH04176123A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にフォトレジ
スト膜を用いた微細パターンの形成方法に関する。
〔従来の技術〕
従来、半導体装置の製造工程においては、フォトレジス
ト 溶液中での溶解反応によるウェットエツチング方法また
はプラズマガスによるドライエツチング方法を用いて微
細パターンを形成していた。
プラズマガスによるドライエツチング方法ては、ガスの
種類により、フォトレジスト膜自体がエツチングされる
為に、フォトレジスト膜の膜厚を2.5〜3μmと厚く
する方法、または現像後に紫外線を照射することにより
、フォトレジスト膜表面を硬化させ、プラズマカスによ
るフォトレジスト膜のエツチング速度を遅くさせる方法
がある。
〔発明か解決しようとする課題〕
上述した従来の半導体装置の製造工程における微細パタ
ーンの形成方法のうち、フオ(・レジスI〜膜を厚く形
成する方法ては、)オI〜レジス1〜膜の膜厚を厚くす
る為にフぢトレジストの粘度を高くしたり回転速度を遅
くする等の条件が必要であるため、面内均一性が低下す
るという問題点があった。また紫外線照射によるフォト
レジスト膜表面硬化方法は、特殊な紫外線照射装置を用
いなけれはならないという問題点があった。
〔課題を解決するための手段〕
第1の発明の半導体装置の製造方法は、半導体基板上に
被エツチング膜を形成したのち全面にシリコンを含むフ
ォトレジスト膜を形成する工程と、このフォトレジスト
膜をパターニングしフォトレジストパターン トレジストパターンをシリコン含有の有機物の蒸気にさ
らしなのち酸素プラズマ処理を行ない、フォトレジスト
パターンの表面に酸化膜を形成する工程とを含んで構成
される。
第2の発明の半導体装置の製造方法は、半導体基板上に
被エツチング膜を形成したのち全面にシリコンを含むフ
ォトレジスト膜を形成する工程と、このフオI〜レシス
l−11をバターニングしフォトレジストパターンを形
成する工程と、このフォトレジストパターンをシリコン
含有の有機物の蒸気にさらしたのちマスクとし、酸素を
含む反応カスを用いるプラズマエツチング法により前記
被エツチング膜をエツチングする工程とを含んて構成さ
れる。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図(a)〜(e)は本発明の第1の実施例を説明す
るための半導体チップの断面図である。
まず第1図(a)に示すように、Aρ膜2が形成された
半導体基板1上に、Siを含有するフォトレジストとし
てPLASMASK  200GC(日本合成ゴム製)
を用いてフォトレジストグ処理を形成する。次でフォト
レジスト膜3のバターニングの為にマスク4の上部より
紫外線5(g線才たは1線〉を照射する。次に第1図(
b)に示すように、アルカリ水溶液による現像を行いフ
オトレジスlーパターン3Aを形成する。
次に第1図(c)に示すように、フオトレジス)・パタ
ーン3Aを含む全面に紫外線5Aを照射する。次に第1
図(d)に示すように、シリコン含有の有機物蒸気とし
てヘキサメチルジシラザン( H M D S )蒸気
6中にさらす。
次に第1図(e)に示すように、プラズマエツチング装
置内で酸素ガスによるプラズマ雰囲気に接触させるとフ
ォトレジストパターン表面にSiO2膜7が100〜1
. 5 0 n mの厚さに形成される。次てこのフォ
トレジストパターンを用いてAρ膜2をBCρ2,Cρ
2等のガスを用いるRIE法によりエツチングする。
このように本実施例では、A.&膜2をエラチンりする
際に、形成されたSiO2膜か保護膜となる為、マスク
としてのフォトレジスト膜のエツチングが抑制される。
従ってフ才)〜レジスト膜の膜厚が薄く(1〜1 5μ
m)で済む。また、本実施例では、従来の塗布機,露光
機,現像機及びエツチャーにて処理できる為、新規の装
置は不要である。
本発明の第2の実施例の工程は第1図に示した第1の実
施例とほぼ同一であるが、HMDS蒸気6にさらしたの
ち、アルミ膜のエツチングを行うガスに酸素を含有させ
てエツチングを行うものである。
アルミ膜のエツチングの進行と同時にプラズマによりフ
オl〜レジスI・パターン表面にSi02膜が形成され
る為、第1の実施例に比ベニ程を短縮することができる
という利点がある。なお上記実施例においては被エツチ
ング膜としてAρ膜を用いた場合について説明したが、
他の金属膜や絶縁膜であってもよいことは勿論である。
〔発明の効果〕
6一 以上説明したように本発明は、パターニツクされたフォ
トレジスト膜の表面にシリコンの酸化膜を形成する事に
より、プラスマエツチツク法におけるマスクとしてのフ
ォトレジスト膜のエッチラングを抑制できるため、フォ
トレジスト膜を薄くてきる。このため、従来のように、
フォトレジスト膜を厚く形成するための面内均一性の低
下をなくすことができる。更にフォトレジスト膜を硬化
するための特殊な紫外線照射装置を不要とすることがで
きる。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の第1の実施例を説明す
るだめの半導体チップの断面図である。 1・・半導体基板、2・・Aρ膜、3・・フォトレジス
ト膜、3A・フ才l・レジスl〜パターン、4・マスク
、5,5A・・紫外線、6・・HM D S蒸気、7・
 SiC2膜。

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に被エッチング膜を形成したのち全面
    にシリコンを含むフォトレジスト膜を形成する工程と、
    このフォトレジスト膜をパターニングしフォトレジスト
    パターンを形成する工程と、このフォトレジストパター
    ンをシリコン含有の有機物の蒸気にさらしたのち酸素プ
    ラズマ処理を行ない、フォトレジストパターンの表面に
    酸化膜を形成する工程とを含むことを特徴とする半導体
    装置の製造方法。 2、半導体基板上に被エッチング膜を形成したのち全面
    にシリコンを含むフォトレジスト膜を形成する工程と、
    このフォトレジスト膜をパターニングしフォトレジスト
    パターンを形成する工程と、このフォトレジストパター
    ンをシリコン含有の有機物の蒸気にさらしたのちマスク
    とし、酸素を含む反応ガスを用いるプラズマエッチング
    法により前記被エッチング膜をエッチングする工程とを
    含むことを特徴とする半導体装置の製造方法。
JP30345490A 1990-11-08 1990-11-08 半導体装置の製造方法 Pending JPH04176123A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30345490A JPH04176123A (ja) 1990-11-08 1990-11-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30345490A JPH04176123A (ja) 1990-11-08 1990-11-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04176123A true JPH04176123A (ja) 1992-06-23

Family

ID=17921179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30345490A Pending JPH04176123A (ja) 1990-11-08 1990-11-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04176123A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310720A (en) * 1992-02-28 1994-05-10 Fujitsu Limited Process for fabricating an integrated circuit device by forming a planarized polysilazane layer and oxidizing to form oxide layer
US5427649A (en) * 1992-11-18 1995-06-27 Samsung Electronics Co., Ltd. Method for forming a pattern by silylation
JP2001297970A (ja) * 2000-04-13 2001-10-26 Fujitsu Ltd 薄膜パターン及びその形成方法
US6989230B2 (en) * 2002-03-29 2006-01-24 Infineon Technologies Ag Producing low k inter-layer dielectric films using Si-containing resists
JP2007180489A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc 半導体素子の製造方法
JP2021068910A (ja) * 2021-01-06 2021-04-30 大日本印刷株式会社 パターン形成方法及び凹凸構造体の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5310720A (en) * 1992-02-28 1994-05-10 Fujitsu Limited Process for fabricating an integrated circuit device by forming a planarized polysilazane layer and oxidizing to form oxide layer
US5427649A (en) * 1992-11-18 1995-06-27 Samsung Electronics Co., Ltd. Method for forming a pattern by silylation
JP2001297970A (ja) * 2000-04-13 2001-10-26 Fujitsu Ltd 薄膜パターン及びその形成方法
JP4675450B2 (ja) * 2000-04-13 2011-04-20 富士通株式会社 薄膜パターンの形成方法
US6989230B2 (en) * 2002-03-29 2006-01-24 Infineon Technologies Ag Producing low k inter-layer dielectric films using Si-containing resists
JP2007180489A (ja) * 2005-12-28 2007-07-12 Hynix Semiconductor Inc 半導体素子の製造方法
KR100811431B1 (ko) * 2005-12-28 2008-03-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7655568B2 (en) 2005-12-28 2010-02-02 Hynix Semiconductor Inc. Method for manufacturing underlying pattern of semiconductor device
JP2021068910A (ja) * 2021-01-06 2021-04-30 大日本印刷株式会社 パターン形成方法及び凹凸構造体の製造方法

Similar Documents

Publication Publication Date Title
JPH04176123A (ja) 半導体装置の製造方法
JPH06244156A (ja) パタ―ン形成法
JPH01142721A (ja) ポジ型感光性パターン形成材料およびパターン形成方法
JP4675450B2 (ja) 薄膜パターンの形成方法
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
KR19990004871A (ko) 반도체 장치 사진 식각공정 방법
JPS6054775B2 (ja) ドライ現像方法
JP3257126B2 (ja) パターン形成方法
JPS6386434A (ja) レジストパタ−ン形成方法
JP3563138B2 (ja) 感光性樹脂組成物を用いたパターン形成方法
JPH036566A (ja) エキシマレーザによるパターン形成方法
JPH01244447A (ja) パターン形成方法及びこれに用いるレジスト材料
KR970048998A (ko) 미세 패턴 형성방법
JPH0313583B2 (ja)
JPS59155929A (ja) 微細パタ−ンの形成方法
JPH11231544A (ja) レジストマスク構造、化学増幅レジストの感度促進方法およびパターン形成方法
JPS58145125A (ja) レジスト・マスクの形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
KR20090122649A (ko) 반도체 소자 패턴의 해상도 향상 방법
JPH0425114A (ja) レジストパターン形成方法
JPH0225853A (ja) 半導体装置の製造方法
JPS61121332A (ja) パタ−ン形成方法
JPH05142788A (ja) レジストパターンの形成方法
JP2001035774A (ja) パターン形成方法