JPS58145125A - レジスト・マスクの形成方法 - Google Patents
レジスト・マスクの形成方法Info
- Publication number
- JPS58145125A JPS58145125A JP57028317A JP2831782A JPS58145125A JP S58145125 A JPS58145125 A JP S58145125A JP 57028317 A JP57028317 A JP 57028317A JP 2831782 A JP2831782 A JP 2831782A JP S58145125 A JPS58145125 A JP S58145125A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- resist
- pattern
- resist mask
- batch transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000010894 electron beam technology Methods 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 208000031513 cyst Diseases 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000002131 composite material Substances 0.000 abstract description 2
- 238000007687 exposure technique Methods 0.000 abstract 2
- 238000013518 transcription Methods 0.000 abstract 2
- 230000035897 transcription Effects 0.000 abstract 2
- 206010011732 Cyst Diseases 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 2
- WBYWAXJHAXSJNI-VOTSOKGWSA-M .beta-Phenylacrylic acid Natural products [O-]C(=O)\C=C\C1=CC=CC=C1 WBYWAXJHAXSJNI-VOTSOKGWSA-M 0.000 description 1
- WBYWAXJHAXSJNI-SREVYHEPSA-N Cinnamic acid Chemical compound OC(=O)\C=C/C1=CC=CC=C1 WBYWAXJHAXSJNI-SREVYHEPSA-N 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229930016911 cinnamic acid Natural products 0.000 description 1
- 235000013985 cinnamic acid Nutrition 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WBYWAXJHAXSJNI-UHFFFAOYSA-N methyl p-hydroxycinnamate Natural products OC(=O)C=CC1=CC=CC=C1 WBYWAXJHAXSJNI-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002189 poly(glycerol 1-O-monomethacrylate) polymer Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- -1 polyvinylnaphthalene Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレジスト・マスクの形成方法に関し、％ＶＣ写
真蝕刻用レジスト・マスクのｊし取方法に関する。
真蝕刻用レジスト・マスクのｊし取方法に関する。
近年、半導体デバイスの大規模化及び高速化ＶＣ対する
要求は極めて著しい。半導体テバイスの大規模化及び高
速化けしＯ」シげ微翁１１パターンＪ）利用でなされる
。パターン寸法としては既ＶＣ量産標準品で２５μｍ、
尚性能のものでは１５μｍが用いられ、これ土で写真蝕
刻技術で主に用いられてさた光学露光技術は限界にきて
いるため、ザブミク「」ンパターンも容易ＶＣ形成で−
る電子線１０接露光技術を用いることが層目されていく
）。
要求は極めて著しい。半導体テバイスの大規模化及び高
速化けしＯ」シげ微翁１１パターンＪ）利用でなされる
。パターン寸法としては既ＶＣ量産標準品で２５μｍ、
尚性能のものでは１５μｍが用いられ、これ土で写真蝕
刻技術で主に用いられてさた光学露光技術は限界にきて
いるため、ザブミク「」ンパターンも容易ＶＣ形成で−
る電子線１０接露光技術を用いることが層目されていく
）。
しかし、電、子線蕗光し」、−点ずつに１１矩形ごと１
６行われイ）ため、光学ム光技術のような一括転写技術
ＶＣ比べるとイ枢めて蕗光速１ｕ′が遅いという欠点が
あった。−また、半導体アバイスのパターンｅ′１做４
、＋１１パターンだけではなく、Ｌ ｋｌ： １．、
＆：Ｊ：大ｅｌｒバメーンを同時ＶＣへ−み、そのため
大きなし一ムを作りしくくい′電子鞄全用いる場合両光
に長時間を昔するという欠点があった。
６行われイ）ため、光学ム光技術のような一括転写技術
ＶＣ比べるとイ枢めて蕗光速１ｕ′が遅いという欠点が
あった。−また、半導体アバイスのパターンｅ′１做４
、＋１１パターンだけではなく、Ｌ ｋｌ： １．、
＆：Ｊ：大ｅｌｒバメーンを同時ＶＣへ−み、そのため
大きなし一ムを作りしくくい′電子鞄全用いる場合両光
に長時間を昔するという欠点があった。
本発明は上記欠点を除さ′、一括転′げ４光技術と電子
線露光技術の組合ぜ」ニリ、基板ＩＩＪ（−尺きいパタ
ーンと微細パタ ンの両方を廟すイ、レジスト・マスク
を高速に形成することのでさるレジスト・マスクの形成
方法を提供するものである。
線露光技術の組合ぜ」ニリ、基板ＩＩＪ（−尺きいパタ
ーンと微細パタ ンの両方を廟すイ、レジスト・マスク
を高速に形成することのでさるレジスト・マスクの形成
方法を提供するものである。
本発明のレジスト・マスクの形成方法は、一括転写用し
シストを基板表面に塗布する工程と、一括転写用マスク
を用いて選択露光し、次ＶＣ現像する工程と、現像後の
前記一括転写用しシストを熱処理する工程と、前記一括
転写用しシストを含む基板表面に電子線レジストを塗布
する工程と、電子線を用いて前記電子線レジストを選択
露光し、次に現像する工程と、現像後の前記電子線レジ
ストを熱処理する工程とを含んで構成される。
シストを基板表面に塗布する工程と、一括転写用マスク
を用いて選択露光し、次ＶＣ現像する工程と、現像後の
前記一括転写用しシストを熱処理する工程と、前記一括
転写用しシストを含む基板表面に電子線レジストを塗布
する工程と、電子線を用いて前記電子線レジストを選択
露光し、次に現像する工程と、現像後の前記電子線レジ
ストを熱処理する工程とを含んで構成される。
本発明の実施例について図面を用いて説明する。
第１図乃至第３図は本発明の一実施例を説明するための
工程順の斜視図である。
工程順の斜視図である。
捷ず第１図に示すように、半導体基板１の上に酸化膜２
を設け、その上に一括転写用しシストを塗布する。一括
転写用しシストとしてホトレジスト、Ｘ線レジスト等が
あるが、ホトレジストが最も一般的である。次に、一括
転写用マスクを用い目合せマーク４で位置合せして露光
し、次に現像し、現１ボ後に熱処理して大きい寸法のレ
ジストパターン３を形成する。
を設け、その上に一括転写用しシストを塗布する。一括
転写用しシストとしてホトレジスト、Ｘ線レジスト等が
あるが、ホトレジストが最も一般的である。次に、一括
転写用マスクを用い目合せマーク４で位置合せして露光
し、次に現像し、現１ボ後に熱処理して大きい寸法のレ
ジストパターン３を形成する。
一括転写用しシストとしてホトレジストを用いる場合、
ポジ型、ネガ型のいずれでも良いが、次工程で用いる電
子線レジストとして露光時間が短いネガ型電子線レジス
トが用いられる場合が多く次工程でネガ型レジストを用
いることにするとポジ型を用いた方が電子線レゾスト現
像時に影響を受は難いので都合が良い。ポジ型ホトレジ
ストとしてノボラック樹脂系統のものが都合がよく、一
括露光後の焼締め条件としては、後に塗布する電子線レ
ジストの種類にもよるが、約１１０℃から１７０℃で３
０分焼締めれば充分である。ネガ型ホトレジストとして
はゴム系レジスト、ケイ皮酸系レジスト等を用いる事が
でき、焼締め条件としては約１５０℃から１８０℃で３
０分程度が良い結果を与える。ホトレジストの膜厚は薄
い方が後で電子線レジストの塗布をしやすいが、ピンホ
ールの増加との関連もあるので約０２〜１μｍ位にして
おくことが望ましい。
ポジ型、ネガ型のいずれでも良いが、次工程で用いる電
子線レジストとして露光時間が短いネガ型電子線レジス
トが用いられる場合が多く次工程でネガ型レジストを用
いることにするとポジ型を用いた方が電子線レゾスト現
像時に影響を受は難いので都合が良い。ポジ型ホトレジ
ストとしてノボラック樹脂系統のものが都合がよく、一
括露光後の焼締め条件としては、後に塗布する電子線レ
ジストの種類にもよるが、約１１０℃から１７０℃で３
０分焼締めれば充分である。ネガ型ホトレジストとして
はゴム系レジスト、ケイ皮酸系レジスト等を用いる事が
でき、焼締め条件としては約１５０℃から１８０℃で３
０分程度が良い結果を与える。ホトレジストの膜厚は薄
い方が後で電子線レジストの塗布をしやすいが、ピンホ
ールの増加との関連もあるので約０２〜１μｍ位にして
おくことが望ましい。
次に、第２図に示すように、電子線レジスト５を塗布す
る。電子線レジストとしては、ポリスチレン、ポリビニ
ルナフタレン等の他、ＰＧＭＡ。
る。電子線レジストとしては、ポリスチレン、ポリビニ
ルナフタレン等の他、ＰＧＭＡ。
ＳＥＬ−ＮＣＭ８等市販のネガ型を用いることができる
。ただし、露光前ベークが約７０℃から１１０℃程度の
ものが望ましい。
。ただし、露光前ベークが約７０℃から１１０℃程度の
ものが望ましい。
次に、第３図に示すように、目合せマーク４を用いて位
置合せ介しておき、電子線による露光を行う。そして現
像すると微細な電子線レジスト・パターン６が得られる
。しかる後、熱処理して焼締める。これにより大きいパ
ターン３と微細パターン６とから成る複合レジスト・マ
スクが得られる。尚、第３図に示したように、一括転写
しシストのパターン３に電子線レジストのパターン６を
一部重ねることにより目合せ誤差の影響をなくすことが
できる。
置合せ介しておき、電子線による露光を行う。そして現
像すると微細な電子線レジスト・パターン６が得られる
。しかる後、熱処理して焼締める。これにより大きいパ
ターン３と微細パターン６とから成る複合レジスト・マ
スクが得られる。尚、第３図に示したように、一括転写
しシストのパターン３に電子線レジストのパターン６を
一部重ねることにより目合せ誤差の影響をなくすことが
できる。
このように露光に長時間を要する大きなパターン部分に
はホトレジストのような一括転写無光技術を用い、微細
パターンが必要な部分ＶＣは電子線露光技術を用いるこ
とにより大きいパターンと微５− 細パターンとの両方を有するレジスト・マスクを高速に
形成することができる。レジスト・マスク形成後は通常
のエツチング方法で酸化膜２をエツチングする。
はホトレジストのような一括転写無光技術を用い、微細
パターンが必要な部分ＶＣは電子線露光技術を用いるこ
とにより大きいパターンと微５− 細パターンとの両方を有するレジスト・マスクを高速に
形成することができる。レジスト・マスク形成後は通常
のエツチング方法で酸化膜２をエツチングする。
以上詳細に説明したように、本発明によれば、大きいパ
ターンと微細パターンの両方を有するレジスト・マスク
を高速に形成できるのでその効果は大きい。
ターンと微細パターンの両方を有するレジスト・マスク
を高速に形成できるのでその効果は大きい。
第１図乃至第３図は本発明の一実施例を説明するだめの
工程順の斜視図である。 ■・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・レジストパターン、４・・・・・・目合せ
マーク、５・・・・・・電子線レジスト、６・・・・・
・電子線レジスト・パターン。 代理人 弁理士 内 原 晋 ６一
工程順の斜視図である。 ■・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・レジストパターン、４・・・・・・目合せ
マーク、５・・・・・・電子線レジスト、６・・・・・
・電子線レジスト・パターン。 代理人 弁理士 内 原 晋 ６一
Claims (1)
- 一括転写用しシストを基板表面に塗布する工程と、一括
転写用マスクを用いて選択露光し、次に現像する工程と
、現像後の前記一括転写用しシストを熱処理する工程と
、前記一括転写用しシストを含む基板表面に電子線レジ
ストを塗布する工程と、電子線を用いて前記電子線レジ
ストを選択庫
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57028317A JPS58145125A (ja) | 1982-02-24 | 1982-02-24 | レジスト・マスクの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57028317A JPS58145125A (ja) | 1982-02-24 | 1982-02-24 | レジスト・マスクの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58145125A true JPS58145125A (ja) | 1983-08-29 |
Family
ID=12245229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57028317A Pending JPS58145125A (ja) | 1982-02-24 | 1982-02-24 | レジスト・マスクの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58145125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102739A (ja) * | 1984-10-26 | 1986-05-21 | Matsushita Electronics Corp | パタ−ン形成方法 |
| JPS63316055A (ja) * | 1987-06-19 | 1988-12-23 | Toshiba Corp | 半導体装置の製造方法 |
-
1982
- 1982-02-24 JP JP57028317A patent/JPS58145125A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61102739A (ja) * | 1984-10-26 | 1986-05-21 | Matsushita Electronics Corp | パタ−ン形成方法 |
| JPH0471331B2 (ja) * | 1984-10-26 | 1992-11-13 | Matsushita Electronics Corp | |
| JPS63316055A (ja) * | 1987-06-19 | 1988-12-23 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403151A (en) | Method of forming patterns | |
| JPH07219237A (ja) | 微細レジストパターン形成方法 | |
| JPS6347257B2 (ja) | ||
| JPS58145125A (ja) | レジスト・マスクの形成方法 | |
| JP3592805B2 (ja) | フォトレジストパターン形成方法 | |
| JPH0669118A (ja) | レジストパターンの形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPS61116838A (ja) | レジストパタ−ン形成方法 | |
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| JPH0562894A (ja) | 微細パターン形成方法 | |
| JP2583988B2 (ja) | 半導体装置の製造方法 | |
| JP2010118501A (ja) | 半導体装置の製造方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP3257126B2 (ja) | パターン形成方法 | |
| JPS5950053B2 (ja) | 写真蝕刻方法 | |
| JPS588131B2 (ja) | 半導体装置の製造方法 | |
| JPS6156867B2 (ja) | ||
| JPH0385544A (ja) | レジストパターン形成方法 | |
| KR100198599B1 (ko) | 반도체 소자의 정렬 및 노광방법 | |
| JPH0433325A (ja) | 微細パターン形成のための写真食刻方法 | |
| KR0119272B1 (ko) | 광 스텝퍼와 e-빔 사진전사 혼합 공정방법 | |
| JPH07199483A (ja) | レジストパターンの形成方法 | |
| JP2005148644A (ja) | レジストパターン形成方法 | |
| JPH01196125A (ja) | レジストパターン形成方法 | |
| JPH0342815A (ja) | 半導体集積回路の製造方法 |