KR0119272B1 - 광 스텝퍼와 e-빔 사진전사 혼합 공정방법 - Google Patents

광 스텝퍼와 e-빔 사진전사 혼합 공정방법

Info

Publication number
KR0119272B1
KR0119272B1 KR1019930026309A KR930026309A KR0119272B1 KR 0119272 B1 KR0119272 B1 KR 0119272B1 KR 1019930026309 A KR1019930026309 A KR 1019930026309A KR 930026309 A KR930026309 A KR 930026309A KR 0119272 B1 KR0119272 B1 KR 0119272B1
Authority
KR
South Korea
Prior art keywords
resist
polycrystalline silicon
light
shape
stepper
Prior art date
Application number
KR1019930026309A
Other languages
English (en)
Other versions
KR950021021A (ko
Inventor
박종문
박병선
구진근
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019930026309A priority Critical patent/KR0119272B1/ko
Publication of KR950021021A publication Critical patent/KR950021021A/ko
Application granted granted Critical
Publication of KR0119272B1 publication Critical patent/KR0119272B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 소자제조공정중 전자노광 장비를 이용한 미세패턴형성 공정의 생산성을 높이는 광스텝퍼와 e-빔 사진전사 혼합 공정방법에 관한 것으로, 종래에 공정단계가 복잡하고, 공정비용이 증가되는 문제점을 해결하기 위하여 본 발명은 광스텝퍼와 e-빔 혼합 공정방법에 있어서 레지스트 도포 1회에 광 정렬노광 및 e-빔 정렬노광을 각각 수행하고, 현상공정 1회로 소정의 형상을 형성시키는 방법을 제공함으로써 공정단계가 줄어서 제조비용면에서 줄어드는 효과를 제공한다.

Description

[발명의 명칭]
광스텝퍼와 e-빔 사진전사 혼합 공정방법
[도면의 간단한 설명]
제1도는 종래의 광스텝퍼와 e-빔의 혼합 사진전사 제조공정도.
제2도는 본 발명에 따른 양성형태의 형상을 형성하기 위한 제조공정도.
제3도는 본 발명에 따른 음성형태의 형상을 형성하기 위한 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 기판 2 : 실리콘 산화막
3 : 다결정 실리콘막 4 : 레지스트
5 : 노광된 레지스트 5' : 연쇄결합(Cross-linking)된 레지스트
6 : 레티클(reticle)통과후 광 6' : e-빔
7 : 열판의 열 8 : 전면 광
[발명의 상세한 설명]
본 발명은 반도체 소자 제조공정 중 전자노광 장비를 이용한 미세패턴 형성 공정의 생산성을 높이는 공정방법에 관한 것으로, 특히 광스텝퍼와 e-빔 혼합 사진전사 공정방법에 관한 것이다.
통상적으로 e-빔(beam) 리소그라피(lithograpy)기술은 고해상력과 고정렬에도 불구하고 낮은 생산성으로 인하여 한정적으로 사용되었다.
최근에는 e-빔 노광 기술의 생산성을 높이기 위한 방법으로 생산성이 높은 광스텝퍼(optical stepper)장비와 e-빔 장비를 적절하게 혼합하여 사용하는 e-빔과 광스텝퍼 혼합 공정기술이 많이 사용되고 있다.
일반적인 반도체 소자 제작에 있어 가장 중요한 단계의 하나이며, e-빔과 광스텝퍼 혼합 공정기술이 적용되는 게이트 형상을 형성시키는 과정을 예로 들어 설명하고자 한다.
종래에 사용된 e-빔과 광스텝퍼 혼합 공정기술은 제1도에서와 같은 제조공정으로 이루어진다.
상기 제조공정도인 제1도를 설명한다.
먼저 고해상도를 요구하지 않는 형상을 형성시키는 공정단계로서, 웨이퍼 기판(1) 위에 실리콘 산화막(2), 다결정 실리콘막(3)을 순서적으로 형성한 위에 레지스트(예:AZ1512)(4)를 도포 및 연화 열처리하고(a), 광스텝퍼를 사용한 레티클(reticle)통과 후 광(6)을 이용하여 정렬 및 노광(b)후, 열판의 열(7)에 의해 상기 레지스트(4)의 노광후 열처리(c)를 하고, 현상액을 이용하여 노광된 부위의 레지스트(5)를 현상하고, 형성된 레지스트 형상을 경화열처리 한다(d).
건식식각 장비를 이용하여 다결정 실리콘층(3)을 건식식각한 후(e), 상기 다결정 실리콘층(3) 위의 레지스트 패턴층(4)을 제거한다(f).
그리고, 고해상도를 요구하는 형상을 형성시키는 공정단계로 레지스트(예:AZ5205)를 도포하고 연화열처리(g)하고, e-빔 노광장비를 사용하여 e-빔(6')으로 정렬 노광함으로써 노광된 레지스트(5)를 형성한 후(h), 알카리 수용액을 사용하여 현상한 후 레지스트 패턴을 경화열 처리시킨다(i).
그리고, 건식식각 장비를 이용하여 다결정 실리콘층(3)을 식각한 후(j), 레지스트 패턴층(4)을 제거한다(k).
마지막으로, 다결정 실리콘막(3)을 마스크로 하여 최종 형상인 실리콘 산화막(2)을 식각한다(l).
이상과 같이 종래의 제조공정단계는 복잡하여 공정비용의 증가를 가져오며, 또한 공정단계가 복잡함에 따라 반도체 제조공정 중에서 홈(defect) 발생빈도가 높아 수율의 저하를 가져오게 되는 문제점을 초래하였다.
따라서, 상기 문제점을 해결하기 위하여 본 발명은 광스텝퍼에서 고생산성과 전자노광장비에서 고해상력을 동시에 결합시키는 광스텝퍼와 e-빔 사진전사 혼합 공정방법을 제공하는데 목적이 있다.
상기 본 발명은 e-빔 리소그라피 기술에 적용되는 형상반전용 레지스트(예:AZ5205)가 공정방법에 따라 음성(negative) 및 양성(positive)형태로 레지스트 형상을 형성시킬 수 있는 특성과 고해상도를 요구하지 않는 광 리소그라피 기술에 충분히 적용할 수 있는 성능을 가지고 있다는 또 다른 특징을 이용한 것이다.
위와 같은 상기 목적을 달성하기 위하여 본 발명에 대해 첨부된 도면에 의거하여 상세한 설명을 한다.
제2도는 본 발명에 따른 양성형태의 제조공정단계를 나타낸 것이다.
먼저, 웨이퍼 기판(1) 위에 실리콘 산화막(2), 다결정 실리콘막(3)을 순서적으로 형성한 위에 레지스트(AZ5205)(4)를 1회의 도포 및 연화열처리한 후(a공정), 고해상도를 요구하지 않는 형상은 광스텝퍼를 이용한 페티클 통과후 광(6)에 의해 정렬 및 노광한 후, 고해상도를 요구하는 형상은 e-빔(6')을 이용하여 정렬 및 노광을 연속적으로 수행한다(b, c공정).
이때, 노광된 레지스트(5) 부분은 광화학반응에 의해 산이 형성되며, 양성형태의 형상을 얻기 위해 노광후 열처리공정 단계를 생략하고, 1회의 알카리 현상액을 이용하여 각각의 상기 노광부위에 대한 레지스트(5) 형상을 현상한 후 경화열 처리한다(d공정).
그리고, 건식식각 장비를 이용하여 다결정 실리콘막(3)을 식각한 후(e공정), 상기 레지스트(4) 패턴층을 제거하고(f공정), 상기 다결정 실리콘막(3)을 마스크(mask)로 하여 최종 형상인 실리콘 산화막(2)을 건식식각한다(g공정).
제3도는 본 발명에 따른 음성 형태의 제조공정 단계를 나타낸 것이다.
먼저, 웨이퍼 기판(1) 위에 실리콘 산화막(2), 다결정 실리콘막(3)을 순서적으로 형성한 위에 레지스트(AZ5205)(4)를 1회의 도포 및 연화열처리한 후(a공정), 고해상도를 요구하지 않는 형상은 광스텝퍼를 이용한 레티클 통과후 광(6)에 의해 정렬 및 노광한 후, 고해상도를 요구하는 형상은 e-빔(6')을 이용하여 정렬 및 노광을 연속적으로 수행한다(b, c공정). 위와 같은 공정들(a, b, c공정)은 양성형태의 형상을 얻기 위한 공정단계와 동일한다.
그렇지만, 음성형태의 형상을 얻기 위해서는 열처리공정과 전면 노광공정을 추가로 수행한다(d, e공정).
먼저, 열처리공정(d)에서는 광스텝퍼를 이용한 레티클 통과후 광(6) 또는 e-빔(6')에 의해 노광된 레지스트(5) 부위가 열판의 열(7)에 의해 레지스트 내에 함유된 첨가물(연쇄결합용 화학물질)에 의해 레진(resin)의 연쇄결합(cross-linking)이 유발되어 연쇄결합된 레지스트(5') 물질로 변화된다(이때, 노광된 레지스트(5) 부위에서 발생된 산(acid)은 레진의 연쇄결합을 유발시키는 촉매제 역할을 함).
이후의 공정인 전면노광공정(e) 공정에서 연쇄결합이 발생되지 않은 부분만 전면광(8)에 의해 광화학 반응이 이루어져, 결국 1회의 알카리 현상액을 이용한 현상공정(f공정)에서 광(6) 또는 e-빔(6')에 의해 노광된 부분은 제거되지 않고 남으며, 비노광된 부분만 전면노광(e공정)에 의해 광화학반응이 이루어져 산이 형성됨에 따라 1회의 알카리 현상액을 이용한 현상공정(f공정) 과정에서 제거되므로 음성형태의 형상을 갖게 된다. 이상은 동일 형상반정용 레지스트(AZ5205)를 이용하여 공정방법에 따라 양성공정과 음성공정을 갖을 수 있음을 설명한 것이다.
이어서, 현상공정(f공정)에서 형성된 레지스트 패턴은 경화열 처리를 한 후 건식식각장비를 이용하여 다결정 실리콘막(3)을 식각한다(g공정). 상기 레지스트(4) 패턴층을 제거하고(h공정), 상기 다결정 실리콘막(3)을 마스크(mask)로 하여 최종 형상인 실리콘 산화막(2)을 건식식각한다(i공정).
이상과 같은 본 발명이 종래 제조 공정방법과 다른 차이점은 상기 정렬 및 노광 공정단계(b, c공정) 및 현상공정(f공정) 단계를 종래에 광스텝퍼와 e-빔 혼합공정 방법이 광스텝퍼에 적용되는 형상과 e-빔에 적용되는 형상을 구분하여 실행하고 있으나(즉,감광막 도포 및 열처리의 2회, 현상 및 경화열 처리공정의 2회) 본 발명에서 제공한 공정(양성, 음성)방법은 광스텝퍼와 e-빔에서의 형상 정렬노광 및 현상 공정단계를 동시 또는 연속적으로(즉, 감광막 도포 및 열처리의 1회, 정렬 및 노광공정의 1회현상 및 경화열 처리공정의 1회) 수행하고 있다는 것이다.
이상과 같이 구성된 본 발명은 종래의 공정방법에 비해서 공정단계를 현격히 줄일 수 있어 궁극적으로는 공정비용의 절감 및 수율향상을 가져오는 이점이 있다.

Claims (2)

  1. 웨이퍼 기판(1) 위에 순서적으로 실리콘 산화막(2), 다결정 실리콘막(3)을 형상한 위에 형상반전용 레지스트(4)를 1회의 도포 및 연화열처리하는 공정(a)과; 고해상도를 요구하지 않는 형상을 형성하기 위해 광스텝퍼를 이용한 광(6)에 의해 상기 레지스트(4)를 정렬 및 노광(b)한 후, 연속적으로 고해상도를 요구하는 형상을 형성하기 위해 e-빔(6')을 이용하여 노광되지 않은 부분의 레지스트(4)를 정렬 및 노광하는 공정(c)과; 상기 광(6) 또는 e-빔(6')에 의해 노광된 레지스트(5)를 열판의 열(7)에 의해 열처리(d)한 후, 이 결과물의 전면에 전면광(8)을 조사하는 공정(e)과; 1회의 현상액을 이용한 현상에 의해 상기 광(6) 또는 e-빔(6')에 의해 노광된 레지스트 부분만 남기는 공정(f)과; 남겨진 레지스트를 경화열처리한 후 건식식각에 의해 다결정 실리콘막(3)을 식각하고(g), 상기 레지스트(4)를 제거(h)한 후, 남은 다결정 실리콘막(3)을 마스크로 하여 실리콘 산화막(2)을 건식식각하는 공정(i)을 수행하여, 음성형태의 형상을 형성하는 것을 특징으로 하는 광스텝퍼와 e-빔 사진전사 혼합 공정방법.
  2. 웨이퍼 기판(1) 위에 순간적으로 실리콘 산화막(2), 다결정 실리콘막(3)을 형성한 위에 형상반전용 레지스트(4) 1회의 도포 및 연화열처리하는 공정(a)과; 고해상도를 요구하지 않는 형상을 형성하기 위해 광스텝퍼를 이용한 광(6)에 의해 상기 레지스트(4)를 정렬 및 노광(b)한 후, 연속적으로 고해상도를 요구하는 형상을 형성하기 위해 e-빔(6')을 이용하여 노광되지 않은 부분의 레지스트(4)를 정렬 및 노광하는 공정(c)과; 1회의 현상액에 의해 상기 각각 노광된 레지스트(5)를 현상한 후 경화열처리하는 공정(d)과; 노출된 다결정 실리콘막(3)을 건식식각을 이용하여 식각한 후, 상기 레지스트(5)를 제거하고, 상기 다결정 실리콘막(3)을 마스크로 하여 실리콘 산화막(2)을 건식식각하는 공정들(e, f, g)을 수행하여, 양성형태의 형상을 형성하는 것을 특징으로 하는 광스텝퍼와 e-빔 사진전사 혼합 공정방법.
KR1019930026309A 1993-12-03 1993-12-03 광 스텝퍼와 e-빔 사진전사 혼합 공정방법 KR0119272B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930026309A KR0119272B1 (ko) 1993-12-03 1993-12-03 광 스텝퍼와 e-빔 사진전사 혼합 공정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026309A KR0119272B1 (ko) 1993-12-03 1993-12-03 광 스텝퍼와 e-빔 사진전사 혼합 공정방법

Publications (2)

Publication Number Publication Date
KR950021021A KR950021021A (ko) 1995-07-26
KR0119272B1 true KR0119272B1 (ko) 1997-09-30

Family

ID=19369769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026309A KR0119272B1 (ko) 1993-12-03 1993-12-03 광 스텝퍼와 e-빔 사진전사 혼합 공정방법

Country Status (1)

Country Link
KR (1) KR0119272B1 (ko)

Also Published As

Publication number Publication date
KR950021021A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
EP0160248B1 (en) Method of forming narrow photoresist lines on the surface of a substrate
US4403151A (en) Method of forming patterns
JPH04364021A (ja) 半導体装置の製造方法
US4321317A (en) High resolution lithography system for microelectronic fabrication
JPH097924A (ja) 半導体装置の製造装置及び半導体装置の製造方法
KR0119272B1 (ko) 광 스텝퍼와 e-빔 사진전사 혼합 공정방법
JPS6150377B2 (ko)
JPH0544169B2 (ko)
KR0128833B1 (ko) 반도체 소자의 미세패턴 제조방법
KR920003808B1 (ko) 미세패턴 형성을 위한 사진식각 방법
JPH0431858A (ja) マスクの製作方法
JPS6156867B2 (ko)
KR100372769B1 (ko) 반도체소자의미세패턴제조방법
JPH0354817A (ja) パタン形成方法
KR940011204B1 (ko) 미세패턴 형성방법
JPS61102035A (ja) 半導体装置の製造方法
JPH0385544A (ja) レジストパターン形成方法
KR970008269B1 (ko) 반도체 소자의 미세패턴 제조방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR0140469B1 (ko) 반도체 소자의 감광막 패턴 제조방법
JPH0470755A (ja) パターン形成方法
JPH0562894A (ja) 微細パターン形成方法
KR970002430B1 (ko) 반도체 소자의 감광막패턴 제조방법
JPH0550845B2 (ko)
KR970008268B1 (ko) 감광막의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee