JPS61102035A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61102035A JPS61102035A JP22480584A JP22480584A JPS61102035A JP S61102035 A JPS61102035 A JP S61102035A JP 22480584 A JP22480584 A JP 22480584A JP 22480584 A JP22480584 A JP 22480584A JP S61102035 A JPS61102035 A JP S61102035A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- pattern
- semiconductor device
- resist
- post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000011161 development Methods 0.000 abstract description 7
- 229920000642 polymer Polymers 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000000379 polymerizing effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に関し、特に半導体装
置の製造の際の、ポストベーク時におけるフォトレジス
トパターンの変形防止方法の改良に係るものである。
置の製造の際の、ポストベーク時におけるフォトレジス
トパターンの変形防止方法の改良に係るものである。
従来から半導体装置、なかでも半導体集積回路装置の製
造に際しては、半導体基板の表面に回路パターンを形成
する技術として、写真蝕刻技術が採用されている。
造に際しては、半導体基板の表面に回路パターンを形成
する技術として、写真蝕刻技術が採用されている。
この写真蝕刻技術は、よく知られている通り、まず半導
体基板の表面に耐エツチング性を有するフォトレジスト
を均一な膜厚に塗布させ、また露光装置により所定のマ
スクパターンをこのフォトレジスト上に転写させた後、
現像工程を経て、この所定パターンに対応するフォトレ
ジストだけを選択的に残し、ついでこのフォトレジスト
パターンをマスクとして、半導体基板の表面をエツチン
グした上で、フォトレジストを除去することにより、同
半導体基板の表面に所定パターンを現出させる手段であ
る。
体基板の表面に耐エツチング性を有するフォトレジスト
を均一な膜厚に塗布させ、また露光装置により所定のマ
スクパターンをこのフォトレジスト上に転写させた後、
現像工程を経て、この所定パターンに対応するフォトレ
ジストだけを選択的に残し、ついでこのフォトレジスト
パターンをマスクとして、半導体基板の表面をエツチン
グした上で、フォトレジストを除去することにより、同
半導体基板の表面に所定パターンを現出させる手段であ
る。
そしてこの写真蝕刻に際しては、エツチングに先立って
、フォトレジストの半導体基板に対する付着力を増加さ
せる目的で、通常は熱処理、いわゆるポストベークをな
すが、このときフォトレジストが軟化して、現像後のパ
ターンに変形を生ずる惧れがあり、このためにポジ型フ
ォトレジストにおいては、遠紫外光を一括露光させ、フ
ォトレジストの表面をポリマー化して、その結合を強化
。
、フォトレジストの半導体基板に対する付着力を増加さ
せる目的で、通常は熱処理、いわゆるポストベークをな
すが、このときフォトレジストが軟化して、現像後のパ
ターンに変形を生ずる惧れがあり、このためにポジ型フ
ォトレジストにおいては、遠紫外光を一括露光させ、フ
ォトレジストの表面をポリマー化して、その結合を強化
。
させ、ポストベーク後のフォトレジストの軟化。
つまりパターンの変形を防止する処理をなす場合がある
。
。
しかしながら前記従来例でのパターン変形防止手段は、
一般的に室温で遠紫外光の一括露光をなすものであるた
め１例えば照度が４９ｍＷ／ｃｒｎ’であれば、その照
射所要時間が５分間程度と比較的長くて、生産性が損な
われるという問題点を有するものであった。
一般的に室温で遠紫外光の一括露光をなすものであるた
め１例えば照度が４９ｍＷ／ｃｒｎ’であれば、その照
射所要時間が５分間程度と比較的長くて、生産性が損な
われるという問題点を有するものであった。
この発明は従来のこのような問題点を解決するためにな
されたもので、フォトレジストに対するポストベーク後
のパターン変形を防止できる半導体装置の製造方法を得
ることを目的とする。
されたもので、フォトレジストに対するポストベーク後
のパターン変形を防止できる半導体装置の製造方法を得
ることを目的とする。
この発明に係る半導体装置の製造方法は、現像後のフォ
トレジストの表面に、遠紫外光の一括露光と赤外光の照
射とを同時に行なうようにしたものである。
トレジストの表面に、遠紫外光の一括露光と赤外光の照
射とを同時に行なうようにしたものである。
従ってこの発明においては、遠紫外光の一括露光と赤外
光の照射とを同時に行なうことにより、フォトレジスト
表面の加熱活性化がなされ、同表面のポリマー化を実現
し得て、ポストベーク後のパターン変形を防止できるの
である。
光の照射とを同時に行なうことにより、フォトレジスト
表面の加熱活性化がなされ、同表面のポリマー化を実現
し得て、ポストベーク後のパターン変形を防止できるの
である。
以下この発明に係る半導体装置の製造方法の一実施例に
つき、第１図および第２図を参照して詳細に説明する。
つき、第１図および第２図を参照して詳細に説明する。
第１図はこの実施例方法を適用する前工程での半導体装
置の断面構成を示し、同図中、符号ｌは半導体基板、２
はこの半導体基板１上に形成された現像後のフォトレジ
ストである。この実施例方法においては、前記第１図に
示す現像工程を経た半導体装置のフォトレジスト２に対
し、遠紫外ランプ３と赤外ランプ４とから、遠紫外光の
一括露光と赤外光の照射とを同時に行なうことにより、
このフォトレジスト２の表面２ａをポリマー化したもの
である。
置の断面構成を示し、同図中、符号ｌは半導体基板、２
はこの半導体基板１上に形成された現像後のフォトレジ
ストである。この実施例方法においては、前記第１図に
示す現像工程を経た半導体装置のフォトレジスト２に対
し、遠紫外ランプ３と赤外ランプ４とから、遠紫外光の
一括露光と赤外光の照射とを同時に行なうことにより、
このフォトレジスト２の表面２ａをポリマー化したもの
である。
すなわち、この遠紫外光の一括露光、および赤外光の照
射の同時処理によって、具体的には、遠紫外光照度４０
ｍＷ／ａｍ’ 、赤外光照度１００ｍＷ／ｃｍ″の条件
下では、その処理時間が１分間でフォトレジスト２の表
面２ａをポリマー化できた。そしてこの処理後に１４０
℃、３０分のポストベークをなしても、このフォトレジ
スト２のパターン変形がなく、この結果として、エツチ
ング後、フォトレジスト２を除去して得られるパターン
精度が著るしく向上され、マスクパターンを忠実に精度
良く再現し得るのである。
射の同時処理によって、具体的には、遠紫外光照度４０
ｍＷ／ａｍ’ 、赤外光照度１００ｍＷ／ｃｍ″の条件
下では、その処理時間が１分間でフォトレジスト２の表
面２ａをポリマー化できた。そしてこの処理後に１４０
℃、３０分のポストベークをなしても、このフォトレジ
スト２のパターン変形がなく、この結果として、エツチ
ング後、フォトレジスト２を除去して得られるパターン
精度が著るしく向上され、マスクパターンを忠実に精度
良く再現し得るのである。
以上詳述したようにこの発明方法によれば、現像後のフ
ォトレジストの表面に、遠紫外光の一括露光と赤外光の
照射とを同時に行ない、同表面をポリマー化して、この
フォトレジストパターンのポストベーク時における変形
を防止させるようにしたから、パターン変形防止のため
の遠紫外光の一括露光時間を、従来方法に比較して充分
に短縮させることができ、従って装置製造の生産性を格
段に向上し得るものである。
ォトレジストの表面に、遠紫外光の一括露光と赤外光の
照射とを同時に行ない、同表面をポリマー化して、この
フォトレジストパターンのポストベーク時における変形
を防止させるようにしたから、パターン変形防止のため
の遠紫外光の一括露光時間を、従来方法に比較して充分
に短縮させることができ、従って装置製造の生産性を格
段に向上し得るものである。
第１図はこの発明に係る半導体装置の製造方法一実施例
を適用する前工程での半導体装置の断面構成図、第２図
は同上実施例方法の適用状態を示す断面構成図である。 １・・・・半導体基板、２・・・・現像後のフォトレジ
ストパターン、２ａ・・・・ポリマー化されたフォトレ
ジストの表面、３・・・・遠紫外ランプ、４・・・・赤
外ランプ。 なお、各図中同一符号は同一または相当部分を示す。
を適用する前工程での半導体装置の断面構成図、第２図
は同上実施例方法の適用状態を示す断面構成図である。 １・・・・半導体基板、２・・・・現像後のフォトレジ
ストパターン、２ａ・・・・ポリマー化されたフォトレ
ジストの表面、３・・・・遠紫外ランプ、４・・・・赤
外ランプ。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 半導体装置の製造工程において、現像後のフォトレジ
ストの表面に、遠紫外光の一括露光と赤外光の照射とを
同時に行なうことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22480584A JPS61102035A (ja) | 1984-10-24 | 1984-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22480584A JPS61102035A (ja) | 1984-10-24 | 1984-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102035A true JPS61102035A (ja) | 1986-05-20 |
Family
ID=16819476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22480584A Pending JPS61102035A (ja) | 1984-10-24 | 1984-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241332A (ja) * | 1986-04-11 | 1987-10-22 | Rohm Co Ltd | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148423A (en) * | 1979-05-07 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of pattern formation |
| JPS56111221A (en) * | 1980-01-25 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation on mask for etching |
| JPS57106029A (en) * | 1980-12-23 | 1982-07-01 | Nippon Telegr & Teleph Corp <Ntt> | Formation of high-heat-resistant, negative type resist pattern |
-
1984
- 1984-10-24 JP JP22480584A patent/JPS61102035A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55148423A (en) * | 1979-05-07 | 1980-11-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Method of pattern formation |
| JPS56111221A (en) * | 1980-01-25 | 1981-09-02 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Formation on mask for etching |
| JPS57106029A (en) * | 1980-12-23 | 1982-07-01 | Nippon Telegr & Teleph Corp <Ntt> | Formation of high-heat-resistant, negative type resist pattern |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241332A (ja) * | 1986-04-11 | 1987-10-22 | Rohm Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403151A (en) | Method of forming patterns | |
| JPH04364021A (ja) | 半導体装置の製造方法 | |
| US4377633A (en) | Methods of simultaneous contact and metal lithography patterning | |
| JPS61102035A (ja) | 半導体装置の製造方法 | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| JPS6150377B2 (ja) | ||
| KR0119272B1 (ko) | 광 스텝퍼와 e-빔 사진전사 혼합 공정방법 | |
| JP2506637B2 (ja) | パタ−ン形成方法 | |
| JPH0544169B2 (ja) | ||
| KR20040005483A (ko) | 포토레지스트 패턴 형성 방법 | |
| JP2583988B2 (ja) | 半導体装置の製造方法 | |
| JP3439488B2 (ja) | 半導体装置の製造方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| KR100742090B1 (ko) | 포토레지스트 패턴의 제조방법 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPS6156867B2 (ja) | ||
| JP2551117B2 (ja) | レジストパターン形成方法 | |
| KR970008269B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| JPH02122516A (ja) | 露光方法 | |
| JPS58145125A (ja) | レジスト・マスクの形成方法 | |
| JPH06338452A (ja) | レジストパタ−ンの形成方法 | |
| JPH036566A (ja) | エキシマレーザによるパターン形成方法 | |
| KR960008549B1 (ko) | 이중 포토레지스트 공정에 의한 구조적 정합의 제조방법 | |
| KR970008268B1 (ko) | 감광막의 미세패턴 형성방법 | |
| JPS62113141A (ja) | フオトリソグラフイ法 |