JPS6156867B2 - - Google Patents
Info
- Publication number
- JPS6156867B2 JPS6156867B2 JP55086626A JP8662680A JPS6156867B2 JP S6156867 B2 JPS6156867 B2 JP S6156867B2 JP 55086626 A JP55086626 A JP 55086626A JP 8662680 A JP8662680 A JP 8662680A JP S6156867 B2 JPS6156867 B2 JP S6156867B2
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- ultraviolet light
- pattern
- photoresist film
- solubility
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010894 electron beam technology Methods 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000000609 electron-beam lithography Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
Description
【発明の詳細な説明】
本発明はパターン形成方法に関し、詳しくは、
各種半導体集積回路や磁気バブルメモリ素子など
の微細パターンの形成にとくに有用な、パターン
形成方法に関する。
各種半導体集積回路や磁気バブルメモリ素子など
の微細パターンの形成にとくに有用な、パターン
形成方法に関する。
近年における磁気バブルメモリ素子や各種半導
体集積回路の高密度化や高集積度化にともない、
線幅や間隔が極めて小さい微細パターンを、高い
精度で容易に形成できる方法がますます必要にな
つた。
体集積回路の高密度化や高集積度化にともない、
線幅や間隔が極めて小さい微細パターンを、高い
精度で容易に形成できる方法がますます必要にな
つた。
従来、磁気バブルメモリ素子や半導体集積回路
の各種パターンは、一般に、ホトリソグラフイー
とよばれる方法によつて形成された。
の各種パターンは、一般に、ホトリソグラフイー
とよばれる方法によつて形成された。
しかし、従来のホトリソグラフイーは、通常、
波長がほぼ320〜500nｍの紫外光を使用していた
ため、光の回析や干渉など光の有する固有の特性
による影響を受け、微細パターンを高い精度で形
成することは困難である。このような光の波長に
基因する悪影響を除き、微細パターンを精度よく
形成するために、紫外光よりはるかに波長の短か
い電子線を、紫外光のかわりに用いる、いわゆる
電子線描画法が提案されている。
波長がほぼ320〜500nｍの紫外光を使用していた
ため、光の回析や干渉など光の有する固有の特性
による影響を受け、微細パターンを高い精度で形
成することは困難である。このような光の波長に
基因する悪影響を除き、微細パターンを精度よく
形成するために、紫外光よりはるかに波長の短か
い電子線を、紫外光のかわりに用いる、いわゆる
電子線描画法が提案されている。
電子線の波長は、紫外光の波長よりはるかに短
かいため、干渉や回析による悪影響は無視するこ
とができ、極めて微細なパターンを精度よく形成
することが可能である。
かいため、干渉や回析による悪影響は無視するこ
とができ、極めて微細なパターンを精度よく形成
することが可能である。
しかし、電子線描画法は、直径を細く絞つた電
子線によつて、露光すべき場所を順次走査しなけ
ればならないため、露光に長時間を要し、生産性
が低い、という欠点がある。
子線によつて、露光すべき場所を順次走査しなけ
ればならないため、露光に長時間を要し、生産性
が低い、という欠点がある。
本発明の目的は、従来のパターン形成方法の有
する上記問題を解決し、微細パターンを能率よく
形成することのできるパターン形成方法を提供す
ることである。
する上記問題を解決し、微細パターンを能率よく
形成することのできるパターン形成方法を提供す
ることである。
上記目的を達成するため、本発明は、電子線お
よび紫外光に対するホトレジストの特殊な性質を
利用し、かつ、電子線と紫外光を露光に併用する
ことによつて、微細パターンを高い精度で、しか
も、迅速に形成するものである。
よび紫外光に対するホトレジストの特殊な性質を
利用し、かつ、電子線と紫外光を露光に併用する
ことによつて、微細パターンを高い精度で、しか
も、迅速に形成するものである。
本発明の要旨は、下記工程を含むパターン形成
方法にある。
方法にある。
(1) 被加工層上にポジ型ホトレジスト膜を被着す
る工程。
る工程。
(2) 上記ポジ型ホトレジスト膜の所望領域に電子
線を照射し、引き続き上記ポジ型ホトレジスト
膜の電子線を照射された領域を少なくとも含む
領域に紫外光を照射する工程。
線を照射し、引き続き上記ポジ型ホトレジスト
膜の電子線を照射された領域を少なくとも含む
領域に紫外光を照射する工程。
(3) 上記ポジ型ホトレジスト膜を現像してレジス
トパターンを形成する工程。
トパターンを形成する工程。
(4) 上記レジストパターンをマスクに用い、上記
被加工層の露出された部分をエツチして除去す
る工程。
被加工層の露出された部分をエツチして除去す
る工程。
(5) 上記レジストパターンを除去する工程。
以下、図面を用いて本発明を詳細に説明する。
第１図は、本発明の一実施例を示す工程図であ
る。
る。
まず、第１図ａに示すように、Si基板１の表面
に、真空蒸着法によつてアルミニウム膜２を被加
工層として形成し、さらにその上に、ホトレジス
ト膜３として、AZ1350J（商品名、シツプレイ社
製）を0.8μｍの厚さに塗布した。
に、真空蒸着法によつてアルミニウム膜２を被加
工層として形成し、さらにその上に、ホトレジス
ト膜３として、AZ1350J（商品名、シツプレイ社
製）を0.8μｍの厚さに塗布した。
80℃、20分間プリベークを行なつた後、電子線
描画装置を用い、上記ホトレジスト膜３の所望領
域４を電子線５によつて、第１図ｂ示すように照
射した。この際の電子線照射量は、３×10-5クー
ロン／cm2とした。
描画装置を用い、上記ホトレジスト膜３の所望領
域４を電子線５によつて、第１図ｂ示すように照
射した。この際の電子線照射量は、３×10-5クー
ロン／cm2とした。
第１図ｃに示すように、クロムマスク６を用
い、上記ホトレジスト膜３の所望領域７および電
子線５を照射された領域４に、紫外光８を選択的
に照射した。照射条件は、出力13ｍＷの水銀ラン
プを光源として用い、露光時間は12秒である。
い、上記ホトレジスト膜３の所望領域７および電
子線５を照射された領域４に、紫外光８を選択的
に照射した。照射条件は、出力13ｍＷの水銀ラン
プを光源として用い、露光時間は12秒である。
この紫外線照射により、ホトレジスト膜３のう
ち、紫外線８を照射された領域７の溶解度は増大
するが、非照射領域９の溶解度は、全く増大しな
い。
ち、紫外線８を照射された領域７の溶解度は増大
するが、非照射領域９の溶解度は、全く増大しな
い。
また、先の工程において、電子線５を照射され
た領域４は、電子線照射によつて若干溶解度は増
大するが、その際、感光基が破壊されるため、上
記紫外光照射の工程において、紫外光８を照射さ
れるが、溶解度はそれ以上には増大しない。
た領域４は、電子線照射によつて若干溶解度は増
大するが、その際、感光基が破壊されるため、上
記紫外光照射の工程において、紫外光８を照射さ
れるが、溶解度はそれ以上には増大しない。
紫外光照射によるポジ型ホトレジストの溶解度
の増大は、電子線照射によつて生ずる溶解度の増
大よりもはるかに大きいから、結局、上記電子線
５と紫外光８の照射によつて、溶解度が最も増加
した領域７、溶解度が僅かに増加した領域４およ
び溶解度が全く増加しない領域９が形成される。
の増大は、電子線照射によつて生ずる溶解度の増
大よりもはるかに大きいから、結局、上記電子線
５と紫外光８の照射によつて、溶解度が最も増加
した領域７、溶解度が僅かに増加した領域４およ
び溶解度が全く増加しない領域９が形成される。
したがつて、120℃、20分程度の露光後ベーク
を行なつた後、MF−312デベロツパーもしくは
AFデベロツパー（いずれもAZ1350J用指定現像
液）を用い、液温23℃、現像時間１分という条件
で現像を行なうと、上記のように、紫外光のみに
よつて照射された領域７の溶解度は電子線と紫外
光の両者によつて照射された領域４の溶解度より
はるかに大きいから、第１図ｄに示すように、紫
外光のみの照射を受けた領域７が除去され、全く
照射を受けなかつた領域９および電子線と紫外光
の両者によつて照射された領域４が残り、レジス
トパターンが形成される。
を行なつた後、MF−312デベロツパーもしくは
AFデベロツパー（いずれもAZ1350J用指定現像
液）を用い、液温23℃、現像時間１分という条件
で現像を行なうと、上記のように、紫外光のみに
よつて照射された領域７の溶解度は電子線と紫外
光の両者によつて照射された領域４の溶解度より
はるかに大きいから、第１図ｄに示すように、紫
外光のみの照射を受けた領域７が除去され、全く
照射を受けなかつた領域９および電子線と紫外光
の両者によつて照射された領域４が残り、レジス
トパターンが形成される。
120℃、20分のポストベークを行なつた後、上
記現像によつて形成されたレジストパターンをマ
スクにして、アルミニウム膜２の露出部分を第１
図ｅに示すように除去し、さらに、アルミニウム
膜上のレジストパターンを除去すれば、第１図ｆ
に示すように、アルミニウム膜からなるパターン
１０，１１が形成される。
記現像によつて形成されたレジストパターンをマ
スクにして、アルミニウム膜２の露出部分を第１
図ｅに示すように除去し、さらに、アルミニウム
膜上のレジストパターンを除去すれば、第１図ｆ
に示すように、アルミニウム膜からなるパターン
１０，１１が形成される。
上記説明から明らかなように、パターン１０は
電子線照射によつて形状が規定されパターン１１
は、紫外光照射によつて形状が規定される。
電子線照射によつて形状が規定されパターン１１
は、紫外光照射によつて形状が規定される。
電子線照射によると、微細パターンを極めて高
い精度で形成できるので、上記パターン１０は、
たとえば、配線パターンなど、極めて微細とする
ことが必要なパターンがよい。
い精度で形成できるので、上記パターン１０は、
たとえば、配線パターンなど、極めて微細とする
ことが必要なパターンがよい。
一方、紫外光照射によつて形成されるパターン
は、電子線を用いた場合よりも、形成の精度が低
いので、上記パターン１１としては、たとえば、
スクライブラインやボンデイングパツドなど高い
精度を要求されないものがよい。
は、電子線を用いた場合よりも、形成の精度が低
いので、上記パターン１１としては、たとえば、
スクライブラインやボンデイングパツドなど高い
精度を要求されないものがよい。
磁気バブルメモリ素子や半導体集積回路には、
極めて高い精度が要求される微細パターンと、低
精度でも支障がない、比較的大面積なパターンが
混在する。
極めて高い精度が要求される微細パターンと、低
精度でも支障がない、比較的大面積なパターンが
混在する。
電子線描画法は、極めて高い精度が得られる
が、大面積パターンの形成に用いると、描画に要
する時間が極度に増加してしまう、という問題が
あり、一方、紫外線を用いると、露光は１回でよ
いが、高い精度で微細パターンを形成できない。
が、大面積パターンの形成に用いると、描画に要
する時間が極度に増加してしまう、という問題が
あり、一方、紫外線を用いると、露光は１回でよ
いが、高い精度で微細パターンを形成できない。
したがつて、磁気バブルメモリ素子や半導体集
積回路のすべてのパターンを、電子線描画によつ
て形成しようとすると、高い精度で形成すること
はできるが、所要時間が過大になつて実用にはな
らず、また、紫外光を用いると微細パターンを高
い精度では形成できない。
積回路のすべてのパターンを、電子線描画によつ
て形成しようとすると、高い精度で形成すること
はできるが、所要時間が過大になつて実用にはな
らず、また、紫外光を用いると微細パターンを高
い精度では形成できない。
しかし、本発明によれば、高い精度が要求され
る微細パターンのみを電子線照射によつて形成
し、高い精度は必要ない大面積のパターンは、紫
外光照射によつて形成しているため、所要時間を
過大にすることなしに、所望精度でパターンを形
成することができる。
る微細パターンのみを電子線照射によつて形成
し、高い精度は必要ない大面積のパターンは、紫
外光照射によつて形成しているため、所要時間を
過大にすることなしに、所望精度でパターンを形
成することができる。
本発明は、電子線および紫外光照射にもとづい
て生ずるポジ型ホトレジストの溶解度の増加が著
しく異なること、および、電子線を照射された領
域は、さらに紫外光を照射しても、それ以上に溶
解度が増大しないという知見にもとづいて行なわ
れたものであり、それによつて、上記のように、
所要時間を過度に増大することなしに、所望精度
でパターンを形成することを可能としたものであ
る。
て生ずるポジ型ホトレジストの溶解度の増加が著
しく異なること、および、電子線を照射された領
域は、さらに紫外光を照射しても、それ以上に溶
解度が増大しないという知見にもとづいて行なわ
れたものであり、それによつて、上記のように、
所要時間を過度に増大することなしに、所望精度
でパターンを形成することを可能としたものであ
る。
これは、本発明の、他に類を見ない大きな特徴
である。
である。
本発明において、電子線照射によつて感光基が
破壊されて、以後の紫外光照射によつて溶解度が
それ以上増大しないようにすることが必要であ
る。
破壊されて、以後の紫外光照射によつて溶解度が
それ以上増大しないようにすることが必要であ
る。
感光基を破壊して、本発明の目的を支障な達成
するためには、照射される電子線強度がほぼ１×
10-6クーロン／cm2以上であることが必要である。
電子線強度がこれより低いと、感光基の破壊が不
十分で、紫外光照射によつて溶解度が増大し、現
像の際に溶解して除去されてしまう。
するためには、照射される電子線強度がほぼ１×
10-6クーロン／cm2以上であることが必要である。
電子線強度がこれより低いと、感光基の破壊が不
十分で、紫外光照射によつて溶解度が増大し、現
像の際に溶解して除去されてしまう。
しかし、ほぼ１×10-4クーロン／cm2以上である
と、微細パターンの形成が困難になるので、電子
線強度はほぼ１×10-6〜×10-4クーロン／cm2の範
囲内にあることが必要である。
と、微細パターンの形成が困難になるので、電子
線強度はほぼ１×10-6〜×10-4クーロン／cm2の範
囲内にあることが必要である。
紫外光は、ポジ型ホトレジストの露光に通常用
いられる条件でよく、たとえば、出力13ｍＷの水
銀ランプを光源として用いて、８秒間以上照射す
れば、好ましい結果が得られる。
いられる条件でよく、たとえば、出力13ｍＷの水
銀ランプを光源として用いて、８秒間以上照射す
れば、好ましい結果が得られる。
上記実施例では、ホトレジストとしてAZ1350J
を用いたが、たとえば、AZ2400など、シツプレ
イ社から市販されているAZ系ホトレジストを、
同様に用い得ることはいうまでもない。
を用いたが、たとえば、AZ2400など、シツプレ
イ社から市販されているAZ系ホトレジストを、
同様に用い得ることはいうまでもない。
また、AZ系ホトレジストのみではなく、他の
ポジ型ホトレジストを用いても、本発明は支障な
く実施することができる。これらのポジ型ホトレ
ジストの現像は、各ホトレジストに対する指定現
像液を指定条件で使用して行なえばよく、たとえ
ば、上記AZ系ホトレジストに対しては、MF−
312デベロツパー、AZデベロツパーあるいは2401
デベロツパーなどを、ホトレジストの種類や照射
条件によつて選択し、たとえば、23℃、１分な
ど、指定現像条件によつて処理すればよい。
ポジ型ホトレジストを用いても、本発明は支障な
く実施することができる。これらのポジ型ホトレ
ジストの現像は、各ホトレジストに対する指定現
像液を指定条件で使用して行なえばよく、たとえ
ば、上記AZ系ホトレジストに対しては、MF−
312デベロツパー、AZデベロツパーあるいは2401
デベロツパーなどを、ホトレジストの種類や照射
条件によつて選択し、たとえば、23℃、１分な
ど、指定現像条件によつて処理すればよい。
電子線照射に先だつて行なわれるプリベーク
は、ホトリソグラフイーにおける慣用手段であつ
て、溶媒を除去して接着性を増大させるなどの点
で有効である。プリベークの温度はほぼ60〜90
℃、時間は、20〜30分程度が適当である。
は、ホトリソグラフイーにおける慣用手段であつ
て、溶媒を除去して接着性を増大させるなどの点
で有効である。プリベークの温度はほぼ60〜90
℃、時間は、20〜30分程度が適当である。
紫外光露光後、現像前に行なわれるベーク（露
光後ベーク）は、本発明において極めて有効であ
る。ベークの温度は、100〜140℃であることが好
ましい。
光後ベーク）は、本発明において極めて有効であ
る。ベークの温度は、100〜140℃であることが好
ましい。
ベークの温度が100℃以下であると、被加工層
との接着性向上の果が少なく、140℃以上である
と、ポリマーの熱架橋反応が進行して、全ホトレ
ジスト膜の溶解度が著るしく低下し、現像ができ
なくなる。最も好ましい温度範囲は、ほぼ120〜
130℃である。
との接着性向上の果が少なく、140℃以上である
と、ポリマーの熱架橋反応が進行して、全ホトレ
ジスト膜の溶解度が著るしく低下し、現像ができ
なくなる。最も好ましい温度範囲は、ほぼ120〜
130℃である。
現像後に行なわれるベーク（ボストベーク）
は、不可欠な工程ではないが現像によつて得られ
たレジストパターンをマスクにして被加工層をエ
ツチする際のエツチングに対する耐性を増大させ
るために行なわれるものであつて、好ましい温度
範囲は、ほぼ90〜100℃である。
は、不可欠な工程ではないが現像によつて得られ
たレジストパターンをマスクにして被加工層をエ
ツチする際のエツチングに対する耐性を増大させ
るために行なわれるものであつて、好ましい温度
範囲は、ほぼ90〜100℃である。
被加工層のエツチングは、各種エツチ液を使用
する通常の湿式エツチングでもよいが、反応性ス
パツタエツチングなど、乾式エツチングを用いる
ことにより、極めて高い精度が得られる。本発明
において、線幅0.5μｍの微細パターンを形成す
るのは容易であり、電子線のビーム径を細くしぼ
ることにより、0.2〜0.3μｍ程度のパターンを形
成することもできる。
する通常の湿式エツチングでもよいが、反応性ス
パツタエツチングなど、乾式エツチングを用いる
ことにより、極めて高い精度が得られる。本発明
において、線幅0.5μｍの微細パターンを形成す
るのは容易であり、電子線のビーム径を細くしぼ
ることにより、0.2〜0.3μｍ程度のパターンを形
成することもできる。
以上説明したように、本発明によれば、高精度
が要求される微細パターンと、比較的低精度でも
よいパターンを、所望精度で迅速に形成すること
が可能であり、そのようなパターンが混在する磁
気バブルメモリ素子や半導体集積回路の製造に極
めて有用である。
が要求される微細パターンと、比較的低精度でも
よいパターンを、所望精度で迅速に形成すること
が可能であり、そのようなパターンが混在する磁
気バブルメモリ素子や半導体集積回路の製造に極
めて有用である。
第１図は本発明の一実施例を示す工程図であ
る。 １……基板、２……被加工層、３……ポジ型ホ
トレジスト膜、５……電子線、８……紫外光。
る。 １……基板、２……被加工層、３……ポジ型ホ
トレジスト膜、５……電子線、８……紫外光。
Claims (1)
- 【特許請求の範囲】 １ 下記工程を含むパターン形成方法。 (1) 被加工層上にポジ型ホトレジスト膜を被着す
る工程。 (2) 上記ポジ型ホトレジスト膜の所望領域に電子
線を照射し、引き続き上記ポジ型ホトレジスト
膜の電子線を照射された領域を少なくとも含む
領域に紫外光を照射する工程。 (3) 上記ポジ型ホトレジスト膜を現像してレジス
トパターンを形成する工程。 (4) 上記レジストパターンをマスクに用い、上記
被加工層の露出された部分をエツチして除去す
る工程。 (5) 上記レジストパターンを除去する工程。 ２ 上記電子線の強度は１×10-6〜１×10-4クー
ロン／cm2である特許請求の範囲第１項記載のパタ
ーン形成方法。 ３ 上記紫外光露光後、上記現像に先だつて、上
記ポジ型ホトレジスト膜は、100〜140℃に加熱さ
れる特許請求の範囲第１項もしくは第２項記載の
パターン形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8662680A JPS5712522A (en) | 1980-06-27 | 1980-06-27 | Forming method of pattern |
| EP81301422A EP0037708B1 (en) | 1980-04-02 | 1981-04-01 | Method of forming patterns |
| DE8181301422T DE3175019D1 (en) | 1980-04-02 | 1981-04-01 | Method of forming patterns |
| US06/250,217 US4403151A (en) | 1980-04-02 | 1981-04-02 | Method of forming patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8662680A JPS5712522A (en) | 1980-06-27 | 1980-06-27 | Forming method of pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5712522A JPS5712522A (en) | 1982-01-22 |
| JPS6156867B2 true JPS6156867B2 (ja) | 1986-12-04 |
Family
ID=13892228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8662680A Granted JPS5712522A (en) | 1980-04-02 | 1980-06-27 | Forming method of pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5712522A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194042U (ja) * | 1987-12-15 | 1989-06-21 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59141230A (ja) * | 1983-02-02 | 1984-08-13 | Mitsubishi Electric Corp | パタ−ン形成方法 |
| JP4162756B2 (ja) * | 1998-05-20 | 2008-10-08 | 富士通株式会社 | 膜のパターニング方法 |
-
1980
- 1980-06-27 JP JP8662680A patent/JPS5712522A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0194042U (ja) * | 1987-12-15 | 1989-06-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5712522A (en) | 1982-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4568631A (en) | Process for delineating photoresist lines at pattern edges only using image reversal composition with diazoquinone | |
| US4403151A (en) | Method of forming patterns | |
| JPS6323657B2 (ja) | ||
| JPH07261393A (ja) | ネガ型レジスト組成物 | |
| JP2000315647A (ja) | レジストパターン形成方法 | |
| JPS6156867B2 (ja) | ||
| JPS6150377B2 (ja) | ||
| JP2603935B2 (ja) | レジストパターン形成方法 | |
| JP3592805B2 (ja) | フォトレジストパターン形成方法 | |
| JPH0544169B2 (ja) | ||
| JPH06110214A (ja) | レジストパターンの形成方法 | |
| JPH0334053B2 (ja) | ||
| JPH085812A (ja) | λ／４シフト回折格子の製造方法 | |
| JPH0385544A (ja) | レジストパターン形成方法 | |
| JP3061037B2 (ja) | レジストパターンの形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH0562894A (ja) | 微細パターン形成方法 | |
| JP3185933B2 (ja) | 加工用レジスト層形成法 | |
| JP2682430B2 (ja) | 半導体装置の製造方法 | |
| JPH02262155A (ja) | レジストパターンの形成方法 | |
| JPH0774081A (ja) | レジストパターン形成方法 | |
| JPH07263314A (ja) | レジストパターン形成方法 | |
| JP2001185473A (ja) | レジストパターンの形成方法 | |
| JPH0229657A (ja) | 半導体装置の製造方法 | |
| JPS58200534A (ja) | パタ−ン形成方法 |