JP3061037B2 - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP3061037B2 JP3061037B2 JP10280684A JP28068498A JP3061037B2 JP 3061037 B2 JP3061037 B2 JP 3061037B2 JP 10280684 A JP10280684 A JP 10280684A JP 28068498 A JP28068498 A JP 28068498A JP 3061037 B2 JP3061037 B2 JP 3061037B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- region
- exposure
- resist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造に
利用されるレジストパターンの形成方法に関し、特にレ
ジスト表面を選択的にシリル化してレジストのパターン
形成を行う方法の改良に関する。
利用されるレジストパターンの形成方法に関し、特にレ
ジスト表面を選択的にシリル化してレジストのパターン
形成を行う方法の改良に関する。
【０００２】
【従来の技術】半導体装置の製造工程では、半導体基板
の表面に対して選択的に不純物を導入し、あるいは選択
的にエッチングを行う工程が不可欠であり、その際に半
導体基板を選択的に露呈するためにレジストを所要のパ
ターンに形成することが必要とされる。従来、このレジ
ストパターンを形成する技術として、レジストを選択的
にシリル化し、このシリル化した領域をマスクとした選
択エッチングによってレジストをパターン形成する技術
が提案されている。例えば、この種の技術として、特開
平３−６５６６号公報、特開平５−３０３２１０号公
報、特開平５−３０４０８６号公報、特開平１０−１６
３０８４号公報等に記載の技術が挙げられる。これらの
従来技術のうち、特開平５−３０３２１０号公報に記載
の技術を簡単に説明する。
の表面に対して選択的に不純物を導入し、あるいは選択
的にエッチングを行う工程が不可欠であり、その際に半
導体基板を選択的に露呈するためにレジストを所要のパ
ターンに形成することが必要とされる。従来、このレジ
ストパターンを形成する技術として、レジストを選択的
にシリル化し、このシリル化した領域をマスクとした選
択エッチングによってレジストをパターン形成する技術
が提案されている。例えば、この種の技術として、特開
平３−６５６６号公報、特開平５−３０３２１０号公
報、特開平５−３０４０８６号公報、特開平１０−１６
３０８４号公報等に記載の技術が挙げられる。これらの
従来技術のうち、特開平５−３０３２１０号公報に記載
の技術を簡単に説明する。
【０００３】図３は当該公報に記載の技術の概略を示す
工程断面図であり、図３（ａ）のように、半導体基板等
の基板２０１上にレジストを塗布してレジスト膜２０２
を形成した後、所望のパターンに形成したフォトマスク
２０３を用いて前記レジスト膜に当該パターンを露光す
る。しかる上で、図３（ｂ）のように、前記フォトマス
クを外した上でレジスト膜の全面に前記パターン露光光
よりも低エネルギで遠紫外光２０４を照射する。そし
て、図３（ｃ）のように、前記パターン露光光が露光さ
れた領域２０５のレジスト膜の表面を選択的にシリル化
し、このシリル化した領域をマスクとしてレジスト膜２
０２をドライエッチングにより現像することで、図３
（ｄ）のように、シリル化していない領域のレジストが
除去され、前記所望のパターンのレジストパターン２０
６を形成している。この従来の技術では、レジスト膜２
０２に対してパターン露光を起こった後に、全面に遠紫
外光２０４を照射することで、パターン露光によるレジ
スト膜２０２の未露光部２０７を架橋し、この架橋され
た未露光領域２０７でのシリル化の反応を防止し、シリ
ル化領域２０５がレジスト膜２０２の横方向に広がるこ
とを抑制して高精度のパターン形成を実現しようとする
ものである。
工程断面図であり、図３（ａ）のように、半導体基板等
の基板２０１上にレジストを塗布してレジスト膜２０２
を形成した後、所望のパターンに形成したフォトマスク
２０３を用いて前記レジスト膜に当該パターンを露光す
る。しかる上で、図３（ｂ）のように、前記フォトマス
クを外した上でレジスト膜の全面に前記パターン露光光
よりも低エネルギで遠紫外光２０４を照射する。そし
て、図３（ｃ）のように、前記パターン露光光が露光さ
れた領域２０５のレジスト膜の表面を選択的にシリル化
し、このシリル化した領域をマスクとしてレジスト膜２
０２をドライエッチングにより現像することで、図３
（ｄ）のように、シリル化していない領域のレジストが
除去され、前記所望のパターンのレジストパターン２０
６を形成している。この従来の技術では、レジスト膜２
０２に対してパターン露光を起こった後に、全面に遠紫
外光２０４を照射することで、パターン露光によるレジ
スト膜２０２の未露光部２０７を架橋し、この架橋され
た未露光領域２０７でのシリル化の反応を防止し、シリ
ル化領域２０５がレジスト膜２０２の横方向に広がるこ
とを抑制して高精度のパターン形成を実現しようとする
ものである。
【０００４】
【発明が解決しようとする課題】この従来の技術では、
レジスト膜２０２に対する遠紫外光２０４の照射は、パ
ターン露光での未露光領域を架橋するために行っている
が、この架橋反応がパターン露光領域にまで影響をおよ
ぼすことを防止するために、遠紫外光のエネルギはパタ
ーン露光のエネルギよりも低くしている。このため、遠
紫外光がレジスト膜の厚み方向に深く進入されず、レジ
スト膜２０２の未露光領域の表面部２０７のみが架橋さ
れることになる。そのため、その後のシリル化の工程に
おいて、シリル化反応を進行させ、シリル化がレジスト
膜の深さ方向に進行したときに、図３（ｃ）に矢印で示
すように、架橋されたレジストの架橋領域２０７の表面
部よりも深い領域においてシリル化が横方向に進行して
しまい、結果としてシリル化領域２０５が未露光領域に
まで進入し、横方向の寸法が拡大され、形成するレジス
トパターンの寸法精度を低下するおそれがある。
レジスト膜２０２に対する遠紫外光２０４の照射は、パ
ターン露光での未露光領域を架橋するために行っている
が、この架橋反応がパターン露光領域にまで影響をおよ
ぼすことを防止するために、遠紫外光のエネルギはパタ
ーン露光のエネルギよりも低くしている。このため、遠
紫外光がレジスト膜の厚み方向に深く進入されず、レジ
スト膜２０２の未露光領域の表面部２０７のみが架橋さ
れることになる。そのため、その後のシリル化の工程に
おいて、シリル化反応を進行させ、シリル化がレジスト
膜の深さ方向に進行したときに、図３（ｃ）に矢印で示
すように、架橋されたレジストの架橋領域２０７の表面
部よりも深い領域においてシリル化が横方向に進行して
しまい、結果としてシリル化領域２０５が未露光領域に
まで進入し、横方向の寸法が拡大され、形成するレジス
トパターンの寸法精度を低下するおそれがある。
【０００５】本発明の目的は、シリル化がレジスト膜の
横方向に進行してシリル化領域が拡大することを防止
し、高精度のパターン形成を可能にしたレジストパター
ンの形成方法を提供するものである。
横方向に進行してシリル化領域が拡大することを防止
し、高精度のパターン形成を可能にしたレジストパター
ンの形成方法を提供するものである。
【０００６】
【課題を解決するための手段】本発明は、基板上に形成
したレジスト膜に対し、所要のパターンの露光を行い、
かつ前記レジスト膜を選択的にシリル化し、前記シリル
化領域をマスクにして前記レジスト膜を選択的にエッチ
ングする工程を含むレジストパターンの形成方法におい
て、前記パターンの露光を行う前に、前記レジスト膜の
全面に前記レジスト膜に対する光透過率の低い露光光で
の第１の露光と、前記レジスト膜の前記露光されない領
域を架橋するためのベーク処理を行い、前記レジスト膜
の表面部以外の領域を架橋させる工程を含むことを特徴
とする。
したレジスト膜に対し、所要のパターンの露光を行い、
かつ前記レジスト膜を選択的にシリル化し、前記シリル
化領域をマスクにして前記レジスト膜を選択的にエッチ
ングする工程を含むレジストパターンの形成方法におい
て、前記パターンの露光を行う前に、前記レジスト膜の
全面に前記レジスト膜に対する光透過率の低い露光光で
の第１の露光と、前記レジスト膜の前記露光されない領
域を架橋するためのベーク処理を行い、前記レジスト膜
の表面部以外の領域を架橋させる工程を含むことを特徴
とする。
【０００７】本発明のレジストパターンの形成方法の好
ましい形態としては、基板上にレジストを塗布してレジ
スト膜を形成する工程と、前記レジスト膜の全面に前記
レジスト膜に対する光透過率の低い露光光での第１の露
光を行ない前記レジスト膜の表面領域を露光する工程
と、前記レジスト膜をベーク処理し前記第１の露光領域
を除く前記レジスト膜の表面領域以外の厚さ領域を架橋
する工程と、前記レジスト膜に対して所要のパターンの
第２の露光を行ない前記レジスト膜の表面領域を選択的
に露光して当該露光領域を架橋する工程と、前記レジス
ト膜の表面に対してシリル化処理を行ない前記第２の露
光の未露光領域をシリル化する工程と、前記レジスト膜
をドライエッチングにより現像し、前記シリル化されな
い領域のレジスト膜を選択的に除去する工程とを含むこ
とを特徴とする。ここで、前記第１の露光はＫｒＦエキ
シマレーザー光を用い、前記第２の露光はＡｒＦエキシ
マレーザー光が用いられる。また、前記レジスト膜の現
像工程は、酸素プラズマを用いたドライエッチング法が
用いられる。
ましい形態としては、基板上にレジストを塗布してレジ
スト膜を形成する工程と、前記レジスト膜の全面に前記
レジスト膜に対する光透過率の低い露光光での第１の露
光を行ない前記レジスト膜の表面領域を露光する工程
と、前記レジスト膜をベーク処理し前記第１の露光領域
を除く前記レジスト膜の表面領域以外の厚さ領域を架橋
する工程と、前記レジスト膜に対して所要のパターンの
第２の露光を行ない前記レジスト膜の表面領域を選択的
に露光して当該露光領域を架橋する工程と、前記レジス
ト膜の表面に対してシリル化処理を行ない前記第２の露
光の未露光領域をシリル化する工程と、前記レジスト膜
をドライエッチングにより現像し、前記シリル化されな
い領域のレジスト膜を選択的に除去する工程とを含むこ
とを特徴とする。ここで、前記第１の露光はＫｒＦエキ
シマレーザー光を用い、前記第２の露光はＡｒＦエキシ
マレーザー光が用いられる。また、前記レジスト膜の現
像工程は、酸素プラズマを用いたドライエッチング法が
用いられる。
【０００８】本発明のレジストパターン形成方法では、
第１の露光によりレジスト表面以外の部分を架橋させた
後、第２の露光によりパターンを露光することによって
レジスト表面の未露光領域を架橋し、しかる後にシリル
化処理を行うことにより、シリル化がレジストの深さ方
向及び横方向にまで拡大することが防止でき、高精度の
パターン露光によるレジストパターン形成が可能とな
る。
第１の露光によりレジスト表面以外の部分を架橋させた
後、第２の露光によりパターンを露光することによって
レジスト表面の未露光領域を架橋し、しかる後にシリル
化処理を行うことにより、シリル化がレジストの深さ方
向及び横方向にまで拡大することが防止でき、高精度の
パターン露光によるレジストパターン形成が可能とな
る。
【０００９】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１及び図２は本発明の形成方法を
工程順に示す断面図である。先ず、図１（ａ）のよう
に、基板、ここでは半導体基板１０１の表面にｉ線レジ
ストを所要の厚さ、例えば１．５μｍ程度に塗布してレ
ジスト膜１０２を形成する。次いで、図１（ｂ）のよう
に、前記レジスト膜の全面に、ＫｒＦエキシマレーザー
露光機でＫｒＦエキシマレーザー光１０３を露光する。
次に、１８０℃、２分間のベークを行う。前記ＫｒＦエ
キシマレーザー光１０３の全面露光とベークによって、
図１（ｃ）に示すように、前記レジスト膜１０２の表面
以外の部分１０４が架橋する。これは、ＫｒＦエキシマ
レーザー光の波長（２４８ｎｍ）におけるｉ線レジスト
の透過率が低いため、レジスト膜１０２の表面のみ露光
され、レジスト膜１０２の厚み方向に深い領域１０４は
露光されることがなく、この未露光の領域１０４で架橋
反応が生じるためである。
参照して説明する。図１及び図２は本発明の形成方法を
工程順に示す断面図である。先ず、図１（ａ）のよう
に、基板、ここでは半導体基板１０１の表面にｉ線レジ
ストを所要の厚さ、例えば１．５μｍ程度に塗布してレ
ジスト膜１０２を形成する。次いで、図１（ｂ）のよう
に、前記レジスト膜の全面に、ＫｒＦエキシマレーザー
露光機でＫｒＦエキシマレーザー光１０３を露光する。
次に、１８０℃、２分間のベークを行う。前記ＫｒＦエ
キシマレーザー光１０３の全面露光とベークによって、
図１（ｃ）に示すように、前記レジスト膜１０２の表面
以外の部分１０４が架橋する。これは、ＫｒＦエキシマ
レーザー光の波長（２４８ｎｍ）におけるｉ線レジスト
の透過率が低いため、レジスト膜１０２の表面のみ露光
され、レジスト膜１０２の厚み方向に深い領域１０４は
露光されることがなく、この未露光の領域１０４で架橋
反応が生じるためである。
【００１０】次いで、図２（ａ）のように、所望のフォ
トマスク１０５を用いて前記レジスト膜１０２の表面
に、ＡｒＦエキシマレーザー露光機を用いてＡｒＦエキ
シマレーザー光１０６で前記フォトマスク１０５のマス
クパターンをパターン露光する。これにより、図２
（ｂ）に示すように、ＡｒＦエキシマレーザー光はパタ
ーン露光領域１０７のレジスト膜１０２の表面を架橋さ
せる。これはＡｒＦエキシマレーザー光は波長（１９３
ｎｍ）が短いため、ＡｒＦエキシマレーザー光１０６が
露光されたレジスト中のポリマーが架橋反応を起こすた
めである。しかる上で、図２（ｃ）のように、ヘキサメ
チルジシラザン（ＨＭＤＳ）雰囲気で２００℃、５分間
熱処理することによって、レジスト膜１０２の表面の、
架橋されていない領域１０８がシリル化される。このシ
リル化は、ＨＭＤＳとレジストポリマー中のＯＨ基との
結合反応を利用したもので、この反応自体は前記した各
公報に記載されているものと同じである。最後に、酸素
プラズマを用いたドライエッチング法によって前記レジ
スト膜１０２を現像することにより、前記シリル化領域
１０８はエッチングが進行せず、シリル化が行われてい
ない架橋されている領域１０７とその直下の領域がエッ
チングされ、結果として図２（ｄ）のように、シリル化
領域１０８がマスクとなったレジストパターン１０９が
形成される。このレジストパターン１０９は、前記フォ
トマスク１０５のネガパターンとして形成される。
トマスク１０５を用いて前記レジスト膜１０２の表面
に、ＡｒＦエキシマレーザー露光機を用いてＡｒＦエキ
シマレーザー光１０６で前記フォトマスク１０５のマス
クパターンをパターン露光する。これにより、図２
（ｂ）に示すように、ＡｒＦエキシマレーザー光はパタ
ーン露光領域１０７のレジスト膜１０２の表面を架橋さ
せる。これはＡｒＦエキシマレーザー光は波長（１９３
ｎｍ）が短いため、ＡｒＦエキシマレーザー光１０６が
露光されたレジスト中のポリマーが架橋反応を起こすた
めである。しかる上で、図２（ｃ）のように、ヘキサメ
チルジシラザン（ＨＭＤＳ）雰囲気で２００℃、５分間
熱処理することによって、レジスト膜１０２の表面の、
架橋されていない領域１０８がシリル化される。このシ
リル化は、ＨＭＤＳとレジストポリマー中のＯＨ基との
結合反応を利用したもので、この反応自体は前記した各
公報に記載されているものと同じである。最後に、酸素
プラズマを用いたドライエッチング法によって前記レジ
スト膜１０２を現像することにより、前記シリル化領域
１０８はエッチングが進行せず、シリル化が行われてい
ない架橋されている領域１０７とその直下の領域がエッ
チングされ、結果として図２（ｄ）のように、シリル化
領域１０８がマスクとなったレジストパターン１０９が
形成される。このレジストパターン１０９は、前記フォ
トマスク１０５のネガパターンとして形成される。
【００１１】このように、本発明では、先にレジスト膜
１０２の全面にＫｒＦエキシマレーザー光１０３を照射
し、かつベーク処理することで、レジスト膜１０２の表
面部以外の領域１０４を架橋する。この処理により、レ
ジスト膜１０２はその全厚み１．５μｍのうち、表面部
の０．数μｍの厚み領域のみが以降の工程において実質
的なレジスト膜として有効となる。その上でレジスト膜
１０２にＡｒＦエキシマレーザー光１０６を用いてパタ
ーン露光を行うことにより、レジスト膜１０２は実質的
なレジストとして有効な表面部の薄い膜厚部分において
パターンの露光部１０７が架橋されるため、この処理の
後はパターン露光されない領域の、しかもレジスト膜１
０２の表面部の薄い膜厚部分のみが架橋されない領域と
して残されることになる。そして、レジスト膜１０２に
対してシリル化を実行することにより、前記したレジス
ト膜１０２の表面部の薄い膜厚部分のパターン未露光部
１０８のみがシリル化されることになる。このとき、パ
ターン露光部の周囲、及びそれよりも深い領域１０７，
１０４は全て架橋されているため、シリル化される領域
１０８が前記パターン未露光部の横方向及び深さ方向に
進行することはない。したがって、その後のレシスト膜
１０２に対する現像により、レジスト膜１０２はシリル
化された領域１０８、すなわちフォトマスク１０５によ
るパターン露光領域のみがエッチングされずに残され、
このパターン露光領域をマスクとしたエッチングが行わ
れ、高精度のレジストパターンが形成されることにな
る。
１０２の全面にＫｒＦエキシマレーザー光１０３を照射
し、かつベーク処理することで、レジスト膜１０２の表
面部以外の領域１０４を架橋する。この処理により、レ
ジスト膜１０２はその全厚み１．５μｍのうち、表面部
の０．数μｍの厚み領域のみが以降の工程において実質
的なレジスト膜として有効となる。その上でレジスト膜
１０２にＡｒＦエキシマレーザー光１０６を用いてパタ
ーン露光を行うことにより、レジスト膜１０２は実質的
なレジストとして有効な表面部の薄い膜厚部分において
パターンの露光部１０７が架橋されるため、この処理の
後はパターン露光されない領域の、しかもレジスト膜１
０２の表面部の薄い膜厚部分のみが架橋されない領域と
して残されることになる。そして、レジスト膜１０２に
対してシリル化を実行することにより、前記したレジス
ト膜１０２の表面部の薄い膜厚部分のパターン未露光部
１０８のみがシリル化されることになる。このとき、パ
ターン露光部の周囲、及びそれよりも深い領域１０７，
１０４は全て架橋されているため、シリル化される領域
１０８が前記パターン未露光部の横方向及び深さ方向に
進行することはない。したがって、その後のレシスト膜
１０２に対する現像により、レジスト膜１０２はシリル
化された領域１０８、すなわちフォトマスク１０５によ
るパターン露光領域のみがエッチングされずに残され、
このパターン露光領域をマスクとしたエッチングが行わ
れ、高精度のレジストパターンが形成されることにな
る。
【００１２】ここで、本発明においては、レジスト膜の
全面に照射する第１の露光光は、レジスト膜の表面部の
薄い領域のみを露光してベーク工程による架橋を生じさ
せないためのものであり、したがってレジスト膜の表面
部のみに露光を実現するものであれば前記した実施形態
のような波長２４８ｎｍのＫｒＦエキシマレーザー光に
限定されるものではない。また、レジスト膜に対してパ
ターン露光する第２の露光光は、レジスト膜に露光した
領域を架橋するものであり、したがって露光領域を架橋
するものであれば前記した実施形態のような１９３ｎｍ
のＡｒＦエキシマレーザー光に限定されるものではな
い。
全面に照射する第１の露光光は、レジスト膜の表面部の
薄い領域のみを露光してベーク工程による架橋を生じさ
せないためのものであり、したがってレジスト膜の表面
部のみに露光を実現するものであれば前記した実施形態
のような波長２４８ｎｍのＫｒＦエキシマレーザー光に
限定されるものではない。また、レジスト膜に対してパ
ターン露光する第２の露光光は、レジスト膜に露光した
領域を架橋するものであり、したがって露光領域を架橋
するものであれば前記した実施形態のような１９３ｎｍ
のＡｒＦエキシマレーザー光に限定されるものではな
い。
【００１３】
【発明の効果】以上説明したように本発明は、レジスト
膜に対して光透過率の低い露光光を用いての第１の露光
と、露光されない領域を架橋するためのベーク処理によ
りレジスト表面以外の部分を架橋させた後、所要のパタ
ーンの露光を行うことによってレジスト表面の未露光領
域を架橋し、しかる後にシリル化処理を行うことによ
り、シリル化がレジストの深さ方向及び横方向にまで拡
大することが防止でき、レジスト形状を改善し、高解像
度化、および焦点深度を拡大することができる。
膜に対して光透過率の低い露光光を用いての第１の露光
と、露光されない領域を架橋するためのベーク処理によ
りレジスト表面以外の部分を架橋させた後、所要のパタ
ーンの露光を行うことによってレジスト表面の未露光領
域を架橋し、しかる後にシリル化処理を行うことによ
り、シリル化がレジストの深さ方向及び横方向にまで拡
大することが防止でき、レジスト形状を改善し、高解像
度化、および焦点深度を拡大することができる。
【図１】本発明のパターン形成方法の製造工程断面図の
その１である。
その１である。
【図２】本発明のパターン形成方法の製造工程断面巣の
その２である。
その２である。
【図３】従来のパターン形成方法の一例の製造工程断面
図である。
図である。
１０１ 半導体基板 １０２ レジスト膜 １０３ ＫｒＦエキシマレーザー光 １０４ 架橋領域 １０５ フォトマスク １０６ ＡｒＦエキシマレーザー光 １０７ 架橋領域 １０８ シリル化領域 １０９ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５６６ (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 7/00 - 7/42 H01L 21/027
Claims (4)
- 【請求項１】 基板上に形成したレジスト膜に対し、所
要のパターンの露光を行い、かつ前記レジスト膜を選択
的にシリル化し、前記シリル化領域をマスクにして前記
レジスト膜を選択的にエッチングする工程を含むレジス
トパターンの形成方法において、前記パターンの露光を
行う前に、前記レジスト膜の全面に前記レジスト膜に対
する光透過率の低い露光光での第１の露光と、前記レジ
スト膜の前記露光されない領域を架橋するためのベーク
処理を行い、前記レジスト膜の表面部以外の領域を架橋
させる工程を含むことを特徴とするレジストパターンの
形成方法。 - 【請求項２】 基板上にレジストを塗布してレジスト膜
を形成する工程と、前記レジスト膜の全面に前記レジス
ト膜に対する光透過率の低い露光光での第１の露光を行
ない前記レジスト膜の表面領域を露光する工程と、前記
レジスト膜をベーク処理し前記第１の露光領域を除く前
記レジスト膜の表面領域以外の厚さ領域を架橋する工程
と、前記レジスト膜に対して所要のパターンの第２の露
光を行ない前記レジスト膜の表面領域を選択的に露光し
て当該露光領域を架橋する工程と、前記レジスト膜の表
面に対してシリル化処理を行ない前記第２の露光の未露
光領域をシリル化する工程と、前記レジスト膜をドライ
エッチングにより現像し、前記シリル化されない領域の
レジスト膜を選択的に除去する工程とを含むことを特徴
とするレジストパターンの形成方法。 - 【請求項３】 前記第１の露光はＫｒＦエキシマレーザ
ー光を用い、前記第２の露光はＡｒＦエキシマレーザー
光を用いる請求項２に記載のレジストパターンの形成方
法。 - 【請求項４】 前記レジスト膜の現像工程は、酸素プラ
ズマを用いたドライエッチング法である請求項２または
３に記載のレジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10280684A JP3061037B2 (ja) | 1998-10-02 | 1998-10-02 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10280684A JP3061037B2 (ja) | 1998-10-02 | 1998-10-02 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000112149A JP2000112149A (ja) | 2000-04-21 |
| JP3061037B2 true JP3061037B2 (ja) | 2000-07-10 |
Family
ID=17628506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10280684A Expired - Lifetime JP3061037B2 (ja) | 1998-10-02 | 1998-10-02 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3061037B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100635506B1 (ko) | 2005-11-23 | 2006-10-18 | 삼성에스디아이 주식회사 | 레지스트의 패턴형성방법 |
-
1998
- 1998-10-02 JP JP10280684A patent/JP3061037B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000112149A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403151A (en) | Method of forming patterns | |
| JPH05281752A (ja) | 集束イオンビームによる加工方法 | |
| JP3660258B2 (ja) | 微細レジストパターンおよび微細パターンの形成方法並びに半導体装置の製造方法 | |
| US4321317A (en) | High resolution lithography system for microelectronic fabrication | |
| JP3077648B2 (ja) | 化学増幅系レジストのパターン形成方法 | |
| JP3061037B2 (ja) | レジストパターンの形成方法 | |
| JP3592805B2 (ja) | フォトレジストパターン形成方法 | |
| JP2001326153A (ja) | レジストパターンの形成方法 | |
| JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
| JPH04176123A (ja) | 半導体装置の製造方法 | |
| JPH02262319A (ja) | パターン形成方法 | |
| KR100261162B1 (ko) | 반도체소자의 패터닝 방법 | |
| KR920005636B1 (ko) | 포토레지스트패턴 형성방법 | |
| JPS6156867B2 (ja) | ||
| KR100244765B1 (ko) | 반도체 소자의 미세 패턴 방법 | |
| KR100219399B1 (ko) | 반도체용 포토마스크제조방법 | |
| JPH0774081A (ja) | レジストパターン形成方法 | |
| JPH0715870B2 (ja) | パターン形成方法 | |
| JP4267298B2 (ja) | 半導体素子の製造方法 | |
| JPH01107528A (ja) | パターン形成方法 | |
| JPH036566A (ja) | エキシマレーザによるパターン形成方法 | |
| JP2000091309A (ja) | 半導体パターン形成装置及び半導体パターン形成方法 | |
| JP3185933B2 (ja) | 加工用レジスト層形成法 | |
| JPS588131B2 (ja) | 半導体装置の製造方法 | |
| JPH03154330A (ja) | 半導体装置の製造方法 |