KR100261162B1 - 반도체소자의 패터닝 방법 - Google Patents

반도체소자의 패터닝 방법 Download PDF

Info

Publication number
KR100261162B1
KR100261162B1 KR1019970079130A KR19970079130A KR100261162B1 KR 100261162 B1 KR100261162 B1 KR 100261162B1 KR 1019970079130 A KR1019970079130 A KR 1019970079130A KR 19970079130 A KR19970079130 A KR 19970079130A KR 100261162 B1 KR100261162 B1 KR 100261162B1
Authority
KR
South Korea
Prior art keywords
photoresist
exposed
film
photosensitive film
photoresist film
Prior art date
Application number
KR1019970079130A
Other languages
English (en)
Other versions
KR19990058937A (ko
Inventor
하태종
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970079130A priority Critical patent/KR100261162B1/ko
Publication of KR19990058937A publication Critical patent/KR19990058937A/ko
Application granted granted Critical
Publication of KR100261162B1 publication Critical patent/KR100261162B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Architecture (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

반도체소자의 패터닝방법에 관한 것으로 특히, 고단차의 식각대상층에 적용되는 MLR(Multilayer Resist)을 이용하여 실리레이션(silylation)특성을 향상시킴으로 정확한 패터닝을 할 수 있는 반도체소자의 패터닝 방법에 관한 것이다. 이와 같은 반도체소자의 패터닝방법은, 기판상에 제 1, 제 2 감광막을 차례로 형성하는 단계, 상기 제 2 감광막에 선택적인 제 1 노광을 실시하는 단계, 상기 제 1 노광된 제 2 감광막을 베이킹하는 단계, 상기 제 2 감광막 전면에 전면 상기 제 1 노광보다 강하게 제 2 노광하는 단계, 상기 제 2 노광된 제 2 감광막을 베이킹하는 단계, 상기 제 2 노광된 부분의 상기 제 2 감광막상측면에 실리레이션하여 실리레이션층을 형성하는 단계, 상기 실릴이션층을 마스크로 이용한 식각공정으로 상기 제 1 노광된 제 2 감광막 및 제 1 감광막을 선택적으로 제거하는 단계를 포함한다.

Description

반도체소자의 패터닝 방법
본 발명은 반도체소자의 패터닝방법에 관한 것으로 특히, 고단차의 식각대상층에 적용되는 MLR(Multilayer Resist)에서 실리레이션(silylation)특성을 향상시켜 정확한 패터닝을 할 수 있는 반도체소자의 패터닝 방법에 관한 것이다.
리소그래피(lithography)라는 말은 원래 석판(石版)인쇄법을 의미하지만 반도체 기술 분야에서는 패턴을 전사(轉寫)한다는 의미로 사용되어 오고 있는 용어이다. 이와 같은 이소그래피 기술은 미세회로 공정에 있어 가장 기본적인 기술로서 집적회로(IC : Intergrated Circuit)의 미세패턴을 형성하는 기술로 빛을 이용한 광리소그래피, 전자빔(E-Beam)을 이용한 전자빔 리소그래피, X선(X-ray)을 이용한 X선 리소그래피로 분류된다.
광(photo)리소그래피 기술은 자외선(紫外線)을 노광원으로 이용하는 기술로서 표준적인 방법에서 패턴의 전사를 위해 선택적으로 광을 투과시키는 포토마스크의 사용이 불가결하다.
상기한 바와 같은 포토마스크를 투과한 광은 포토레지스트에 도달한후 포토레지스트에 잠상(潛像)을 형성하고 현상공정을 거쳐 포토레지스트 패턴을 형성하게 된다. 이와 같은 포토레지스트 패턴을 마스크로 이용한 식각공정으로 소자를 원하는 패턴으로 형성할 수 있는 것이다.
포토레지스트는 빛이나 열 등 여러 형태의 에너지에 노출되었을때 내부구조가 바뀌는 특성을 가진 혼합물로서 빛에 민감한 고분자이다. 이와 같은 포토레지스트는 양성과 음성의 두 가지 포토레지스트로 구분한다. 그중에서 음성 포토레지스트는 광이 조사(照射)되면 광이 조사된 부분의 결합구조가 그물코 구조로 경화(硬化)되고 미조사 부분은 현상공정으로 제거되는 포토레지스트이고, 양성 포토레지스트는 광이 조사된 부분의 결합구조가 허술해지는 포토레지스트이다.
그리고, 반도체소자의 고집적화 추세에 따라 미세 패턴을 구현하기 위하여 노광원을 원자외선 (DUV : Deep UltraViolet)을 사용하는 경우도 있다. 이때, 상기 원자외선의 파장은 248nm이다. 그런데 일반적으로 i-line 광스테퍼의 파장은 365nm이므로 상기 i-line 광과 원자외선 광에 대한 감광막의 반응은 다를 수 밖에 없다. 즉, 광의 파장에 따른 감광막에 대한 강도는 원자외선이 i-line에 비하여 1/10 정도이므로 원자외선을 노광원으로 사용할 경우에는 원자외선 조사후 열을 가하면 감광막의 광분해도를 더욱 향상시키는 화학증폭형 감광막을 사용한다.
이와 같은 종래 반도체소자의 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.
제1a도 내지 제1e도는 종래 반도체소자의 패터닝공정 단면도이다.
먼저, 제1a도에 나타낸 바와 같이, 기판(1)상에 감광막(2)을 도포한다음 포토마스크(3)를 이용한 상기 감광막(2)에 선택적인 노광 공정을 실시한다. 이때, 노광량(노광강도)를 조절하여 상기 감광막(2) 표면 얕은 부분의 감광막(2a)만이 노광되도록 한다. 이때, 상기 얕은 부분의 감광막(2a)에는 수소이온(H+)들이 생성된다.
제1b도에 나타낸 바와 같이, 상기 감광막(2)(2a)을 베이킹한다. 그러면, 상기 선택적으로 노광된 얕은 부분의 감광막(2a)에 형성된 수소이온(H+)들이 상기 감광막(2a)의 크로스링킹(crossrinking)을 끊게 되고 수산화기(OH-)같은 성분을 형성한다.
제1c도에 나타낸 바와 같이, 상기 감광막(2)(2a) 전면에 실리콘(Si)이온을 확산한다.
제1d도에 나타낸 바와 같이 상기 실리콘이온이 확산되면 노광된 감광막(2a)이 실리레이션(silylation)되어 두꺼운 실리레이션막(4)이 형성된다. 이때, 노광되지 않은 감광막(2)의 표면에도 얇은 실리레이션막(5)이 형성된다.
제1e도에 나타낸 바와 같이, 상기 두꺼운 실리레이션막(4)을 마스크로 이용하여 상기 얇은 실리레이션막(5) 및 얇은 실리레이션막(5)하부의 감광막(2)을 선택적으로 식각한다. 이때, O2를 이용한 반응성 이온 식각법(RIE : Reactive Ion Etch)을 이용한다.
종래 반도체소자의 패터닝방법에 있어서는 노광부분과 비노광부분 사이의 실리레이션 선택비가 크지 않아 O2를 이용한 반응성 이온 식각공정시 두영역에서의 선택비가 나빠 정확한 감광막 패턴을 얻기 어려운 문제점이 발생한다.
본 발명은 상기한 바와 같은 종래 반도체소자의 패터닝방법의 문제점을 해결하기 위하여 안출한 것으로 고단차의 식각대상층에 적용되는 MLR(Multilayer Resist)에서 실리레이션(silylation)특성을 향상시켜 정확한 패터닝을 할 수 있는 반도체소자의 패터닝 방법을 제공하는데 그 목적이 있다.
제1a도 내지 제1e도는 종래 반도체소자의 패터닝공정 단면도.
제2a도 내지 제2h도는 본 발명 제 1 실시예에 따른 반도체소자의 패터닝공정 단면도.
제3a도 내지 제3h도는 본 발명 제 2 실시예에 따른 반도체소자의 패터닝공정 단면도.
제4a도 내지 제4h도는 본 발명 제 3 실시예에 따른 반도체소자의 패터닝공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 제 1 감광막
13 : 제 2 감광막 13a : 제 1 노광된 제 2 감광막
13b : 제 2 노광된 제 2 감광막 14 : 포토마스트
15 : 실리레이션층
본 발명에 따른 반도체소자의 패터닝 방법은 기판상에 제 1, 제2 감광막을 차례로 형성하는 단계, 상기 제 2 감광막에 선택적인 제 1 노광을 실시하는 단계, 상기 제 1 노광된 제 2 감광막을 베이킹하는 단계, 상기 제 2 감광막 전면에 상기 제 1 노광보다 강하게 제 2 노광하는 단계, 상기 제 2 노광된 제 2 감광막을 베이킹하는 단계, 상기 제 2 노광된 부분의 상기 제 2 감광막 상측면을 실리레이션하여 실리레이션층을 형성하는 단계, 상기 실리레이션층을 마스크로 이용한 식각공정으로 상기 제 1 노광된 제 2 감광막 및 제 1 감광막을 선택적으로 제거하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.
제2a도 내지 제2h도는 본 발명 제 1 실시예에 따른 반도체소자의 패터닝공정 단면도이다.
먼저, 제2a도에 나타낸 바와 같이, 기판(11)상에 제 1 감광막(12)을 도포한다. 이때, 상기 제 1 감광막(12)은 네가티브형이거나 포지티브형중 어느 것이라도 좋다.
제2b도에 나타낸 바와 같이, 상기 제 1 감광막(12)상에 제 2 감광막(13)을 도포한다. 이때, 상기 제 2 감광막(13)은 해상도가 높은 감광막으로 형성한다. 참고적으로 제 1 감광막(12)은 상기 제 2 감광막(13)과 선택비가 좋은 감광막을 사용한다.
제2c도에 나타낸 바와 같이, 감광막 패턴 영역을 정의하여 감광막 패턴 영역만 노출되도록 포토마스크(14)를 이용한 선택적인 노광공정으로 상기 제 2 감광막(13)에 선택적인 노광공정을 실시하여 노광된 제 2 감광막(13a)에 수소이온 (H+)을 생성시킨다. 이때, 자외선(UV) 노광을 하는데 상기 제 1 감광막(12)을 제외한 제 2 감광막(13)만이 반응할 정도의 노광량을 조절하여 실시한다.
제2d도에 나타낸 바와 같이, 상기 제 2 감광막(13)(13a)을 베이킹한다. 그러면, 상기 노광된 제 2 감광막(13a)은 결합력이 약해진 상태에서 더 이상 자외선에 반응하지 않게 된다.
제2e도에 나타낸 바와 같이, 노광된 제 2 감광막(13a)을 포함한 상기 제 2 감광막(13) 전면에 전면 노광을 실시한다. 이때, 상기 제2b도에서보다 강하게 노광한다. 이때, 두 번째로 노광된 제 2 감광막(13b)에도 수소이온이 발생하는데 첫 번째로 노광하였을 때보다 더 많은 수소이온이 발생하게 된다.
제2f도에 나타낸 바와 같이, 상기 제 2 노광된 제 2 감광막(13b)을 베이킹한다. 이때, 상기 제 1 노광된 제 2 감광막(13a)은 전면 노광에 영향을 받지 않았지만, 제 2 노광된 제 2 감광막(13b)은 다량 발생한 수소이온 때문에 베이킹시 크로스링킹(crosslinking)을 상당량 끊게 된다. 즉, 제 2 노광된 제 2 감광막(13b)의 결합력이 상당히 약해진다. 결국, 제 1, 제 2 노광된 제 2 감광막(13a)(13b)의 실리레이션 선택성이 상당히 향상되는 것이다.
제2g도에 나타낸 바와 같이, 상기 제 2 노광된 제 2 감광막(13b)에 실리콘이온을 확신시켜 제 2 노광된 제 2 감광막(13b)의 상층부분을 실리레이션시켜 실리레이션층(15)을 형성한다. 이때, 상기 제 1 노광된 제 2 감광막(13a)부분은 이미 베이킹된 상태이기 때문에 제 2 노광에 영향을 받지 않아 실리레이션되지 않는다.
제2h도에 나타낸 바와 같이, 상기 실리레이션층(15)을 마스크로 이용한 식각공정으로 상기 제 1 노광된 제 2 감광막(13a) 및 제 1 노광된 제 2 감광막(13a)하부의 제 1 감광막(12)을 선택적으로 식각하여 감광막 패턴 형성공정을 완료한다.
제3a도 내지 제3h도는 본 발명 제 2 실시예에 따른 반도체소자의 패터닝공정단면도이다.
먼저, 제3a도에 나타낸 바와 같이, 기판(21)상에 제 1 감광막(22)을 도포한다. 이때, 상기 제 1 감광막(22)은 실리레이션이 되지 않는 성질의 감광막을 이용한다.
제3b도에 나타낸 바와 같이, 상기 제 1 감광막(22)상에 제 2 감광막(23)을 도포한다. 이때, 상기 제 2 감광막(23)은 해상도가 높은 감광막으로 형성된다. 참고적으로 제 1 감광막(22)은 상기 제 2 감광막(23)과 선택비가 좋은 감광막을 사용한다.
제3c도에 나타낸 바와 같이, 감광막 패턴 영역을 정의하여 감광막 패턴 영역만 노출되도록 포토마스크(24)를 이용한 선택적인 노광공정으로 상기 제 2 감광막(23)에 선택적인 노광공정을 실시하여 노광된 제 2 감광막(23a)에 수소이온 (H+)을 생성시킨다. 이때, 자외선(UV) 노광을 하는데 상기 제 1 감광막(22)을 제외한 제 2 감광막(23)만이 반응할 정도의 노광량을 조절하여 실시한다.
제3d도에 나타낸 바와 같이, 상기 제 2 감광막(23)(23a)을 베이킹한다.
제3e도에 나타낸 바와 같이, 상기 노광된 제 2 감광막(23a)을 현상하여 제거한다.
제3f도에 나타낸 바와 같이, 상기 노광되지 않은 제 2 감광막(23)을 포함한 전면에 제 2 노광 및 베이킹을 실시하면 제 2 감광막(23)이 제 2 노광된다. 이때, 제 2 노광된 제 2 감광막(23b)은 다량 발생한 수소이온 때문에 베이킹시 크로스링킹(crosslinking)을 상당량 끊게 되어 결합력이 상당히 약해진다.
제3g도에 나타낸 바와 같이, 상기 제 2 감광막(23b)을 실리레이션하여 상기 제 2 감광막(23b)의 표면에 실리레이션층(25)을 형성한다.
제3h도에 나타낸 바와 같이, 상기 실리레이션층(25)을 마스크로 이용한 O2반응성 이온 식각법으로 상기 제 1 감광막(22)을 선택적으로 제거한다.
제4a도 내지 제4h도는 본 발명 제 3 실시예에 따른 반도체소자의 패터닝공정 단면도이다.
먼저, 제4a도에 나타낸 바와 같이, 기판(31)상에 제 1 감광막(32)을 도포한다.
제4b도에 나타낸 바와 같이, 상기 제 1 감광막(32)상에 제 2 감광막(33)을 도포한다. 이때, 상기 제 2 감광막(33)은 해상도가 높은 감광막으로 형성한다. 참고적으로 제 1 감광막(32)은 상기 제 2 감광막(33)과 선택비가 좋은 감광막을 사용한다.
제4c도에 나타낸 바와 같이, 감광막 패턴 영역을 정의하여 감광막 패턴 영역만 노출되도록 포토마스크(34)를 이용한 선택적인 노광공정으로 상기 제 2 감광막(33)에 선택적인 노광공정을 실시하여 노광된 제 2 감광막(33a)에 수소이온 (H+)을 생성시킨다. 이때, 자외선(UV) 노광을 하는데 상기 제 1 감광막(32)을 제외한 제 2 감광막(33)만이 반응할 정도의 노광량을 조절하여 실시한다.
제4d도에 나타낸 바와 같이, 상기 제 2 감광막(33)(33a)을 베이킹한다.
제4e도에 나타낸 바와 같이, 상기 노광된 제 2 감광막(33a)을 현상하여 제거한다.
제4f도에 나타낸 바와 같이, 상기 제 2 감광막(33)을 포함한 전면에 제 3 감광막(35)을 도포한다. 이때, 네가티브형 감광막을 도포한다. 즉, 미리 결합력이 약한 감광막을 도포하는 것이다. 즉, 상기한 바와 같은 네가티브형 제 3 감광막(35)은 크로스링킹(crosslinking)이 약한 감광막으로 실리콘이온의 확산이 용이한 감광막인 것이다.
제4g도에 나타낸 바와 같이, 상기 제 3 감광막(35)을 에치백하여 제 2 감광막(33)과 동일 높이가 되도록 한다. 이어서, 상기 제 2 및 제 3 감광막(33)(35)전면에 실릴콘 이온을 확산시켜 제 3 감광막(35)의 표면에 실리레이션층(36)을 형성한다.
제4h도에 나타낸 바와 같이, 상기 실리레이션층(36)을 마스크로 이용한 O2반응성 이온 식각법으로 상기 제 2 감광막(33) 및 제 2 감광막(33)하부의 제 1 감광ㄹ막(32)을 선택적으로 제거한다.
본 발명에 따른 반도체소자의 패터닝방법에 있어서는 실리레이션 특성을 향상시킬 수 있도록 다층의 MLR을 이용하여 감광막의 실리레이션 선택성을 향상시키므로 정확한 감광막 패턴을 형성할 수 있는 효과가 있다.

Claims (6)

  1. 기판상에 제 1, 제2 감광막을 차례로 형성하는 단계; 상기 제 2 감광막에 선택적인 제 1 노광을 실시하는 단계; 상기 제 1 노광된 제 2 감광막을 베이킹하는 단계; 상기 제 2 감광막 전면에 전면 상기 제 1 노광보다 강하게 제 2 노광하는 단계; 상기 제 2 노광된 제 2 감광막을 베이킹하는 단계; 상기 제 2 노광된 부분의 상기 제 2 감광막상측면에 실리레이션하여 실리레이션층을 형성하는 단계; 상기 실리레이션층을 마스크로 이용한 식각공정으로 상기 제 1 노광된 제 2 감광막 및 제 1 감광막을 선택적으로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 패터닝방법.
  2. 제1항에 있어서, 상기 제 2 노광은 상기 제 1 노광보다 강하게 실시함을 특징으로 하는 반도체소자의 패터닝방법.
  3. 제1항에 있어서, 상기 제 1 노광된 제 2 감광막을 베이킹한다음 상기 제 1 노광된 상기 제 2 감광막을 현상하는 단계와, 상기 제 1 노광되지 않은 제 2 감광막을 실리레이션하여 상기 제 2 감광막의 표면에 실리레이션층을 형성하는 단계와, 상기 실리레이션층을 마스크로 이용하여 상기 제 1 감광막을 선택적으로 제거하는 것을 특징으로 하는 반도체소자의 패터닝방법.
  4. 제3항에 있어서, 상기 제 1 감광막은 실리레이션되지 않는 감광막을 형성함을 특징으로 하는 반도체소자의 패터닝방법.
  5. 제3항에 있어서, 상기 제 1 노광된 제 2 감광막을 현상한다음 상기 노광되지 않은 제 2 감광막을 포함한 상기 제 1 감광막 전면에 제 3 감광막을 형성하는 단계와, 상기 제 3 감광막을 에치백하여 상기 제 2 감광막의 상측면을 노출시키는 단계와, 상기 제 3 감광막의 표면을 선택적으로 실리레이션하여 상기 제 3 감광막의 표면에 실리레이션층을 형성하는 단계와, 상기 실리레이션층을 마스크로 이용하여 상기 노광되지 않은 제 2 감광막과 상기 제 2 감광막 하부의 제 1 감광막을 선택적으로 제거하는 것을 특징으로 하는 반도체소자의 패터닝방법.
  6. 제5항에 있어서, 상기 제 3 감광막은 네가티브형 감광막으로 형성함을 특징으로 하는 반도체소자의 패터닝방법.
KR1019970079130A 1997-12-30 1997-12-30 반도체소자의 패터닝 방법 KR100261162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970079130A KR100261162B1 (ko) 1997-12-30 1997-12-30 반도체소자의 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970079130A KR100261162B1 (ko) 1997-12-30 1997-12-30 반도체소자의 패터닝 방법

Publications (2)

Publication Number Publication Date
KR19990058937A KR19990058937A (ko) 1999-07-26
KR100261162B1 true KR100261162B1 (ko) 2000-11-01

Family

ID=19530039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970079130A KR100261162B1 (ko) 1997-12-30 1997-12-30 반도체소자의 패터닝 방법

Country Status (1)

Country Link
KR (1) KR100261162B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100599446B1 (ko) * 2000-08-31 2006-07-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100447974B1 (ko) * 2001-12-27 2004-09-10 주식회사 하이닉스반도체 감광막 패턴 형성방법
KR100866122B1 (ko) * 2002-06-29 2008-10-31 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 금속배선 형성방법

Also Published As

Publication number Publication date
KR19990058937A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US5955222A (en) Method of making a rim-type phase-shift mask and mask manufactured thereby
JP3355239B2 (ja) パターンの形成方法
JP2000315647A (ja) レジストパターン形成方法
US6589713B1 (en) Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
EP1478978B1 (en) Self-aligned pattern formation using dual wavelengths
US6908729B2 (en) Pattern formation method
KR950024275A (ko) 미세 레지스트 패턴형성방법
KR100396193B1 (ko) 패턴의 형성방법
KR100261162B1 (ko) 반도체소자의 패터닝 방법
JP3592805B2 (ja) フォトレジストパターン形成方法
JPH02262319A (ja) パターン形成方法
KR100422956B1 (ko) 미세패턴형성방법
US6514874B1 (en) Method of using controlled resist footing on silicon nitride substrate for smaller spacing of integrated circuit device features
JPH11242336A (ja) フォトレジストパターンの形成方法
KR100272516B1 (ko) 반도체소자의 패터닝 방법
KR100272519B1 (ko) 반도체소자의 패터닝방법
KR940011204B1 (ko) 미세패턴 형성방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
JP2004045969A (ja) パターン形成材料及びパターン形成方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
KR100244265B1 (ko) 반도체소자의 트랜치 형성방법
KR100239433B1 (ko) 감광막 패터닝 방법
JPH0562894A (ja) 微細パターン形成方法
JPH0433325A (ja) 微細パターン形成のための写真食刻方法
KR19980043415A (ko) 레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee