KR100272516B1 - 반도체소자의 패터닝 방법 - Google Patents

반도체소자의 패터닝 방법 Download PDF

Info

Publication number
KR100272516B1
KR100272516B1 KR1019980007749A KR19980007749A KR100272516B1 KR 100272516 B1 KR100272516 B1 KR 100272516B1 KR 1019980007749 A KR1019980007749 A KR 1019980007749A KR 19980007749 A KR19980007749 A KR 19980007749A KR 100272516 B1 KR100272516 B1 KR 100272516B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
photoresist
mask
patterning
Prior art date
Application number
KR1019980007749A
Other languages
English (en)
Other versions
KR19990074273A (ko
Inventor
정재근
황영주
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980007749A priority Critical patent/KR100272516B1/ko
Publication of KR19990074273A publication Critical patent/KR19990074273A/ko
Application granted granted Critical
Publication of KR100272516B1 publication Critical patent/KR100272516B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

반도체소자의 패터닝 방법에 관한 것으로 특히, 스테퍼의 해상력을 초과하는 미세홀 패터닝에 적당하도록한 반도체소자의 패터닝 방법에 관한 것이다. 이와 같은 반도체소자의 패터닝 방법은 기판을 준비하는 단계, 상기 기판상에 식각대상층을 형성하는 단계, 상기 식각대상층상에 감광막을 형성하는 단계, 상기 감광막을 선택적으로 패터닝하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 포함한 전면에 전자빔을 조사하여 상기 감광막 패턴의 표면에 마스크층을 형성하는 단계, 그리고 상기 감광막 패턴 및 마스크층을 마스크로 이용한 식각공정으로 상기 식각대상층을 선택적으로 식각하여 홀을 형성하는 단계를 포함한다.

Description

반도체소자의 패터닝 방법
본 발명은 반도체소자의 패터닝 방법에 관한 것으로 특히, 스테퍼의 해상력을 초과하는 미세홀 패터닝에 적당하도록한 반도체소자의 패터닝 방법에 관한 것이다.
반도체 노광 공정에서 형성되는 홀 패턴(hole pattern) 사이즈(CD : Critical Dimension)는 디바이스가 고집적화 될수록 작아지고 있으며 현재 개발되고 있는 256M 디램, 1G 디램급의 경우 이미 노광장치인 스테퍼의 해상능력을 초과하고 있다.
따라서, 스테퍼의 해상능력을 초과하여 미세 홀 패턴을 형성하기 위한 어떤 수단을 필요하게 되었다.
현재, 홀 패터닝 기술은 웨이퍼에 감광막을 도포하고, 이를 노광장치인 스테퍼에서 노광하고 최종적으로 현상하므로써 홀 패턴을 형성하게 된다.
최소 미세 패턴 사이즈는 스테퍼 노광시에 결정되는데 이런 방법은 노광장치가 갖는 해상능력 이상의 패터닝은 불가능하다.
리소그래피(lithography)라는 말은 원래 석판(石版)인쇄법을 의미하지만 반도체 기술 분야에서는 패턴을 전사(轉寫)한다는 의미로 사용되어 오고 있는 용어이다.
이와 같은 리소그래피 기술은 미세회로 공정에 있어 가장 기본적인 기술로서 집적회로(IC : Intergrated Circuit)의 미세패턴을 형성하는 기술로 빛을 이용한 광리소그래피, 전자 빔(E-Beam)을 이용한 전자 빔 리소그래피, X선(X-ray)을 이용한 X선 리소그래피로 분류된다.
광(photo)리소그래피 기술은 자외선(紫外線)을 노광원으로 이용하는 기술로서 표준적인 방법에서 패턴의 전사를 위해 선택적으로 광을 투과시키는 포토마스크의 사용이 불가결하다.
상기한 바와 같은 포토마스크를 투과한 광은 감광막에 도달한 후 감광막에 잠상(潛像)을 형성하고 현상공정를 거쳐 감광막 패턴을 형성하게된다. 이와 같은 감광막 패턴을 마스크로 이용한 식각공정으로 소자를 원하는 패턴으로 형성할 수 있는 것이다.
감광막은 빛이나 열 등 여러 형태의 에너지에 노출되었을 때 내부구조가 바뀌는 특성을 가진 혼합물로서 빛에 민감한 고분자이다. 이와 같은 감광막은 양성과 음성의 두 가지 감광막으로 구분한다. 그중에서 음성 감광막은 광이 조사(照射)되면 광이 조사된 부분의 결합구조가 그물코 구조로 경화(硬化)되고 미조사 부분은 현상공정으로 제거되는 감광막이고, 양성 감광막은 광이 조사된 부분의 결합구조가 허술해지는 감광막이다.
그리고, 반도체소자의 고집적화 추세에 따라 미세 패턴을 구현하기 위하여 노광원으로는 원자외선 (DUV : Deep UltraViolet)을 사용하는 경우도 있다. 이때, 상기 원자외선의 파장은 248nm이다. 그런데 일반적으로 i-line 광스테퍼의 파장은 365nm이므로 상기 i-line 광과 원자외선 광에 대한 감광막의 반응은 다를 수밖에 없다. 즉, 광의 파장에 따른 감광막에 대한 강도는 원자외선이 i-line에 비하여 1/10 정도이므로 원자외선을 노광원으로 사용할 경우에는 원자외선 조사후 열을 가하면 감광막의 광분해도를 더욱 향상시키는 화학증폭형 감광막을 사용한다.
이하에서, 첨부된 도면을 참조하여 종래 반도체소자의 패터닝 방법을 설명하기로 한다.
도 1a 내지 도 1d는 종래 반도체소자의 패터닝공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 기판(1)상에 식각대상층(2)을 형성하고, 상기 식각대상층(2)상에 감광막(PR1)을 도포한다. 이때, 상기 감광막(PR1)은 양성 감광막으로 도포한다.
도 1b에 나타낸 바와 같이, 스테퍼(stepper)의 노광장비(도시하지 않음)에서 노광하면 상기 포토마스크(3)를 통해 선택적으로 투과된 광이 상기 감광막(PR)에 선택적으로 조사되어 상기 감광막(PR1)이 노광된 감광막(PR2)과 노광되지 않은 감광막(PR1)으로 구분된다.
도 1c에 나타낸 바와 같이, 상기 노광된 감광막(PR2)을 현상하여 노광되지 않은 감광막(PR1)으로 구성된 감광막 패턴(PR1a)을 형성한다.
도 1d에 나타낸 바와 같이, 상기 감광막 패턴(PR1a)을 마스크로 이용한 식각공정으로 상기 식각대상층(2)을 선택적으로 제거하여 홀(hole)(4)을 형성한다.
종래 반도체소자의 패터닝 방법에 있어서는 패터닝되는 홀의 최소 사이즈가 스테퍼의 해상능력에 의해 결정되므로 스테퍼의 해상능력을 초과하는 미세 홀에 대한 패터닝 공정을 실시할 수 없었고,-+ 스테퍼의 해상능력을 초과하는 미세 홀을 패터닝하기 위해서는 포토마스크를 바꾸거나, 스테퍼 자체를 해상능력이 우수한 스테퍼로 바꾸어야 되므로 새로운 장치에 대한 연구 및 투자를 계속해야 하는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 반도체소자 패터닝 방법의 문제점을 해결하기 위하여 안출한 것으로 감광막을 도포한다음 필요한 폭만큼의 감광막을 제거할 때 기존의 스테퍼를 사용하여 스테퍼의 한계해상력만큼 감광막을 노광 및 현상하여 감광막 패턴을 형성하고 패터닝된 감광막의 측면에 마스크층을 형성한다음 식각공정을 진행시켜 해상능력을 초과하는 미세 홀을 패터닝을 할 수 있는 반도체소자의 패터닝 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체소자의 패터닝공정 단면도
도 2a 내지 도 2e는 본 발명 반도체소자의 패터닝공정 단면도
도 3a 내지 도 3b는 본 발명 반도체소자의 탄소층 형성공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 식각대상층
13 : 포토마스크 14 : 전자 빔
15 : 마스크층 16 : 홀
본 발명에 따른 반도체소자의 패터닝 방법은 기판을 준비하는 단계, 상기 기판상에 식각대상층을 형성하는 단계, 상기 식각대상층상에 감광막을 형성하는 단계, 상기 감광막을 선택적으로 패터닝하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 포함한 전면에 전자빔을 조사하여 상기 감광막 패턴의 표면에 마스크층을 형성하는 단계, 그리고 상기 감광막 패턴 및 마스크층을 마스크로 이용한 식각공정으로 상기 식각대상층을 선택적으로 제거하여 홀을 형성하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 패터닝 방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명 반도체소자의 패터닝 공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 기판(11)상에 식각대상층(12)을 형성한다음 상기 식각대상층(12)상에 감광막(PR10)을 도포한다.
도 2b에 나타낸 바와 같이, 홀영역을 정의하여 홀영역의 상기 감광막(PR10)에 스테퍼(stepper)의 노광장비(도시하지 않음)로 노광하면 상기 포토마스크(13)를 통해 선택적으로 투과된 광이 감광막(PR10)에 선택적으로 조사되는 것으로 노광된 감광막(PR11)과 노광되지 않은 감광막(PR10)으로 구분된다.
이때, 상기한 바와 같은 노광된 감광막(PR11)의 노광영역은 필요한 사이즈보다 크게 노광된 것이다. 즉, 미세한 홀을 패터닝(포토리소그래피공정 + 식각공정)하기 위한 공정시, 기존 장비를 이용한 것으로 스테퍼의 최대 해상 능력을 발휘한 것이지만 필요한 사이즈 보다는 큰 사이즈로 노광한 것이다.
예를 들면, 상기 식각대상층(12)을 선택적으로 제거하여 0.25㎛의 폭을 갖는 홀을 형성하기 위하여는 상기 감광막(PR10)에 노광할 때 0.25㎛의 폭만큼 감광막(PR10)에 노광하여야 하지만 노광장비로 i-line 스테퍼를 사용하였을 경우 상기 i-line의 노광 한계치는 약 0.35㎛이므로 상기 감광막(PR10)이 제거된 부분의 폭은 0.35㎛이하일 수는 없다.
도 2c에 나타낸 바와 같이, 상기 노광된 감광막(PR11)을 현상하여 제거한다. 이때, 노광되지 않은 감광막(PR10)만이 선택적으로 남게 되어 감광막 패턴(PR10a)을 형성한다. 이때, 앞에서도 설명한 바와 같이, 상기 감광막 패턴(PR10a)사이의 폭은 0.35㎛이다.
도 2d에 나타낸 바와 같이, 상기 감광막 패턴(PR10a)을 포함한 상기 기판(11) 전면에 전자 빔(Electron-Beam)(14)을 노광하여 상기 감광막 패턴(PR10a)의 측면에 불순물층(15)을 형성한다.
이때, 상기한 바와 같은 전자 빔(14) 노광은 상기 도 2b 내지 도 2c에서의 노광 및 현상공정후 감광막 패턴(PR10a)이 올바로 패터닝되었는가에 대한 검사를 할 때 SEM(Scanning Electron Microscope)을 이용한다. 이때, 상기한 바와 같은 SEM은 전자 빔을 이용한 검사장치로 전자빔을 방출하여 여러 가지 공정에 대한 성공적인 수행여부를 검사하게 된다.
이때, 상기한 바와 같은 감광막 패턴(PR10a) 및 식각대상층(12)의 표면에 전자 빔(14)이 조사되면 상기 감광막 패턴(PR10a) 및 식각대상층(12) 표면에 잔류하고 있는 탄화수소(Hydrocarbon)와 전자 빔(14)이 반응하여 마스크층(15)이 형성된다.
즉, 상기한 바와 같은 감광막(PR10)을 현상하여 감광막 패턴(PR10a)을 형성한다음의 상기 감광막 패턴(PR10a) 표면에는 탄화수소 가스가 존재하게 되는데 그와 같은 탄화수소가스가 전자 빔(14)과 충돌하면 수소와 탄소가 분리되고 이때, 탄소가 감광막 패턴(PR10a) 및 식각대상층(12)의 표면에 부착된다.
이때, 상기한바와 같은 탄화수소가 감광막 패턴(PR10a) 및 식각대상층(12)의 표면에 존재하는 이유는 SEM 장비 자체의 진공계(진공 펌프, 진공 그리스(Glease), 기계유)에 원인이 있거나, 웨이퍼를 SEM장비 내로 로딩(loading)시킬 때 웨이퍼의 표면에 흡착된 가스분자, 또는 웨이퍼 자체의 성분에서 발생하는 경우 등이 있다.
그리고, 상기한 바와 같은 마스크층(15)의 두께는 전자 빔(14)의 프로브 전류(Probe Current)와 전자 빔(14)의 조사 시간에 의해 최종적인 두께가 결정된다. 이때, 상기 프로브 전류는 통상적으로 5 ∼ 10pA정도를 사용하는데 상기 프로브 전류가 7pA인 상태에서 상기 전자 빔(14)의 조사시간이 2분일 경우 상기 감광막 패턴(PR10a)의 측면에는 0.05㎛ 정도의 탄소층(마스크층(15))이 형성되는 것으로 알려져 있다.
결국, i-line을 사용하여 0.35㎛ 폭 만큼의 감광막이 제거되어 있을 경우 프로브 전류를 7pA로 하고, 전자 빔(14)을 2분간 조사시키면 상기 감광막 패턴(PR10a)의 측면으로 각각 0.05㎛의 두께를 갖는 탄소층이 생기고 그와 같은 탄소층의 형성으로 상기 감광막 패턴(PR10a)사이의 폭이 0.25㎛ 정도로 된다.
그리고, 상기한 바와 같은 설명을 도 3a 및 도 3b에 상세히 나타내었다.
즉, 도 3a 내지 도 3b는 본 발명 반도체소자의 탄소층 형성공정 단면도를 나타낸 것으로 도 3a에 나타낸 바와 같이, 감광막 패턴(PR10a)을 형성한다음 전자 빔(14)을 조사하면 도 3b에 나타낸 바와 같이, 상기 감광막 패턴(PR10a)의 표면 및 식각대상층(12) 표면에 마스크층(15)이 형성된다.
도 2e에 나타낸 바와 같이, 상기 감광막 패턴(PR10a) 및 마스크층(15)을 마스크로 이용한 식각공정으로 상기 식각대상층(12)을 선택적으로 식각하여 홀(16)을 형성한다. 이때, 상기한 바와 같은 홀(16)의 폭은 0.25㎛이다. 그리고, 상기한 바와 같은 식각공정시에는 식각대상층(12)상측의 마스크층(15)이 먼저 식각되는데 식각공정을 이방성(anisotropic) 식각으로 진행하면 상기 마스크 패턴(PR10a) 측면에 형성된 마스크층(15)의 두께가 식각대상층(12) 표면에 형성된 마스크층(15)보다 두꺼우므로 식각공정진행에는 별로 영향을 받지 않는다.
그리고, 상기한 바와 같은 공정은 미세 홀을 형성할 때 뿐만 아니라 미세 스페이스(space)를 구현하고자 할 때에도 용이하게 사용될 것이다.
본 발명에 따른 반도체소자의 패터닝 방법에 있어서는 다음과 같은 효과가 있다.
첫째, 스테퍼가 갖고 있는 한계 해상력을 초과하는 홀 사이즈를 패터닝할 수 있다.
둘째, 스테퍼의 한계해상력을 초과하는 패터닝이 요구되더라도 노광시에는 우선 스테퍼의 한계해상력만큼의 패터닝을 하고 탄소층을 감광막 패턴의 표면에 형성하는 것을 이용하므로 스테퍼에 투자되는 비용을 절감할 수 있다.
셋째, 홀이나 스페이스를 형성하기 위한 공정시 여유가 있으므로 마스크의 제작이 용이하여 신뢰도 높은 패터닝공정을 진행할 수 있다.
넷째, 스테퍼를 이용한 노광공정시 한계해상력 만큼의 패터닝 공정에서도 여유가 있다.

Claims (5)

  1. 기판을 준비하는 단계;
    상기 기판상에 식각대상층을 형성하는 단계;
    상기 식각대상층상에 감광막을 형성하는 단계;
    상기 감광막을 선택적으로 패터닝하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 포함한 전면에 전자빔을 조사하여 상기 감광막 패턴의 표면에 마스크층을 형성하는 단계; 그리고,
    상기 감광막 패턴 및 마스크층을 마스크로 이용한 식각공정으로 상기 식각대상층을 선택적으로 식각하여 홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 패터닝 방법.
  2. 제 1 항에 있어서, 상기 마스크층은 탄소층인 것을 특징으로 하는반도체소자의 패터닝 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 탄소층은 상기 마스크 패턴이나 식각대상층 표면의 탄화수소가 상기 전자 빔과 반응하여 형성하는 것을 특징으로 하는 반도체소자의 패터닝 방법.
  4. 제 1 항에 있어서, 상기 식각공정은 이방성 식각을 이용하는 것을 특징으로 하는 반도체소자의 패터닝 방법.
  5. 제 1 항에 있어서, 상기 탄소층은 상기 전자 빔의 프로브 전류와 전자 빔 조사시간을 이용하여 형성하는 것을 특징으로 하는 반도체소자의 패터닝 방법.
KR1019980007749A 1998-03-09 1998-03-09 반도체소자의 패터닝 방법 KR100272516B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007749A KR100272516B1 (ko) 1998-03-09 1998-03-09 반도체소자의 패터닝 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007749A KR100272516B1 (ko) 1998-03-09 1998-03-09 반도체소자의 패터닝 방법

Publications (2)

Publication Number Publication Date
KR19990074273A KR19990074273A (ko) 1999-10-05
KR100272516B1 true KR100272516B1 (ko) 2000-12-01

Family

ID=19534463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007749A KR100272516B1 (ko) 1998-03-09 1998-03-09 반도체소자의 패터닝 방법

Country Status (1)

Country Link
KR (1) KR100272516B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008673A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 미세 콘택홀용 포토레지스트 패턴 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282835A (ja) * 1991-03-11 1992-10-07 Fujitsu Ltd 半導体装置の製造方法
KR940015698A (ko) * 1992-12-02 1994-07-21 김주용 미세한 감광막 패턴 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282835A (ja) * 1991-03-11 1992-10-07 Fujitsu Ltd 半導体装置の製造方法
KR940015698A (ko) * 1992-12-02 1994-07-21 김주용 미세한 감광막 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008673A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 미세 콘택홀용 포토레지스트 패턴 형성방법

Also Published As

Publication number Publication date
KR19990074273A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
KR980010628A (ko) 포토리소그래피 공정의 노광방법
US6337175B1 (en) Method for forming resist pattern
US6589713B1 (en) Process for reducing the pitch of contact holes, vias, and trench structures in integrated circuits
US6541182B1 (en) Method for forming fine exposure patterns using dual exposure
KR20040078867A (ko) 미세 패턴 형성 방법
US6218082B1 (en) Method for patterning a photoresist
US6544903B2 (en) Resist pattern forming method and semiconductor device manufacturing method
US7229723B2 (en) Method for forming an opening in a light-absorbing layer on a mask
KR100272516B1 (ko) 반도체소자의 패터닝 방법
JP2007095859A (ja) リソグラフィ方法
KR100261162B1 (ko) 반도체소자의 패터닝 방법
US6428939B1 (en) Enhanced bright peak clear phase shifting mask and method of use
WO2002088844A2 (en) Alternating phase shift mask
KR100329716B1 (ko) 고해상도리소그래피방법
KR100422956B1 (ko) 미세패턴형성방법
US6576376B1 (en) Tri-tone mask process for dense and isolated patterns
US6518175B1 (en) Process for reducing critical dimensions of contact holes, vias, and trench structures in integrated circuits
TWI222670B (en) Immersion lithography process and mask layer structure applied in the same
US20040131978A1 (en) Application of high transmittance attenuating phase shifting mask with dark tone for sub-0.1 micrometer logic device contact hole pattern in 193 NM lithography
KR100244265B1 (ko) 반도체소자의 트랜치 형성방법
JPH10333341A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR100272519B1 (ko) 반도체소자의 패터닝방법
JPH0354817A (ja) パタン形成方法
KR100496815B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자 제조방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee