KR100244265B1 - 반도체소자의 트랜치 형성방법 - Google Patents
반도체소자의 트랜치 형성방법 Download PDFInfo
- Publication number
- KR100244265B1 KR100244265B1 KR1019970074381A KR19970074381A KR100244265B1 KR 100244265 B1 KR100244265 B1 KR 100244265B1 KR 1019970074381 A KR1019970074381 A KR 1019970074381A KR 19970074381 A KR19970074381 A KR 19970074381A KR 100244265 B1 KR100244265 B1 KR 100244265B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- photoresist
- forming
- region
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
반도체소자의 트랜치 형성방법에 관한 것으로 특히, STI 구조의 트랜치를 형성할 때 모니터링이 가능하도록 하여 정확한 트랜치 깊이 조절이 가능한 반도체소자의 트랜치 형성방법에 관한 것이다. 이와 같은 반도체소자의 트랜치 형성방법은 반도체기판상에 절연막을 형성하는 단계, 상기 절연막상에 보호막과 감광막을 차례로 형성하는 단계, 트랜치영역 및 모니터링영역을 정의하여 상기 트랜치영역의 상기 감광막에 상기 감광막의 하측면까지 제 1 노광하는 단계, 상기 모니터링영역의 상기 감광막에 상기 감광막의 중간정도까지 제 2 노광하는 단계, 상기 제 1 및 제 2 노광된 감광막을 현상하는 단계, 상기 감광막을 마스크로 이용한 에치백공정으로 상기 제 1 노광부에서는 상기 보호막 및 절연막을 제거하여 기판을 노출시키고, 상기 제 2 노광부에서는 상기 감광막 및 감광막하부의 상기 보호막을 일정깊이 제 1차 식각하는 단계, 상기 제 1 노광부의 상기 반도체기판을 일정깊이 식각하여 트랜치를 형성하고, 제 2 노광부의 의 상기 보호막을 일정깊이 제 2차 식각하는 단계, 상기 보호막 및 절연막을 제거하는 단계를 포함한다.
Description
본 발명은 반도체소자의 트랜치 형성방법에 관한 것으로 특히, STI 구조의 트랜치를 형성할 때 모니터링이 가능하도록 하여 정확한 트랜치 깊이 조절이 가능하도록한 반도체소자의 트랜치 형성방법에 관한 것이다.
반도체 소자가 점차로 고집적화 됨에 따라 그에 따른 여러가지 집적 방법중 소자격리영역(Field Region)과 소자형성영역 즉, 활성영역(Active Region)의 크기를 축소하는 방법들이 제안되고 있다. 일반적인 소자격리영역의 형성기술로는 로코스(LOCOS : LOCal Oxidation of Silicon) 공정을 사용하였다. 이러한 로코스 공정을 이용한 격리영역 형성공정은 그 공정이 간단하고 재현성이 우수하다는 장점이 있어 많이 사용되고 있다. 그러나 소자가 점차로 고집적화 함에 따라 로코스 공정으로 격리영역을 형성하는 경우 로코스로 형성된 격리산화막의 특징인, 활성영역으로 확장되는 격리산화막 에지부의 버드비크(Bird Beak) 발생때문에 활성영역의 면적이 축소되어 64MB급 이상의 디램(DRAM : Dynamic Random Access Memory) 소자에서 사용하기에는 적합하지 못한 것으로 알려져 있다. 그래서 종래 로코스를 이용한 격리영역의 형성방법에는 버드비크의 생성을 방지하거나 또는 버드비크를 제거하여 격리영역을 축소하고 활성영역을 늘리는 등의 어브밴스드 로코스(Advanced LOCOS) 공정이 제안되어 64MB 또는 256MB급 디램의 제조공정에서 사용되었다. 그러나 이러한 어드밴스드 로코스를 사용한 격리영역의 형성공정도 셀영역의 면적이 0.2μm2이하를 요구하는 기가(GIGA)급 이상의 디램 에서는 격리영역이 차지하는 면적이 크다는 문제점과 로코스 공정으로 형성되는 필드 산화막이 실리콘 기판과의 계면에서 형성되면서 실리콘 기판의 농도가 필드 산화막과 결합으로 인해 낮아지게 되어 결과적으로 누설전류가 발생하는 등의 문제점이 발생하여 격리영역의 특성이 나빠지므로 기가(GIGA) 디램급 이상의 격리영역 형성방법으로 격리영역의 두께 조절이 용이하고 격리 효과를 높일수 있는 트랜치(trench)를 이용한 격리영역 형성방법이 제안되었다.
이와 같은 격리막 형성방법은 리소그래피공정과 식각공정을 이용하게 된다.
리소그래피(lithography)라는 말은 원래 석판(石版)인쇄법을 의미하지만 반도체 기술 분야에서는 패턴을 전사(轉寫)한다는 의미로 사용되어 오고 있는 용어이다. 이와 같은 리소그래피 기술은 미세회로 공정에 있어 가장 기본적인 기술로서 집적회로(IC : Intergrated Circuit)의 미세패턴을 형성하는 기술로 빛을 이용한 광리소그래피, 전자빔(E-Beam)을 이용한 전자빔 리소그래피, X선(X-ray)을 이용한 X선 리소그래피로 분류된다.
광(photo)리소그래피 기술은 자외선(紫外線)을 노광원으로 이용하는 기술로서 표준적인 방법에서 패턴의 전사를 위해 선택적으로 광을 투과시키는 포토마스크의 사용이 불가결하다.
상기한 바와 같은 포토마스크를 투과한 광은 포토레지스트에 도달한후 포토레지스트에 잠상(潛像)을 형성하고 현상공정를 거쳐 포토레지스트 패턴을 형성하게된다. 이와 같은 포토레지스트 패턴을 마스크로 이용한 식각공정으로 소자를 원하는 패턴으로 형성할 수 있는 것이다.
포토레지스트는 빛이나 열 등 여러 형태의 에너지에 노출되었을때 내부구조가 바뀌는 특성을 가진 혼합물로서 빛에 민감한 고분자이다. 이와 같은 포토레지스트는 양성과 음성의 두 가지 포토레지스트로 구분한다. 그중에서 음성 포토레지스트는 광이 조사(照射)되면 광이 조사된 부분의 결합구조가 그물코 구조로 경화(硬化)되고 미조사 부분은 현상공정으로 제거되는 포토레지스트이고, 양성 포토레지스트는 광이 조사된 부분의 결합구조가 허술해지는 포토레지스트이다.
그리고, 반도체소자의 고집적화 추세에 따라 미세 패턴을 구현하기 위하여 노광원을 원자외선 (DUV : Deep UltraViolet)을 사용하는 경우도 있다. 이때, 상기 원자외선 의 파장은 248nm이다. 그런데 일반적으로 i-line 광스테퍼의 파장은 365nm이므로 상기 i-line 광과 원자외선 광에 대한 감광막의 반응은 다를 수 밖에 없다. 즉, 광의 파장에 따른 감광막에 대한 강도는 원자외선 이 i-line에 비하여 1/10 정도이므로 원자외선 을 노광원으로 사용할 경우에는 원자외선 조사후 열을 가하면 감광막의 광분해도를 더욱 향상시키는 화학증폭형 감광막을 사용한다.
이와 같은 포토레지스트 패턴을 이용한 식각패턴은 실제의 디바이스에 있어서는 여러 가지 문제가 발생할 수 있는데 그중에서 디바이스의 표면이 복잡한 단차를 갖고 있을 경우에 단차부에서는 포토레지스트의 두께가 비정상적으로 된다거나 노광조건이 최적화하지 않는 문제등이 발생할 수 있다.
그리고, 이와 같은 포토레지스트 패턴을 마스크로 이용하여 건식 또는 습식 식각공정을 진행하게 되며 식각공정 종료후 레지스트 패턴은 그 흔적을 남기지 않고 제거하게 된다.
이하에서, 첨부된 도면을 참조하여 종래 반도체소자의 트랜치 형성방법을 설명하기로 한다.
도 1a 내지 도 1f는 종래 반도체소자의 트랜치 형성공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 반도체기판(1)을 산화시켜 산화막(2)을 형성한다.
도 1b에 나타낸 바와 같이, 상기 산화막(2)상에 질화막(3)을 형성한다.
도 1c에 나타낸 바와 같이, 상기 질화막(3)상에 감광막(PR)을 도포한다음, 트랜치 영역을 정의하여 트랜치 영역의 상기 감광막(PR)을 노광 및 현상공정으로 선택적으로 패터닝(포토리소그래피공정 + 식각공정)한다.
도 1d에 나타낸 바와 같이, 패터닝된 상기 감광막(PR)을 마스크로 이용한 식각공정으로 상기 질화막(3)과 산화막(2)을 선택적으로 제거한다.
도 1e에 나타낸 바와 같이, 상기 패터닝된 감광막(PR)을 마스크로 이용하여 계속해서 상기 반도체기판(1)을 식각하여 트랜치(4)를 형성한다.
도 1f에 나타낸 바와 같이, 상기 감광막(PR), 질화막(3) 및 산화막(2)을 제거한다.
종래 반도체소자의 트랜치 형성방법에 있어서는 트랜치를 형성할 때 그 깊이에 대한 모니터링이 불가능하여 식각율에 의존한 시간을 기준으로하여 식각공정을 진행하므로 공정불량시 대량의 불량을 유발할 수 있어 반도체소자의 수율이 저하되는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 반도체소자의 트랜치 형성방법의 문제점을 해결하기 위하여 안출한 것으로 특히, STI 구조의 격리용 트랜치를 형성할 때 투(two) 스텝 노광으로 트랜치 형성공정을 모니터링하여 정확한 깊이의 트랜치를 형성하므로 트랜치 불량을 방지할 수 있는 반도체소자의 트랜치 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1f는 종래 반도체소자의 트랜치 형성공정 단면도
도 2a 내지 도 2h는 본 발명 반도체소자의 트랜치 형성공정 단면도
도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 절연막
13 : 보호막 14 : 트랜치
본 발명에 따른 반도체소자의 트랜치 형성방법은 기판상에 절연막을 형성하는 단계, 상기 절연막상에 보호막과 감광막을 차례로 형성하는 단계, 트랜치영역을 정의하여 트랜치영역의 상기 감광막에 상기 감광막의 하측면까지 제 1 노광하는 단계, 상기 트랜치영역 이외의 영역에 형성된 상기 감광막에 상기 감광막의 중간정도까지 제 2 노광하는 단계, 상기 제 1 및 제 2 노광된 감광막을 현상하는 단계, 상기 감광막을 마스크로 이용한 에치백공정으로 상기 제 1 노광부에서는 상기 보호막 및 절연막을 제거하여 기판을 노출시키고, 상기 제 2 노광부에서는 상기 감광막 및 감광막하부의 상기 보호막을 일정깊이 제 1차 식각하는 단계, 상기 제 1 노광부의 상기 반도체기판을 일정깊이 식각하여 트랜치를 형성하고, 제 2 노광부의 의 상기 보호막을 일정깊이 제 2차 식각하는 단계, 상기 보호막 및 절연막을 제거하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 트랜치 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2h는 본 발명 반도체소자의 트랜치 형성공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 반도체기판(11)상에 절연막(12)을 형성한다.
도 2b에 나타낸 바와 같이, 상기 절연막(12)상에 보호막(13)을 형성한다. 이때, 상기 보호막(13)은 질화막으로 형성한다.
도 2c에 나타낸 바와 같이, 상기 보호막(13)상에 감광막(PR)을 도포한다음 노광 및 현상공정으로 트랜치영역(A) 및 모니터링 영역(B)을 정의하여 트랜치 영역(A)의 상기 감광막(PR)에 선택적인 노광공정을 실시한다. 이때, 상기 노광공정은 상기 트랜치 영역(A)의 감광막(PRa)이 전부 반응할 정도로 충분한 세기를 갖도록 노광한다.
도 2d에 나타낸 바와 같이, 노광 및 현상공정으로 모니터링 영역(B)의 상기 감광막(PRb)에 대한 노광공정을 실시한다. 이때, 상기 모니터링 영역(B)에 대한 노광공정은 상기 모니터링 영역(B)의 감광막(PRb)이 완전히 반응하지 않을 정도의 깊이만큼만 노광되도록 실시한다. 즉, 트랜치 영역(A)에 비하여 낮은 세기로 노광하는 것이다.
도 2e에 나타낸 바와 같이, 상기 노광된 감광막(PRa)(PRb)을 현상하여 제거한다. 이때, 상기 트랜치영역(A)의 감광막(PR)은 완전히 제거되지만, 모니터링 영역(B)에서는 노광된 부분의 감광막(PRb)하부의 감광막(PR)은 제거되지 않고 남게 된다.
도 2f에 나타낸 바와 같이, 상기 감광막(PR)을 마스크로 이용한 에치백공정으로 상기 트랜치영역(A)의 상기 보호막(13) 및 절연막(12)을 선택적으로 제거하여 상기 반도체기판(11)을 노출시킨다. 이때, 상기한 바와 같은 식각공정으로 상기 모니터링 영역(B)의 상기 감광막(PR) 및 감광막(PR) 하부의 보호막(13)을 소정깊이 식각한다.
도 2g에 나타낸 바와 같이, 상기 감광막(PR) 및 보호막(13)을 마스크로 이용한 식각공정으로 노출된 상기 반도체기판(11)을 일정깊이 식각하여 트랜치(14)를 형성한다. 이때, 상기 모니터링 영역(B)의 보호막(13)의 식각율과, 반도체기판(11)의 식각율은 다른데, 상기 보호막(13)의 식각깊이를 측정하여 트랜치(14)의 식각깊이를 측정한다. 즉, 모니터링이 가능하므로 상기 보호막(13)의 식각깊이를 측정하면서 트랜치(14)의 식각깊이를 조절할 수 있는 것이다.
도 2h에 나타낸 바와 같이, 상기 감광막(PR), 보호막(13) 및 절연막(12)을 제거한다.
본 발명에 따른 반도체소자의 트랜치 형성방법에 있어서는 STI 구조의 격리용 트랜치를 형성할 때 보호막과 반도체기판의 식각율차를 이용하여 트랜치의 식각깊이를 측정하는 것이 가능한 모니터링법을 이용하여 트랜치를 형성하므로 정확한 깊이의 트랜치 형성이 가능하여 신뢰도 높은 반도체소자를 제공할 수 있어 수율이 향상되는 효과가 있다.
Claims (3)
- 반도체기판상에 절연막을 형성하는 단계;상기 절연막상에 보호막과 감광막을 차례로 형성하는 단계;트랜치영역 및 모니터링영역을 정의하여 상기 트랜치영역의 상기 감광막에 상기 감광막의 하측면까지 제 1 노광하는 단계;상기 모니터링영역의 상기 감광막에 상기 감광막의 중간정도까지 제 2 노광하는 단계;상기 제 1 및 제 2 노광된 감광막을 현상하는 단계;상기 감광막을 마스크로 이용한 에치백공정으로 상기 제 1 노광부에서는 상기 보호막 및 절연막을 제거하여 기판을 노출시키고, 상기 제 2 노광부에서는 상기 감광막 및 감광막하부의 상기 보호막을 일정깊이 제 1차 식각하는 단계;상기 제 1 노광부의 상기 반도체기판을 일정깊이 식각하여 트랜치를 형성하고, 제 2 노광부의 의 상기 보호막을 일정깊이 제 2차 식각하는 단계;상기 보호막 및 절연막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 트랜치 형성방법.
- 제 1 항에 있어서, 상기 감광막에 대한 제 1, 제 2 노광공정의 광원의 세기는 다른 것을 특징으로 하는 반도체소자의 트랜치 형성방법.
- 제 1 항에 있어서, 상기 트랜치의 깊이는 상기 보호막의 식각율을 모니터링하여 조절하는 것을 특징으로 하는 반도체소자의 트랜치 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074381A KR100244265B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체소자의 트랜치 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970074381A KR100244265B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체소자의 트랜치 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990054552A KR19990054552A (ko) | 1999-07-15 |
| KR100244265B1 true KR100244265B1 (ko) | 2000-03-02 |
Family
ID=19528743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970074381A KR100244265B1 (ko) | 1997-12-26 | 1997-12-26 | 반도체소자의 트랜치 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100244265B1 (ko) |
-
1997
- 1997-12-26 KR KR1019970074381A patent/KR100244265B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990054552A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8338086B2 (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
| WO2002043139A2 (en) | Two mask via pattern to improve pattern definition | |
| KR100244265B1 (ko) | 반도체소자의 트랜치 형성방법 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| KR100261162B1 (ko) | 반도체소자의 패터닝 방법 | |
| KR100946022B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| KR100272516B1 (ko) | 반도체소자의 패터닝 방법 | |
| KR20000004485A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR19990000089A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100431991B1 (ko) | 레티클 및 이를 이용한 반도체소자의 제조방법 | |
| KR100220940B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100239436B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000045425A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR20020000351A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100272519B1 (ko) | 반도체소자의 패터닝방법 | |
| KR100685897B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100369866B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| KR0140469B1 (ko) | 반도체 소자의 감광막 패턴 제조방법 | |
| CN116263563A (zh) | 光刻胶层的处理方法及光刻胶层 | |
| KR20020091990A (ko) | 리소그래피 공정에서의 근접효과 제거 방법 | |
| KR100209366B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR0171985B1 (ko) | 반도체 장치의 감광막 패턴 형성방법 | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
| KR19980043415A (ko) | 레지스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |