KR100685897B1 - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR100685897B1
KR100685897B1 KR1020050067781A KR20050067781A KR100685897B1 KR 100685897 B1 KR100685897 B1 KR 100685897B1 KR 1020050067781 A KR1020050067781 A KR 1020050067781A KR 20050067781 A KR20050067781 A KR 20050067781A KR 100685897 B1 KR100685897 B1 KR 100685897B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
photo mask
photomask
forming
Prior art date
Application number
KR1020050067781A
Other languages
English (en)
Other versions
KR20070013461A (ko
Inventor
문주형
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050067781A priority Critical patent/KR100685897B1/ko
Publication of KR20070013461A publication Critical patent/KR20070013461A/ko
Application granted granted Critical
Publication of KR100685897B1 publication Critical patent/KR100685897B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 더블 노광(double expose)을 통해 해상과 콘트라스트(contrast)를 향상시키면서 소자 격리용 스페이스 패턴을 형성하도록 한 반도체 소자의 패턴 형성방법에 관한 것으로서, 반도체 기판상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트의 상부에 제 1 포토 마스크와 제 2 포토 마스크를 소정부분 겹쳐서 정렬하는 단계와, 상기 제 1 포토 마스크와 제 2 포토 마스크의 전면에 광을 조사하여 상기 제 1 포토 마스크와 제 2 포토 마스크의 겹쳐지는 부분에서 상기 포토레지스트를 선택적으로 노광하는 단계와, 상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
포토레지스트, 포토 마스크, 패턴, 스페이스

Description

반도체 소자의 패턴 형성방법{method for forming pattern of semiconductor device}
도 1은 종래 기술에 의한 반도체 소자의 패턴을 형성하기 위한 포토 마스크를 나타낸 평면도
도 2a 내지 도 2b는 도 1의 포토 마스크를 사용한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도
도 3은 본 발명에 의한 반도체 소자의 패턴을 형성하기 위한 포토 마스크를 나타낸 평면도
도 4a 내지 도 4b는 도 3의 포토 마스크를 이용한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도
도면의 주요 부분에 대한 부호의 설명
110 : 제 1 포토 마스크 120 : 제 2 포토 마스크
130 : 반도체 기판 140 : 포토레지스트
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 더블 노광(double expose)을 미세 소자 격리(isolation)용 스페이스(space)를 형성하도록 한 반도체 소자의 패턴 형성방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화와 고속도화에 따른 패턴 룰의 미세화가 요망되고 있는 가운데, 현재 범용 기술로서 사용되고 있는 광 노광에서는 노광의 파장에 유래하는 본질적인 해상도의 한계에 근접하고 있다. g선(436 nm) 또는 i선(365 nm)을 광원으로 하는 광 노광에서는 일반적으로 0.5㎛의 패턴 룰이 한계로 되어 있고, 이것을 사용하여 제작한 반도체 소자의 집적도는 16M 비트 DRAM에 상당한다.
그러나 LSI의 양산은 이미 이 단계까지 와 있어 더 나은 미세화 기술의 개발이 급선무가 되고 있다.
이와 같은 배경에 이해 차세대의 미세 가공 기술로서 원자외선 리소그래피가 유망시되고 있다. 원자외선 리소그래피는 0.2 내지 0.4㎛의 가공도 가능하며, 광흡수가 낮은 레지스터 재료를 사용했을 경우, 기판에 대하여 수직에 가까운 측벽을 갖는 패턴 형성이 가능해진다.
최근 원자외선을 광원으로 하여 고휘도의 KrF 엑시머 레이저를 이용하는 기술이 주목받고 있다.
한편, 반도체 소자가 점차로 고집적화 됨에 따라 그에 따른 여러 가지 방법 중 소자 격리영역과 소자형성영역 즉, 활성영역의 크기를 축소하는 방법들이 제안되고 있다.
상기와 같은 소자격리영역의 형성기술로는 로코스(LOCOS : LOCal Oxidation of Silicon) 공정을 사용하였다. 이러한 로코스 공정을 이용한 격리영역 형성공정은 그 공정이 간단하고 재현성이 우수하다는 장점이 있어 많이 사용되고 있다.
그러나 소자가 점차로 고집적화함에 따라 로코스 공정으로 격리영역을 형성하는 경우 로코스로 형성된 격리산화막의 특징인, 활성영역으로 확장되는 격리산화막 에지부의 버즈빅(Bird's Beak) 발생 때문에 활성영역의 면적이 축소되어 64MB급 이상의 디램(DRAM : Dynamic Random Access Memory) 소자에서 사용하기에는 적합하지 못한 것으로 알려져 있다.
그래서 종래 로코스를 이용한 격리영역의 형성방법에는 버즈빅의 생성을 방지하거나 또는 버즈빅을 제거하여 격리영역을 축소하고 활성영역을 늘리는 등의 어브밴스드 로코스(Advanced LOCOS) 공정이 제안되어 64MB 또는 256MB급 디램의 제조공정에서 사용되었다.
그러나 이러한 어드밴스드 로코스를 사용한 격리영역의 형성공정도 셀 영역의 면적이 0.2㎛ 이하를 요구하는 기가(GIGA)급 이상의 디램에서는 격리영역이 차지하는 면적이 크다는 문제점과 로코스 공정으로 형성되는 필드 산화막이 실리콘 기판과의 계면에서 형성되면서 실리콘 기판의 농도가 필드 산화막과 결합으로 인해 낮아지게 되어 결과적으로 누설전류가 발생하는 등의 문제점이 발생하여 격리영역의 특성이 나빠지므로 기가 디램급 이상의 격리영역 형성방법으로 격리영역의 두께 조절이 용이하고 격리 효과를 높일 수 있는 트렌치(Trench)를 이용한 STI(shallow Trench Isolation) 구조를 갖는 격리영역 형성방법이 제안되었다.
상기와 같은 STI 구조를 갖는 소자 격리막을 형성하기 위해 소자 격리용 스 페이스 형성 즉, 트렌치를 형성할 경우 일반적인 라인 패턴(line pattern)과 달리 가공영상(aerial image)의 강도(intensity)가 작고 슬로프(slope)가 완만하기 때문에 해상력과 콘트라스트가 떨어지는 경향이 있다.
일반적으로 집적회로, 트랜지스터, 액정 또는 다이오드 등의 제조 프로세스에서, 미세한 패턴을 형성하기 위한 포토리소그래피 공정 및/또는 이에 접속하는 전극패턴을 형성하기 위한 에칭공정에서 사용되고 있다.
예를 들면, 반도체 기판위에 원하는 패턴의 반도체층을 형성하는 경우, 우선 반도체 기판 위에 절연막, 배선층 등을 형성하고, 세정한 후, 그 패턴에 적합한 포토레지스트를 도포한다.
여기서 포토레지스트의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 가장 일반적이다.
다음에, 원하는 패턴에 대응한 포토 마스크를 포토레지스트상에 배치해서 자외선을 조사해서 노광(露光)한다. 계속해 현상공정을 통해 소망하는 포토레지스트 패턴을 형성한다.
여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된다.
그리고 상기 포토레지스트 패턴을 마스크로 이용하여 상기 층을 선택적으로 제거함으로써 원하는 패턴을 형성할 수 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 패턴 형성방법을 설명하면 다음과 같다.
도 1은 종래 기술에 의한 반도체 소자의 패턴을 형성하기 위한 포토 마스크를 나타낸 평면도이다.
도 1에 도시한 바와 같이, 일정한 폭을 갖는 슬릿(slit)(11)을 갖는 포토 마스크(10)를 구성하여 상기 슬릿(11)에 대응되는 부분에 패턴(pattern)이 형성되게 하고 있다.
도 2a 내지 도 2b는 도 1의 포토 마스크를 사용한 종래의 반도체 소자의 패턴 형성방법을 나타낸 단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(20)상에 포토레지스트(30)를 도포한 후, 상기 포토레지스트(30)의 상부에 슬릿형 포토 마스크(10)를 정렬한다.
이어, 상기 포토 마스크(10)를 마스크로 이용하여 전면에 KrF 엑시머 레이저를 조사하여 상기 포토 마스크(10)의 슬릿 부분에 대응되게 상기 포토레지스트(30)를 선택적으로 노광한다.
도 2b에 도시한 바와 같이, 상기 노광된 포토레지스트(30)를 현상하여 포토레지스트 패턴(30a)을 형성한다.
한편, 이후 공정은 도면에 도시하지 않았지만, 상기 포토레지스트 패턴(30a)을 마스크로 이용하여 상기 반도체 기판(20)을 선택적으로 제거하여 소정깊이를 갖는 트렌치를 형성한다.
이어, 상기 포토레지스트 패턴(30a)을 제거하고, 상기 트렌치의 내부에 절연 물질을 매립하여 소자 격리막을 형성하고 있다.
그러나 상기와 같은 종래의 반도체 소자의 패턴 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 슬릿형 포토 마스크를 이용하여 포토레지스트를 노광함으로써 해상력(KrF 엑시머 레이저의 경우 180㎚ 정도가 한계)과 콘트라스트(contrast)가 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 더블 노광(double expose)을 통해 해상과 콘트라스트(contrast)를 향상시키면서 소자 격리용 스페이스 패턴을 형성하도록 한 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 패턴 형성방법은 반도체 기판상에 포토레지스트를 도포하는 단계와, 상기 포토레지스트의 상부에 제 1 포토 마스크와 제 2 포토 마스크를 소정부분 겹쳐서 정렬하는 단계와, 상기 제 1 포토 마스크와 제 2 포토 마스크의 전면에 광을 조사하여 상기 제 1 포토 마스크와 제 2 포토 마스크의 겹쳐지는 부분에서 상기 포토레지스트를 선택적으로 노광하는 단계와, 상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 패턴 형성방법을 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 반도체 소자의 패턴을 형성하기 위한 포토 마스크를 나타낸 평면도이다.
도 3에 도시한 바와 같이, 제 1 포토 마스크(110)와 제 2 포토 마스크(120)를 사용하여 문턱 에너지(threshold energy ; Eth) 이하로 노광하여 겹쳐지는 부분(A)에서 패턴(pattern)이 형성되게 한다.
도 4a 내지 도 4b는 도 3의 포토 마스크를 이용한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 반도체 기판(130)상에 포토레지스트(140)를 도포한 후, 상기 포토레지스트(140)의 상부에 제 1 포토 마스크(110)와 제 2 포토 마스크(120)를 일정부분 겹쳐서 정렬한다.
여기서, 상기 반도체 기판(130)상에는 버퍼 산화막과 질화막이 차례로 형성되어 있고, 상기 질화막상에 포토레지스트(140)가 도포된다.
또한, 일반적으로 포토레지스트에는 네거티브 포토레지스트와 포지티브 포토레지스트가 있다.
먼저, 네거티브 포토레지스트는 일반적으로 경화 고무계 수지와 비스디아지드계 화합물의 혼합물을 유기 용제 중에 함유한 것인데, 후자에는 감광성이 있고, 가교제로서 작용한다.
상기 네거티브 포토레지스트에서는 광조사 부분이 가교제에 의해서 그물코 구조로 되어서 경화하고, 미조사 부분과의 사이에 현상에 대한 용해도의 차를 일으키는 점을 이용해서 패턴이 형성된다.
상기 포지티브 포토레지스트에서는 광조사 부분은 현상액(알칼리계)에 녹게 되고, 미노광부가 불용성이기 때문에 네거티브 포토레지스트처럼 용해도의 차를 사용해서 패턴이 형성된다.
상기 포지티브 포토레지스트는 일반적으로 키논디아지드계의 감광제와 알칼리 가용의 페놀계 수지와 유기 용제로 되어 있어, 혼합물 자체는 알칼리에는 불용(不溶)이지만 광조사에 의해서 알칼리 가용(可溶)으로 된다.
이어, 상기 겹쳐진 제 1, 제 2 포토 마스크(110,120)를 마스크로 이용하여 전면에 KrF 엑시머 레이저 등의 광을 조사하여 상기 제 1, 제 2 포토 마스크(110,120)의 겹쳐지는 부분(A)에 대응되게 상기 포토레지스트(140)를 선택적으로 노광한다.
도 4b에 도시한 바와 같이, 상기 노광된 포토레지스트(140)를 현상하여 포토레지스트 패턴(140a)을 형성한다.
이후 공정은 도면에 도시하지 않았지만, 상기 포토레지스트 패턴(140a)을 마스크로 이용하여 상기 반도체 기판(130)을 선택적으로 제거하여 표면으로부터 소정깊이를 갖는 트렌치를 형성한다.
이어, 상기 포토레지스트 패턴(140a)을 제거하고, 상기 트렌치의 내부에 절연 물질을 매립하여 소자 격리막을 형성하고 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 패턴 형성방법은 다음과 같은 효과가 있다.
즉, 두 개의 포토 마스크로 노광하여 겹쳐지는 부분에서 패턴이 형성되게 함으로써 소자 격리용 스페이스 패턴을 형성할 경우에 서브 100㎚의 해상력과 콘트라스트를 향상시킬 수 있다.

Claims (2)

  1. 반도체 기판상에 포토레지스트를 도포하는 단계;
    상기 포토레지스트의 상부에 제 1 포토 마스크와 제 2 포토 마스크를 소정부분 겹쳐서 정렬하는 단계;
    상기 제 1 포토 마스크와 제 2 포토 마스크의 전면에 광을 조사하여 상기 제 1 포토 마스크와 제 2 포토 마스크의 겹쳐지는 부분에서 상기 포토레지스트를 선택적으로 노광하는 단계;
    상기 노광된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.
  2. 제 1 항에 있어서, 상기 광은 KrF 엑시머 레이저를 사용하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
KR1020050067781A 2005-07-26 2005-07-26 반도체 소자의 패턴 형성방법 KR100685897B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050067781A KR100685897B1 (ko) 2005-07-26 2005-07-26 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067781A KR100685897B1 (ko) 2005-07-26 2005-07-26 반도체 소자의 패턴 형성방법

Publications (2)

Publication Number Publication Date
KR20070013461A KR20070013461A (ko) 2007-01-31
KR100685897B1 true KR100685897B1 (ko) 2007-02-26

Family

ID=38013159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067781A KR100685897B1 (ko) 2005-07-26 2005-07-26 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100685897B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011000A (ko) * 1999-07-24 2001-02-15 김영환 이중 노광을 이용한 캐패시터 패턴 형성방법
KR20020037096A (ko) * 2000-11-13 2002-05-18 윤종용 반도체 장치의 미세패턴 형성방법
KR20050102074A (ko) * 2005-03-04 2005-10-25 후지쯔 가부시끼가이샤 포토마스크 및 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011000A (ko) * 1999-07-24 2001-02-15 김영환 이중 노광을 이용한 캐패시터 패턴 형성방법
KR20020037096A (ko) * 2000-11-13 2002-05-18 윤종용 반도체 장치의 미세패턴 형성방법
KR20050102074A (ko) * 2005-03-04 2005-10-25 후지쯔 가부시끼가이샤 포토마스크 및 반도체 장치의 제조 방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1020010011000
1020020037096
1020050102074

Also Published As

Publication number Publication date
KR20070013461A (ko) 2007-01-31

Similar Documents

Publication Publication Date Title
US9857684B2 (en) Silicon-containing photoresist for lithography
US11137685B2 (en) Semiconductor method of protecting wafer from bevel contamination
TWI413160B (zh) 半導體微影製程
US11158505B2 (en) Anti-reflective coating by ion implantation for lithography patterning
US20090246958A1 (en) Method for removing residues from a patterned substrate
TWI699821B (zh) 半導體裝置之製造方法
US11387104B2 (en) Grafting design for pattern post-treatment in semiconductor manufacturing
US10866517B2 (en) Lithography techniques for reducing resist swelling
US10394126B2 (en) Photolithography process and materials
CN116825618A (zh) 台阶微结构的制备方法
KR100685897B1 (ko) 반도체 소자의 패턴 형성방법
TWI737782B (zh) 微影圖案化的方法
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
US20220299879A1 (en) Lithography techniques for reducing defects
US20220301849A1 (en) Method for reducing charging of semiconductor wafers
JP2012178394A (ja) 半導体装置の製造方法および半導体装置ならびに露光装置
TW201824345A (zh) 半導體裝置的製作方法
US6281130B1 (en) Method for developing ultra-thin resist films
KR100244265B1 (ko) 반도체소자의 트랜치 형성방법
CN116721909A (zh) 深沟槽光刻对准标记的制作方法
TW469506B (en) Pattern transfer method
CN116263563A (zh) 光刻胶层的处理方法及光刻胶层
US8323876B1 (en) Methods of forming integrated circuit devices using anti-penetration films to block acid transfer into anti-reflective coatings
JPH0653115A (ja) パターン形成方法
KR20020056014A (ko) 반도체소자의 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee