KR20050102074A - 포토마스크 및 반도체 장치의 제조 방법 - Google Patents

포토마스크 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20050102074A
KR20050102074A KR1020057003836A KR20057003836A KR20050102074A KR 20050102074 A KR20050102074 A KR 20050102074A KR 1020057003836 A KR1020057003836 A KR 1020057003836A KR 20057003836 A KR20057003836 A KR 20057003836A KR 20050102074 A KR20050102074 A KR 20050102074A
Authority
KR
South Korea
Prior art keywords
pattern
gate
mask
photomask
resolution limit
Prior art date
Application number
KR1020057003836A
Other languages
English (en)
Other versions
KR100730266B1 (ko
Inventor
다까요시 미나미
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020057003836A priority Critical patent/KR100730266B1/ko
Publication of KR20050102074A publication Critical patent/KR20050102074A/ko
Application granted granted Critical
Publication of KR100730266B1 publication Critical patent/KR100730266B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76Patterning of masks by imaging
    • G03F1/78Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

게이트 패턴(1) 및 게이트 패턴(1)간 거리가 넓은 부위에 삽입되어 이루어지는 해상 가능선폭의 어시스트 패턴(2a) 및 해상 한계 이하의 선폭의 어시스트 패턴(2b)을 구비한 하프톤 위상 시프트 마스크(11)와, 포토마스크(11)의 게이트 패턴(1)에 대응한 시프터 패턴(3)을 갖는 레벤슨 위상 시프트 마스크(12)를 이용하여, 이중 노광 처리한다. 이 때, 어시스트 패턴(2a), (2b)은 소거되고, 게이트 패턴(1)만이 전사된다. 이에 의해, 이중 노광 처리에 의해 패턴 전사를 행할 때에, 패턴의 공통 초점 심도를 향상시켜, 선폭의 고균일화를 실현하여, 신뢰성이 높은 반도체 장치의 제조를 가능하게 한다.

Description

포토마스크 및 반도체 장치의 제조 방법{METHOD FOR FABRICATING PHOTOMASK AND SEMICONDUCTOR DEVICE}
본 발명은, 포토마스크 및 반도체 장치의 제조 방법에 관한 것으로, 특히 극미세한 사이즈의 게이트를 형성하는 경우에 적용하기에 적합하다.
최근에는, 디바이스의 미세화에 수반하여, 미세 패턴 및 미세 피치의 형성이 곤란하게 되어 왔으며, 미세 패턴 형성을 위해, 1층으로 포토마스크를 2매 사용하는 이중 노광 프로세스가 도입되어 왔다. 현재, 이 이중 노광 프로세스 중에서 특히 주목받고 있는 기술 중에 페이즈 엣지(Phase Edge) 기술이 있다. 이 기술은, 주로 게이트 형성에 사용되고 있으며, 미세 게이트 패턴을 형성하는 영역에는, 통상 패턴을 형성하는 포토마스크(바이너리 마스크나 하프톤 위상 시프트 마스크) 이외에, 레벤슨 위상 시프트 마스크(Levenson Phase Shift Mask)가 이용된다. 레벤슨 위상 시프트 마스크는, 게이트 전극으로 되는 패턴의 양측에 0/π상의 시프터를 배치함으로써, 이 영역의 광의 진폭을 반전시켜, 콘트라스트를 높게 하는 효과를 갖는다. 이에 의해, 100㎚ 이하의 패턴조차 안정적으로 형성하는 것을 가능하게 하고 있다. 이 기술에 관한 대표적 문헌으로서는, 그 원리에 대하여 기재한 미국 특허 제5,573,890호나, 시프터의 배치 방법을 기재한 미국 특허 제5,858,580호가 있다.
도 7A∼도 7C는, 페이즈 엣지 기술을 이용하여 게이트 패턴을 형성하는 경우에 대해 설명하기 위한 개략 평면도이다.
1장째의 포토마스크(111)는, 도 7A에 도시한 바와 같이, 통상의 게이트 패턴을 형성하기 위한 제1 마스크(바이너리 마스크 또는 하프톤 위상 시프트 마스크)이다. 이 포토마스크(111)는, 게이트를 형성하기 위한 게이트 패턴(101)을 갖고 이루어지고, 게이트 패턴(101)이 기판 상의 포토레지스트에 노광·전사된다. 또 편의상, 게이트 패턴(101)이 전사되어 게이트가 형성되었을 때에, 게이트의 활성 영역(100) 상에 위치하는 부위를 게이트 전극, 그 이외(소자 분리 구조 상을 포함함)에 위치하는 부위를 게이트 배선이라고 한다.
2장째의 포토마스크(112)는, 도 7B에 도시한 바와 같이, 레벤슨 위상 시프트 마스크(제2 마스크)이다. 이 포토마스크(112)는, 포토마스크(111)의 게이트 패턴(101)에 대응한 시프터 패턴(102)을 갖고 이루어진다.
이들 2매의 포토마스크(111, 112)를 중첩시킨 이미지를 도 7C에 도시한다. 도시한 바와 같이 위치 정렬을 행하여, 각각의 포토마스크를 연속하여 노광(노광하는 순서는 어느 쪽이 앞이어도 무관함)함으로써, 기판 상의 포토레지스트에 게이트 패턴을 전사할 수 있다. 포토마스크(112)에 레벤슨 위상 시프트 마스크를 이용함으로써, 이중 노광 처리가 실시되어 있는 부분만 게이트 패턴의 선폭이 극미세로 되는 것을 알 수 있다.
그러나, 이러한 미세 패턴을 형성하는 페이즈 엣지 기술에도 문제점이 존재한다. 그것은, 초점 심도이다. 레벤슨 위상 시프트 마스크는, 전술한 바와 같이 고콘트라스트를 실현하고 있기 때문에, 디바이스를 제조하는 데에 충분한 초점 심도를 얻을 수 있다. 이것에 대하여, 통상 패턴을 형성하는 마스크(바이너리 마스크/하프톤 위상 시프트 마스크)는, 해상(解像) 한계 부근에서 패턴의 형성을 행하고 있기 때문에, 이중 노광 처리에 의하지 않는 게이트 패턴 등에서는 초점 심도를 충분히 얻을 수 없다. 또한, 이중 노광 처리에 의한 게이트 전극 패턴이라도, 통상 패턴을 형성하는 포토마스크를 노광할 때에는, 마찬가지로 초점 심도를 충분히 얻는 것이 곤란하게 된다. 이 때문에, 게이트 전극에서는 디바이스 특성상, 선폭의 고균일화가 요구되고 있음에도 불구하고, 통상 패턴을 형성하는 마스크를 노광할 때의 포커스값 어긋남에 의해, 치수 균일성을 열화시키고 있었다.
본 발명은, 상기의 문제를 감안하여 이루어진 것으로, 이중 노광 처리에 의해 패턴 전사를 행할 때에, 패턴의 공통 초점 심도를 향상시켜, 선폭의 고균일화를 실현함으로써, 신뢰성이 높은 반도체 장치의 제조를 가능하게 하는 포토마스크 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
<발명의 개시>
본 발명의 반도체 장치의 제조 방법은, 이중 노광 처리에 의해 패턴 전사를 행하는 반도체 장치의 제조 방법으로서, 주로 게이트 패턴의 전사에 주안을 두고 있고, 제1 패턴 및 제2 패턴을 갖는 제1 마스크를 이용하여 노광하는 공정과, 제3 패턴을 갖는 제2 마스크를 이용하여 노광하는 공정을 포함하며, 상기 이중 노광 처리에 의해, 상기 제3 패턴에 의해 상기 제2 패턴을 소거하고, 상기 제1 패턴만을 전사한다.
여기서, 상기 제2 패턴은, 모두 해상 한계 폭 이상으로 되거나, 또는 해상 한계 폭 이상으로 되는 부분을 갖는다.
또한, 상기 제2 패턴을 해상 한계 폭 이하로 되는 부분을 갖도록 형성해도 된다.
본 발명의 포토마스크는, 이중 노광 처리에 의해 패턴 전사를 행하기 위한 포토마스크로서, 제1 패턴 및 제2 패턴을 갖는 제1 마스크와, 제3 패턴을 갖는 제2 마스크를 포함하며, 상기 이중 노광 처리에 의해, 상기 제3 패턴에 의해 상기 제2 패턴을 소거하고, 상기 제1 패턴만을 전사하는 것이다.
도 1A ∼ 도 1C는 제1 실시예에 따른 게이트를 구비한 반도체 장치의 제조 방법을 설명하기 위한 개략 평면도.
도 2는 제1 실시예에 의해 게이트 패턴을 전사하여 이루어지는 레지스트 패턴의 모습을 도시하는 개략 평면도.
도 3A, 도 3B는 발명이 발휘하는 효과의 상세 내용을 설명하기 위한 특성도.
도 4A ∼ 도 4C는 제2 실시예에 따른 게이트를 구비한 반도체 장치의 제조 방법을 설명하기 위한 개략 평면도.
도 5A ∼ 도 5C는 제3 실시예에 따른 게이트를 구비한 반도체 장치의 제조 방법을 설명하기 위한 개략 평면도.
도 6은 제3 실시예에서, 어시스트 패턴의 광폭 부위의 선폭의 비교를 도시하는 개략 평면도.
도 7A ∼ 도 7C는 종래의 페이즈 엣지 기술을 이용하여 게이트 패턴을 형성하는 경우에 대해 설명하기 위한 개략 평면도.
<발명을 실시하기 위한 최량의 형태>
-본 발명의 기본 골자-
본 발명자는, 페이즈 엣지 기술에 수반하는 전술한 문제점, 즉 이중 노광 처리에 의해 게이트 패턴을 형성하는 경우에, 패턴의 공통 초점 심도가 불충분하게 되어, 치수 균일성의 열화를 초래하는 문제를 해결하기 위해, 페이즈 엣지 기술에 후술하는 어시스트 패턴의 형성 기술의 개량 사상을 결합시키는 것에 상도했다.
여기서, 어시스트 패턴(스캐터링 바)의 형성 기술에 대하여 설명한다.
포토마스크 상에서, 동일한 선폭의 패턴이라도 패턴간 거리(스페이스폭)가 상이하면, 기판 상에 패턴을 전사한 경우에, 각각의 치수가 상이하고, 또한 각각의 패턴에서 초점 심도가 상이한 경우가 있다. 각각의 치수(선폭)가 상이한 경우에는, 광 근접 효과 보정(Optical Proximity Correction : OPC) 처리를 포토마스크 상에서 행함으로써 어느 정도 치수를 일치시키는 것이 가능하게 된다. 한편, 초점 심도가 상이한 경우에는, 초점 심도가 열화되어 있는 부분(스페이스폭이 어느 정도넓은 패턴) 등에서, 패턴과 패턴 사이에 해상 한계 이하의 폭의 미세한 패턴을 일정한 스페이스를 취하여 삽입한다. 해상 한계 이하이기 때문에, 이 패턴은 전사되지 않는다. 이에 따라 패턴간 거리(스페이스폭)의 변동을 작게 하고, 반복 패턴 등에서 초점 심도가 커지는 조명 조건(예를 들면, 비스듬한 입사 조명)을 사용함으로써, 종합적인 초점 심도의 향상을 도모하고 있다. 이러한 해상 한계 이하의 미세한 패턴을 어시스트 패턴(스캐터링 바)이라고 칭하며, 초점 심도를 향상시키는 대표적인 방법 중 하나이다.
이 형성 기술에서는, 어시스트 패턴은 그 성질로부터 어디까지나 전사되지 않을 것을 필요로 하며, 따라서 이것을 전술한 바와 같이 「해상 한계 이하의 미세한 패턴」으로 형성하는 것이 필수로 되지만, 이 극미세 패턴을 마스크에 형성하는 것 자체가 곤란하며, 이에 제한되어 충분한 효과를 생성하기까지는 이르지 않는 현황에 있다.
본 발명자는, 초점 심도의 저하의 주요인이, 이중 노광 프로세스에서의 통상 패턴을 형성하는 제1 마스크(바이너리 마스크/하프톤 위상 시프트 마스크)에 있는 것을 감안하여, 이 제1 마스크의 패턴 간격이 넓은 부위에 어시스트 패턴을 삽입하고 보간하여, 패턴간 거리를 균일화한다. 이 때, 이중 노광 프로세스가 2종의 포토마스크를 이용하여, 즉 합성 패턴을 형성하는 기술인 것을 이용한다. 즉, 전술한 바와 같이 종래의 어시스트 패턴의 형성 기술에서는, 애당초 어시스트 패턴을 해상 한계 이하의 미세한 패턴으로 형성하는 것을 전제로 하고 있었지만, 이중 노광 프로세스에서의 해당 합성에 의해 어시스트 패턴이 소거되고 전사되지 않으면 되므로, 해상 한계 이하라는 제약에 구속되지 않고, 비교적 용이하게 어시스트 패턴을 형성할 수 있다.
또한, 해상 한계 이하의 선폭의 어시스트 패턴에서는, 미세 패턴이기 때문에 포토마스크를 형성하는 데에 있어서 정확하게 가공·검사를 행할 수 없기 때문에, 패턴간 거리(스페이스 폭)마다 치수를 바꾸는 것은 곤란하였지만, 해상 가능한 선폭의 어시스트 패턴에서는 스페이스폭마다 치수를 바꾸는 것이 비교적 용이하며, 전사 패턴의 선폭 및 스페이스폭에 대응하여 최적의 선폭의 어시스트 패턴을 설치하는 것이 가능하게 된다.
이와 같이 본 발명에서는, 전사 패턴 외에 추가로 해상 한계 이하의 선폭으로 한다고 하는 제약에 구속되지 않고 어시스트 패턴을 형성한 제1 마스크와, 레벤슨 위상 시프트 마스크 등의 제2 마스크를 이용하여 이중 노광함으로써, 어시스트 패턴을 소거하고 게이트 패턴으로 대표되는 원하는 패턴만을 전사한다. 이에 의해, 용이하고 확실하게 공통 초점 심도를 향상시킬 수 있다. 또한, 전사 패턴의 선폭 및 스페이스폭에 대응하여 어시스트 패턴을 최적화함으로써, 보다 공통 초점 심도를 향상시켜, 전사 패턴선폭의 고균일화를 실현하는 것이 가능하게 된다.
-본 발명의 구체적인 여러 실시예-
(제1 실시예)
도 1A∼ 도 1C는, 제1 실시예에 따른 게이트를 구비한 반도체 장치의 제조 방법을 설명하기 위한 개략 평면도이다. 여기서는, 페이즈 엣지 기술을 이용하여 게이트 패턴을 형성하는 공정을 중심으로 설명한다.
1장째의 포토마스크(11)는, 도 1A에 도시한 바와 같이, ArF 엑시머 레이저용의 하프톤 위상 시프트 마스크(예를 들면 투과율 6%)이다. 이 포토마스크(11)는, 게이트를 형성하기 위한 게이트 패턴(1)과, 게이트 패턴(1)간 거리가 넓은 부위에 삽입되어 이루어지는 어시스트 패턴(2a, 2b, 2c)을 구비하여 구성되어 있다. 여기서, 어시스트 패턴(2a)은, 노광 대상의 활성 영역(10)의 위치에만 대응하는 형상으로 되고, 어시스트 패턴(2b)은, 어시스트 패턴(2a)과는 상이한 해상 한계 이하의 선폭으로 형성되어 있고, 이들 어시스트 패턴(2a, 2b)은 포토마스크(11)의 각 게이트 패턴(1)의 선폭과 스페이스폭에 따라 최적화된 선폭으로 되어 있다. 또한, 어시스트 패턴(2c)은, 해상 한계 이하의 선폭으로 형성되어 있다. 이들 어시스트 패턴은, 최종적으로는 소거되기 때문에, 각각의 패턴선폭 및 스페이스폭에 따라 최적으로 선택하는 것이 가능하게 된다.
2장째의 포토마스크(12)는, 도 1B에 도시한 바와 같이, ArF 엑시머 레이저용의 레벤슨 위상 시프트 마스크이다. 포토마스크(12)는, 포토마스크(11)의 게이트 패턴(1)에 대응한 시프터 패턴(3)을 갖고 구성되어 있다.
이들 2매의 포토마스크(11, 12)를 사용하여, 게이트 패턴의 형성을 행한다.
우선, 소자 영역(활성 영역)이 형성되어 있는 웨이퍼 기판(20) 상에, 게이트산화막으로 되는 실리콘 산질화막(도시 생략)을 막 두께 1㎚ 정도로 성막하고, 계속해서 다결정 실리콘막(도시 생략)을 막 두께 100㎚ 정도로 성막한다. 그 위에 유기형의 반사 방지막(도시 생략)을 막 두께 80㎚ 정도로 도포하고, 또한 감광 재료인 ArF형의 포지티브형 레지스트(도시 생략)를 막 두께 250㎚∼300㎚ 정도로 도포한다.
이 상태의 웨이퍼 기판(13)에, ArF 엑시머 레이저를 광원으로 하는 축소 투영 노광 장치에 의해, 전술한 2매의 포토마스크(11, 12)를 연속하여 노광(노광하는 순서는 어느 쪽이 앞이어도 무관함)한다. 하프톤 위상 시프트 마스크인 포토마스크(11)의 노광 조건을, 개구율(NA)이 0.75이고, 2/3 윤대(輪帶)조명(annular illumination)(σ값 : 0.567/0.85)으로 하고, 노광량을 150J/㎠∼200J/㎠ 정도로 한다. 한편, 레벤슨 위상 시프트 마스크인 포토마스크(12)의 노광 조건을, 개구율(NA)이 0.75이고, σ값은 0.30으로 하고, 노광량을 1OOJ/㎠∼15OJ/㎠ 정도로 한다.
이들 2매의 포토마스크(11, 12)를 중첩시킨 이미지를 도 1C에 도시한다.
이와 같이, 포토마스크(11)의 어시스트 패턴(2a)은 포토마스크(12)의 시프터 패턴(3)에 포함되도록 중첩하고 있기 때문에, 해상 가능한 선폭임에도 불구하고, 전사되지는 않는다. 또한, 어시스트 패턴(2b)은 시프터 패턴(3)과 중첩되지 않지만, 해상 한계 이하의 선폭이기 때문에 전사되지는 않는다. 한편, 포토마스크(11)의 게이트 패턴(1)은, 그 게이트 전극 패턴(1a)이 포토마스크(12)의 시프터 패턴(3)간의 협폭 부위와 중첩되어 있기 때문에, 게이트 전극 패턴(1a)은 폭이 좁고, 게이트 배선 패턴(1b)은 이것보다는 폭 넓게 전사된다.
그 후, 열 처리(PEB) 및 현상 처리를 행하여, 레지스트 패턴의 형성을 행한다. 이 때의 모습을 도 2에 도시한다. 도시한 바와 같이, 레지스트 패턴(14)은 포토마스크(11, 12)가 반영되어, 게이트 전극 패턴 부분이 좁은 형상으로 형성되어 있다.
그리고, 이 레지스트 패턴(14)을 마스크로 반사 방지막, 다결정 실리콘막 및 게이트 산화막을 에칭하여, 게이트(도시 생략)를 형성한다.
이와 같이, 본 실시예의 페이즈 엣지 기술에 따르면, 안정적으로 60㎚ 정도의 선폭의 게이트 전극을 갖는 게이트의 형성이 가능하게 된다. 이와 같이, 어시스트 패턴(2a, 2b)에 의해, 게이트 패턴의 공통 초점 심도가 향상되고, 이에 따라 웨이퍼면 내의 치수 균일성도 향상된다(통상적으로, 초점 심도가 부족하면 웨이퍼 기판 상의 단차의 영향에 따라 치수 변동이 커짐).
본 발명이 발휘하는 효과의 상세 내용을 도 3A 및 도 3B를 이용하여 설명한다.
도 3A는, 비교예로서 어시스트 패턴을 형성하지 않은 경우의 초점 심도를 도시하고 있고, 도 3B는, 본 발명에 따른 어시스트 패턴을 형성한 경우의 초점 심도를 도시하고 있다. 모두 패턴 피치가 250㎚∼2000㎚ 사이에 있는 경우에 대해 기재하고 있다. 여기서 삽입한 어시스트 패턴은, 게이트 패턴으로부터 60㎚의 간격을 설정하여, 선폭이 80㎚인 라인 패턴을 550㎚ 피치 이상의 게이트 패턴의 양측에 삽입하고 있다. 레지스트 패턴의 선폭을 80㎚로 비교한 경우, 공통된 초점 심도가 양측에서 0.22㎛(도 3A)로부터 0.32㎛(도 3B)로 증가하고 있으며, 그 효과는 1.5배이하 정도인 것을 알 수 있다.
도 3A에서는, 피치가 큰 게이트 패턴으로 초점 심도가 작아, 공통 초점 심도를 열화시킨 것에 대하여, 도 3B에서는 어시스트 패턴을 삽입함으로써, 어시스트 패턴을 삽입할 수 없는 피치가 작은 게이트 패턴보다도 초점 심도가 큰 것을 알 수 있다.
이상으로부터, 게이트선폭의 고균일화를 도모하는 데에 본 발명은 유효한 것을 확인할 수 있었다.
(제2 실시예)
도 4A∼도 4C는, 제2 실시예에 따른 게이트를 구비한 반도체 장치의 제조 방법을 설명하기 위한 개략 평면도이다. 여기서는, 페이즈 엣지 기술을 이용하여 게이트 패턴을 형성하는 공정을 중심으로 설명한다.
1장째의 포토마스크(21)는, 도 4A에 도시한 바와 같이, ArF 엑시머 레이저용의 하프톤 위상 시프트 마스크(예를 들면 투과율 6%)이다. 이 포토마스크(21)는, 게이트를 형성하기 위한 게이트 패턴(1)과, 게이트 패턴(1)간 거리가 넓은 부위에 삽입되어 이루어지는 해상 한계 이하의 선폭의 어시스트 패턴(23)을 구비하여 구성되어 있다. 여기서, 각 어시스트 패턴(23)은 모두 동일 폭, 예를 들면 웨이퍼 기판(20) 상에서 50㎚∼60㎚ 정도로 되어 있다.
2장째의 포토마스크(22)는, 도 4B에 도시한 바와 같이, ArF 엑시머 레이저용의 레벤슨 위상 시프트 마스크이다. 포토마스크(22)는, 포토마스크(21)의 게이트 패턴(1)에 대응한 시프터 패턴(3)을 갖고 구성되어 있다.
이들 2매의 포토마스크(21, 22)를 사용하여, 게이트 패턴의 형성을 행한다.
여기서는, 제1 실시예와 동일하게 실리콘 산질화막, 다결정 실리콘막, 반사 방지막 및 감광 재료인 ArF형의 포지티브형 레지스트가 형성된 웨이퍼 기판(20)을 이용하여, 동일 조건에서 이중 노광 처리한다. 이 노광 조건 하에서는, 어시스트 패턴(23)의 선폭이 웨이퍼 기판(20) 상에서 50㎚∼60㎚ 정도에서는, 웨이퍼 기판(20) 상에 패턴이 형성되지는 않는다. 즉 이 때의 포토마스크(21)의 실제 배선 최소선폭은 100㎚이다.
이들 2매의 포토마스크(21, 22)를 중첩시킨 이미지를 도 4C에 도시한다.
이와 같이, 포토마스크(21)의 어시스트 패턴(23)은 해상 한계 이하의 선폭이기 때문에 전사되지는 않는다. 한편, 포토마스크(21)의 게이트 패턴(1)은, 그 게이트 전극 패턴(1a)이 포토마스크(22)의 시프터 패턴(3)간의 협폭 부위와 중첩되어 있기 때문에, 게이트 전극 패턴(1a)은 폭이 좁고, 게이트 배선 패턴(1b)이 이것보다는 폭 넓게 전사된다.
그 후, 열 처리(PEB) 및 현상 처리를 행하고, 레지스트 패턴의 형성을 행한다. 그리고, 이 레지스트 패턴을 마스크로 반사 방지막, 다결정 실리콘막 및 게이트 산화막을 에칭하여, 게이트(도시 생략)를 형성한다. 이와 같이, 본 실시예의 페이즈 엣지 기술에 따르면, 안정적으로 60㎚ 정도의 선폭의 게이트 전극을 갖는 게이트의 형성이 가능하게 된다. 이와 같이, 어시스트 패턴(23)에 의해 게이트 패턴의 초점 심도가 향상되며, 이에 따라 웨이퍼면 내의 치수 균일성도 향상된다(통상적으로, 초점 심도가 부족하면 웨이퍼 기판 상의 단차의 영향에 의해 치수 변동이 커짐).
(제3 실시예)
도 5A∼도 5C는, 제3 실시예에 따른 게이트를 구비한 반도체 장치의 제조 방법을 설명하기 위한 개략 평면도이다. 여기서는, 페이즈 엣지 기술을 이용하여 게이트 패턴을 형성하는 공정을 중심으로 설명한다.
1장째의 포토마스크(31)는, 도 5A에 도시한 바와 같이, ArF 엑시머 레이저용의 하프톤 위상 시프트 마스크(예를 들면 투과율 6%)이다. 이 포토마스크(31)는, 게이트를 형성하기 위한 게이트 패턴(1)과, 게이트 패턴(1)간 거리가 넓은 부위에 삽입되어 이루어지는 어시스트 패턴(24a, 24b, 24c)을 구비하여 구성되어 있다. 여기서, 어시스트 패턴(24a)은, 협폭 부위가 해상 가능선폭으로, 광폭 부위가 해상 한계 이하의 선폭으로 형성되고, 어시스트 패턴(24b)은, 어시스트 패턴(24a)과는 상이한 해상 한계 이하의 선폭으로 형성되어 있고, 이들 어시스트 패턴(24a, 24b)은 포토마스크(31)의 각 게이트 패턴(1)의 선폭과 스페이스폭에 따라 최적화된 선폭으로 되어 있다(도 6에, 어시스트 패턴(24a)의 광폭 부위의 선폭을 ①, 어시스트 패턴(24c)의 선폭을 ②로서 나타냄). 또한, 어시스트 패턴(24c)은, 해상 한계 이하의 선폭으로 형성되어 있다. 이들 어시스트 패턴은, 최종적으로는 소거되기 때문에, 각각의 패턴선폭 및 스페이스폭으로 최적으로 선택하는 것이 가능하게 된다.
이들 2매의 포토마스크(31, 32)를 사용하여, 게이트 패턴의 형성을 행한다.
여기서는, 제1 실시예와 동일하게 실리콘 산질화막, 다결정 실리콘막, 반사 방지막 및 감광 재료인 ArF형의 포지티브형 레지스트가 형성된 웨이퍼 기판(20)을 이용하여, 동일 조건에서 이중 노광 처리한다.
이들 2매의 포토마스크(31, 32)를 중첩시킨 이미지를 도 5C에 도시한다.
이와 같이, 포토마스크(31)의 어시스트 패턴(24a)의 광폭 부위 및 어시스트 패턴(24b)은, 포토마스크(32)의 시프터 패턴(3)에 포함되도록 중첩되어 있기 때문에, 해상 가능한 선폭임에도 불구하고, 전사되지는 않는다. 또한, 어시스트 패턴(24a)의 협폭 부위 및 어시스트 패턴(24c)은 시프터 패턴(3)과 중첩되지 않지만, 해상 한계 이하의 선폭이기 때문에 전사되지는 않는다. 한편, 포토마스크(31)의 게이트 패턴(1)은, 그 게이트 전극 패턴(1a)이 포토마스크(32)의 시프터 패턴(3)간의 협폭 부위와 중첩되어 있기 때문에, 게이트 전극 패턴(1a)은 폭이 좁고, 게이트 배선 패턴(1b)이 이것보다는 폭 넓게 전사된다.
그 후, 열 처리(PEB) 및 현상 처리를 행하여, 레지스트 패턴의 형성을 행한다. 그리고, 이 레지스트 패턴을 마스크로 반사 방지막, 다결정 실리콘막 및 게이트 산화막을 에칭하여, 게이트(도시 생략)를 형성한다.
이와 같이, 본 실시예의 페이즈 엣지 기술에 따르면, 안정적으로 60㎚ 정도의 선폭의 게이트 전극을 갖는 게이트의 형성이 가능하게 된다. 이와 같이, 어시스트 패턴(24a, 24b, 24c)에 의해, 패턴간 거리가 넓은 게이트 패턴에서의 초점 심도가 향상되고, 이에 따라 웨이퍼면 내의 치수 균일성도 향상된다(통상적으로, 초점 심도가 부족하면 웨이퍼 기판 상의 단차의 영향에 의해 치수 변동이 커짐).
본 발명에 따르면, 이중 노광 처리에 의해 패턴 전사를 행할 때에, 패턴의 공통 초점 심도를 향상시켜, 선폭의 고균일화를 실현함으로써, 신뢰성이 높은 반도체 장치의 제조가 가능하게 된다.

Claims (22)

  1. 이중 노광 처리에 의해 패턴 전사를 행하는 반도체 장치의 제조 방법이며,
    제1 패턴 및 제2 패턴을 갖는 제1 마스크를 이용하여 노광하는 공정과,
    제3 패턴을 갖는 제2 마스크를 이용하여 노광하는 공정을 포함하고,
    상기 이중 노광 처리에 의해, 상기 제3 패턴에 의해 상기 제2 패턴을 소거하고, 상기 제1 패턴만을 전사하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 패턴은, 해상 한계 폭 이상으로 되는 부분을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제2 패턴은, 모두 해상 한계 폭 이상으로 되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 패턴은, 해상 한계 폭 이하로 되는 부분을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴이고, 상기 해상 한계 폭 이상으로 되는 부분이 게이트 전극 패턴인 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제3항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴이고, 상기 해상 한계 폭 이상으로 되는 부분이 게이트 전극 패턴인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제4항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴이고, 상기 해상 한계 폭 이하로 되는 부분이 게이트 배선 패턴인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 제2 마스크는, 상기 제1 패턴에만 대응하도록 상기 제3 패턴이 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제2 패턴은, 상기 제1 패턴 사이에서 비교적 간격이 넓은 부위에 형성되어 있고, 상기 제1 패턴의 폭 및 상기 간격에 따라 상이한 폭으로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 제2 마스크는 위상 시프트 마스크인 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 이중 노광 처리에 의해 패턴 전사를 행하기 위한 포토마스크이며,
    제1 패턴 및 제2 패턴을 갖는 제1 마스크와,
    제3 패턴을 갖는 제2 마스크를 포함하고,
    상기 이중 노광 처리에 의해, 상기 제3 패턴에 의해 상기 제2 패턴을 소거하고, 상기 제1 패턴만을 전사하는 것을 특징으로 하는 포토마스크.
  13. 제12항에 있어서,
    상기 제2 패턴은, 해상 한계 폭 이상으로 되는 부분을 갖는 것을 특징으로 하는 포토마스크.
  14. 제12항에 있어서,
    상기 제2 패턴은, 모두 해상 한계 폭 이상으로 되는 것을 특징으로 하는 포토마스크.
  15. 제12항에 있어서,
    상기 제2 패턴은, 해상 한계 폭 이하로 되는 부분을 갖는 것을 특징으로 하는 포토마스크.
  16. 제12항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴인 것을 특징으로 하는 포토마스크.
  17. 제13항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴이고, 상기 해상 한계 폭 이상으로 되는 부분이 게이트 전극 패턴인 것을 특징으로 하는 포토마스크.
  18. 제14항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴이고, 상기 해상 한계 폭 이상으로 되는 부분이 게이트 전극 패턴인 것을 특징으로 하는 포토마스크.
  19. 제15항에 있어서,
    상기 제1 패턴이 게이트를 형성하기 위한 게이트 패턴이고, 상기 해상 한계 폭 이하로 되는 부분이 게이트 배선 패턴인 것을 특징으로 하는 포토마스크.
  20. 제12항에 있어서,
    상기 제2 마스크는, 상기 제1 패턴에만 대응하도록 상기 제3 패턴이 형성되는 것을 특징으로 하는 포토마스크.
  21. 제12항에 있어서,
    상기 제2 패턴은, 상기 제1 패턴 사이에서 비교적 간격이 넓은 부위에 형성되어 있고, 상기 제1 패턴의 폭 및 상기 간격에 따라 상이한 폭으로 형성되는 것을 특징으로 하는 포토마스크.
  22. 제12항에 있어서,
    상기 제2 마스크는 위상 시프트 마스크인 것을 특징으로 하는 포토마스크.
KR1020057003836A 2005-03-04 2003-02-27 포토마스크 및 반도체 장치의 제조 방법 KR100730266B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057003836A KR100730266B1 (ko) 2005-03-04 2003-02-27 포토마스크 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057003836A KR100730266B1 (ko) 2005-03-04 2003-02-27 포토마스크 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050102074A true KR20050102074A (ko) 2005-10-25
KR100730266B1 KR100730266B1 (ko) 2007-06-20

Family

ID=37280389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003836A KR100730266B1 (ko) 2005-03-04 2003-02-27 포토마스크 및 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100730266B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685897B1 (ko) * 2005-07-26 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
KR100881130B1 (ko) * 2007-05-28 2009-02-02 주식회사 하이닉스반도체 주변회로를 위한 게이트 패턴 형성 방법 및 이에 따른반도체 소자

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204131A (ja) * 1992-01-29 1993-08-13 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685897B1 (ko) * 2005-07-26 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 패턴 형성방법
KR100881130B1 (ko) * 2007-05-28 2009-02-02 주식회사 하이닉스반도체 주변회로를 위한 게이트 패턴 형성 방법 및 이에 따른반도체 소자

Also Published As

Publication number Publication date
KR100730266B1 (ko) 2007-06-20

Similar Documents

Publication Publication Date Title
US7790335B2 (en) Photomask and manufacturing method of semiconductor device
JP2004069841A (ja) マスクパターンおよびそれを用いたレジストパターンの形成方法
US6818480B2 (en) Method of forming a pattern of a semiconductor device and photomask therefor
JP2010156943A (ja) 背面位相格子マスク及びその製造方法
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
JP5220317B2 (ja) 半導体装置の製造方法
CN101458447A (zh) 光学近距修正、光掩模版制作及图形化方法
JP2002075857A (ja) レジストパタン形成方法
JP3353744B2 (ja) パターンの形成方法
US20090202925A1 (en) Photomask defect correction method, photomask manufacturing method, phase shift mask manufacturing method, photomask, phase shift mask, photomask set, and pattern transfer method
JP2008090286A (ja) マスク及びその形成方法
KR100730266B1 (ko) 포토마스크 및 반도체 장치의 제조 방법
CN101382732B (zh) 制作图案化材料层的方法
US8617797B2 (en) Pattern forming method, semiconductor device manufacturing method and phase shift photomask having dummy gate patterns
JP2008177480A (ja) 露光用マスク及びパターン形成方法
US6696227B2 (en) Shift multi-exposure method
US20030180629A1 (en) Masks and method for contact hole exposure
US20070231714A1 (en) Photomask making method and semiconductor device manufacturing method
US6759328B2 (en) Masks and method for contact hole exposure
US20020177047A1 (en) Photomask and method for manufacturing the same
KR100429860B1 (ko) 교번형 위상반전 마스크 및 그 제조방법
KR100811270B1 (ko) 단일 포토마스크를 이용한 패턴 형성방법
US7476472B2 (en) Method for designing photomask
JP2008026799A (ja) フォトマスク欠陥判定方法、フォトマスク製造方法及び半導体装置の製造方法
US8241836B2 (en) Method of fabricating a line pattern in a photoresist layer by using a photomask having slanted unit patterns

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 12