JP2008090286A - マスク及びその形成方法 - Google Patents

マスク及びその形成方法 Download PDF

Info

Publication number
JP2008090286A
JP2008090286A JP2007214022A JP2007214022A JP2008090286A JP 2008090286 A JP2008090286 A JP 2008090286A JP 2007214022 A JP2007214022 A JP 2007214022A JP 2007214022 A JP2007214022 A JP 2007214022A JP 2008090286 A JP2008090286 A JP 2008090286A
Authority
JP
Japan
Prior art keywords
pattern
forming
mask
auxiliary
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007214022A
Other languages
English (en)
Other versions
JP5580510B2 (ja
Inventor
Jae-Pil Shin
申在弼
Young-Ile Kim
金英一
Moon-Hyun Yoo
柳文鉉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008090286A publication Critical patent/JP2008090286A/ja
Application granted granted Critical
Publication of JP5580510B2 publication Critical patent/JP5580510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338Process specially adapted to improve the resolution of the mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】微細パターンを形成するためのマスク及びその形成方法を提供する。
【解決手段】二重パターニング工程でマスク上の第1及び第2パターンをそのまま下部の被転写物に転写させる微細パターンを形成するためのマスク及びその形成方法である。該マスク及び方法は、第1方向に繰り返された第1パターンと、第1パターンの間に位置し、第1パターンと平行に配列される第1幅W1の第2パターンと、を備え、第1パターンと第2パターンとの間に配置され、第2パターンと第1間隔D1を維持する補助パターンを備える。
【選択図】図9A

Description

本発明は、半導体素子の製造のためのマスク及びその形成方法に係り、特に微細パターンを有した半導体素子を製造するためのマスク及びその形成方法に関する。
最近、高集積化の趨勢によって、半導体素子を形成するためのパターンが次第に微細になっている。微細なパターンを含んだ個々の素子のサイズが小さくなるので、所望のパターンの幅及び間隔の和であるピッチを小さくしなければならない。しかし、素子のデザインルールの減少が急激に進められるにつれて、半導体素子の具現に必要なパターン、例えばラインアンドスペースパターン(以下、ラインパターンという)を形成するためのフォトリソグラフィ工程の解像度限界により微細パターンの形成に限界がある。
フォトリソグラフィの解像度限界を克服するために、いわゆる二重パターニング方法が提案された。二重パターニングは、多様な方法で具現されうるが、小さいフィーチャサイズのスペーサを形成する方法(例えば、特許文献1参照)及び自己整合方式(例えば、特許文献2参照)などに詳細に開示されている。
二重パターニングは、フォトリソグラフィにより、第1方向に反復される第1パターンを形成し、第1パターンの間に第1パターンと所定の間隔だけ離隔されて配置された第2パターンをフォトリソグラフィ以外の方式、例えばスペーサや自己整合方式で形成する技術である。しかし、第1及び第2パターンを転写するためのマスク上の当該パターン、特に第2パターンが実際に被転写物に転写されなければならない。
図1A及び図1Bは、従来の二重パターニングの一例である自己整合方式による微細パターンの形成方法を示す断面図である。a及びb領域は、第2パターンの欠陥が発生しうる領域であり、c領域は、正常に第2パターンが形成された領域である。ここで、欠陥とは、第2パターンが実際に被転写物に転写されない場合をいう。
図1A及び図1Bに示すように、被エッチング膜12が形成されている半導体基板10上にフォトリソグラフィにより形成された第1マスクパターン14が反復的に形成されている。ここで、第1マスクパターン14は、前述した第1パターン(図1Bの12a)を形成するためのものである。第1マスクパターン14が形成された半導体基板10上に、第1マスク層18及び第2マスク層20を形成する。第1マスク層18は、第1マスクパターン14の上面及び側壁を均一な厚さ、望ましくは、c領域の第1間隔D1の厚さほど覆うように形成される。第2マスク層20は、第1マスク層18を均一な厚さに覆う。このとき、第2マスク層20は、第1マスクパターン14と類似したエッチング特性を有する物質からなりうる。
次いで、ウェットエッチングを利用して第2マスク層20の一部を除去する。正常領域であるc領域には、リセスされた領域に第2マスクパターン20aが残存する。ここで、第2マスクパターン20aは、二重パターニングの第2パターンを形成するためのマスクである。しかし、欠陥領域であるa領域及びb領域には、第2マスクパターン20aが形成されずに除去される。その理由は、欠陥領域の第2マスク層20がウェットエッチングにより除去されて第2マスクパターン20aが形成されないためである。
第2マスクパターン20aが形成された状態で異方性エッチングを進めば、第1マスクパターン14の下部には第1パターン12aが形成され、正常領域であるc領域の第2マスクパターン20aの下部には第2パターン16cが形成される。しかし、欠陥領域であるa領域及びb領域には、第2マスクパターン20aが形成されないので、マスク上に存在する第2パターン16a,16bが半導体基板10上に転写されない。
米国特許第6,603,688号明細書 韓国特許出願2005−0032297号
本発明が解決しようとする課題は、二重パターニング工程でマスク上の第1及び第2パターンをそのまま下部の被転写物に転写させる微細パターンを形成するためのマスクを提供するところにある。
本発明が解決しようとする他の課題は、前記マスクを利用して微細パターンを形成するためのマスクの形成方法を提供するところにある。
前記課題を解決するための本発明によるマスクは、第1方向に繰り返された第1パターンと、前記第1パターンの間に位置し、前記第1パターンと平行に配列される第1幅W1の第2パターンと、を備える。また、前記第1パターンと前記第2パターンとの間に配置され、前記第2パターンと第1間隔D1を維持する補助パターンを備える。
本発明の前記補助パターンの間の間隔D2は、(W1+2×D1)でありうる。また、前記補助パターンは、前記第2パターンと第1間隔D1を維持しつつ独立的に配置された第1補助パターンであり、前記第1パターンと前記第1間隔D1を維持するように前記第1パターンに結合された第2補助パターンでありうる。
前記他の課題を解決するための本発明によるマスクの形成方法は、まず、マスク上に第1方向に繰り返された第1パターンを形成する。次いで、前記第1パターンの間に位置し、前記第1パターンと平行に配列される第1幅W1の第2パターンを形成する。前記第1パターンと前記第2パターンとの間に配置され、前記第2パターンと第1間隔D1を維持する補助パターンを形成する。
前記補助パターンは、前記第2パターンと第1間隔D1を維持しつつ独立的に配置された第1補助パターンでありうる。このとき、前記第1補助パターンを形成するステップは、第1欠陥を有する第1幅W1の前記第2パターンを選択するステップと、前記第2パターンの少なくとも一側に前記第1間隔D1だけ物質膜を形成するステップと、前記物質膜の少なくとも一側に前記第1幅W1だけ物質膜をさらに形成するステップと、前記第1間隔D1の物質膜及び前記第2パターンを除去するステップと、を含みうる。
前記補助パターンは、前記第1パターンと第1間隔D1を維持するように前記第1パターンに結合された第2補助パターンでありうる。このとき、前記第2補助パターンを形成するステップは、第2欠陥を有する第1幅W1の第2パターンを選択するステップと、前記第2パターンの少なくとも一側と前記第1パターンとの間を物質膜で満たすステップと、前記第1パターンを除去するステップと、前記第1間隔D1の物質膜及び前記第2パターンを除去するステップと、を含みうる。
本発明による微細パターンを形成するためのマスク及びその形成方法によれば、第1パターンと第2パターンとの間に第1間隔D1を維持できる補助パターンを形成することによって、二重パターニング工程でマスク上の第1及び第2パターンが正常的に下部の被転写物に転写できる。
以下、添付された図面を参照しつつ、本発明の望ましい実施形態を詳細に説明する。後述する実施形態は、様々な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。実施形態の全体にわたって、同じ参照符号は同じ構成要素を表す。
本発明の実施形態は、二重パターニングによる微細パターンを形成するためのマスク及びその形成方法を提供する。この微細パターンは、フォトリソグラフィ方式により形成される第1パターンと、フォトリソグラフィの解像度を克服するために前記第1パターンの間に配置される第2パターンとに区分される。マスク上の微細パターンを被転写物に転写すれば、図1Aのように欠陥領域a,b及び正常領域cが発生しうる。本発明の実施形態は、欠陥領域a,bを防止するためのマスク及びその形成方法に関する。
本発明の実施形態を説明する前に、正常領域cのためのマスクについて説明する。図2は、正常領域cのための微細パターンが形成されたマスク100を示す平面図である。
図2に示すように、正常領域cの微細パターンは、一定のピッチで第1方向に繰り返された第1パターン104と、第1パターン104の間に位置する第2パターン102と、を備える。第1パターン104は、被転写物にフォトリソグラフィにより形成されるパターンである。第2パターン102は、第1パターン104を形成した後に、二重パターニングにより転写されるためのものである。第2パターン102は、第1幅W1を有し、かつ第1パターン104に対して第1間隔D1を維持しつつ平行に配列される。これにより、第2パターン102の両側に配置されている第1パターン104の間隔は、(W1+2×D1)が望ましい。
以下では、欠陥領域a,bの微細パターンを形成するためのマスクを中心に説明する。欠陥領域aの場合(以下、第1欠陥)は第1実施形態、欠陥領域bの場合(以下、第2欠陥)は第2実施形態に区分して説明する。
(第1実施形態)
図3は、本発明の第1実施形態における第1欠陥を内包した領域で微細パターンが形成されたマスク200を概念的に説明するための平面図である。
図3に示すように、マスク上には存在するが、被転写物には転写されない第1欠陥を有した第2パターン202の一側の(W2+2×D1)の距離には、第1パターン210が配置されていない。ここで、W2は、後述する第1補助パターン208の幅である。すなわち、第1欠陥は、第1パターン210と第2パターン202との間隔が第1補助パターンの幅W2と第1間隔D1×2との和である(W2+2×D1)と同じであるか、または広い場合である。
第2パターン202の幅W1は、フォトリソグラフィにより形成できる最小幅でありうる。また、第2パターンの幅W1と第1補助パターン208の幅W2とは同じでありうる。第1補助パターン208は、第2パターン202に対して第1間隔D1だけ離隔されて独立的に分離されて配置される。第1補助パターン208を形成する方法は、後述する。
図4は、本発明の第1実施形態による第1補助パターン208を形成する方法を示すフローチャートであり、図5Aないし図5Eは、図4を補充的に説明するための平面図である。ここで、第2パターン202は、ライン形態のパターンを中心に説明する。
図4及び図5Aに示すように、第1欠陥を有した第1幅W1の第2パターン202をマスク上から選択する(ステップS10)。第1欠陥は、図3を参照して説明した通りである。第1欠陥が存在すれば、マスク上の第2パターン202は、被転写物に転写されない。第2パターン202は、多様な形態で存在しうる。すなわち、第2パターン202が単独に存在することもあり、一部は、第1パターン(図2の104)と第1間隔D1だけ離隔されているが、残りは、第1欠陥をなしつつ突出されることもある。
次いで、図4及び図5Bに示すように、第2パターン202の少なくとも一側に第1間隔D1の幅で物質膜204を形成する(ステップS12)。また、物質膜204は、図5Bに示したように、第2パターン202の周囲に沿って第1間隔D1の幅で形成できる。物質膜204は、通常の遮光のための物質、例えばクロム(Cr)からなりうる。
次いで、図4及び図5Cに示すように、物質膜204の少なくとも一側に任意の幅、例えば第1幅W1ほどの物質膜206をさらに形成する(ステップS14)。また、物質膜206は、図5Cに示したように、物質膜204の周囲に沿って第1幅W1ほどの幅で形成できる。
次いで、図4及び図5Dに示すように、第2パターン202と第1間隔D1の物質膜204とを除去して、第2幅W2の第1補助パターン208を形成する(ステップS16)。これにより、物質膜206は、第1補助パターン208となりうる。すなわち、第1補助パターンの幅W2は、第2パターンの幅W1と同じでありうる。第1補助パターン208は、第1欠陥を有した第2パターン202に対して第1間隔D1を維持しつつ独立的に配置される。すなわち、第1補助パターン208は、他のパターンに結合されず、独立或いは分離されて配置される。
第1補助パターン208の間の間隔D2は、(W1+2×D1)でありうる。第1補助パターン208は、内部に溝が形成されるように一側が開放された矩形の周囲に沿って配置されうる。このとき、第1補助パターン208の幅W2は、第1幅W1と同じでありうる。
次いで、図4及び図5Eに示すように、第1補助パターン208を形成した後に、除去された第2パターン202を元来の位置に形成する(ステップS18)。これにより、第1補助パターン208は、第2パターン202に対して第1間隔D1だけ離隔されて独立或いは分離されて配置される。
(第2実施形態)
図6は、本発明の第2実施形態における第2欠陥を内包した領域で微細パターンが形成されたマスク300を概念的に説明するための平面図である。
図6に示すように、マスク上には存在するが、被転写物には転写されない第2欠陥を有した第2パターン302の少なくとも一側には、第1パターン304が配置されている。ここで、第2欠陥は、第1パターン304と第2パターン302との間隔が第1間隔D1より広く、第1幅W1と第1間隔D1×2との和である(W1+2×D1)より狭い場合をいう。第2パターン302と第1間隔D1を維持するために、第2補助パターン310は、第1パターン304に結合されている。第2パターン302の幅W1は、フォトリソグラフィにより形成できる最小幅でありうる。第2補助パターン310を形成する方法は、後述する。
図7は、本発明の第2実施形態による第2補助パターン310を形成する方法を示すフローチャートであり、図8Aないし図8Eは、図7を補充的に説明するための平面図である。ここで、第2パターン310は、ライン形態のパターンを中心に説明する。
図7及び図8Aに示すように、第2欠陥を有した第1幅W1の第2パターン302をマスク上から選択する(ステップS20)。第2欠陥は、図6を参照して説明した通りである。第2欠陥が存在すれば、マスク上の第2パターン302が被転写物に転写されない。第2パターン302は、多様な形態で存在しうる。すなわち、第2パターン202が単独に存在することもあり、一部は、第1パターン(図2の104)と第1間隔D1ほど離隔されているが、残りは、第2欠陥をなしつつ形成されることもある。第1パターン304と第2パターン302との間隔D3は、第1間隔D1より広い。具体的に、間隔D3は、第1間隔D1より広く、(W1+2×D1)より狭い。
次いで、図7及び図8Bに示すように、第2パターン302の少なくとも一側と隣接する第1パターン304との間を物質膜306で満たす(ステップS22)。また、物質膜306は、図8Bに示したように、第2パターン302の両側に満たされうる。物質膜306の幅は、第1パターン304と第2パターン302との間隔D3と同じでありうる。
次いで、図7及び図8Cに示すように、第1パターン304を除去する(ステップS24)。これにより、マスク上には、第2パターン302と物質膜306とが残る。第2パターン302の一側の物質膜306の幅は、第1間隔D1と以後に形成される第2補助パターンの幅W3と同じである。
次いで、図7及び図8Dに示すように、第2パターン302と第1間隔D1ほどの物質膜306とを除去して、第3幅W3の第2補助パターン310を形成する(ステップS26)。これにより、第2補助パターン310は、ライン形態の第2パターン302の少なくとも一側に第1間隔D1を維持するように離隔される。第2補助パターン310の幅W3は、第1間隔304と第2パターン302との間隔D3により決定されうる。すなわち、D1<D3<(D1+W1)であれば、幅W3は、第1間隔D1より狭く、(D1+W1)<D3<(W1+2×D1)であれば、第1間隔D1より広い。一方、第2補助パターン310の間の間隔D2は、(W1+2×D1)でありうる。
次いで、図7及び図8Eに示すように、第2補助パターン310を形成した後に、除去された第2パターン302を元来の位置に再び形成する(ステップS28)。これにより、第2補助パターン310は、第2パターン302と第1間隔D1ほど離隔されて第1パターン304に結合されている。
図9A及び図9Bは、本発明の実施形態による二重パターニングの一例である自己整合方式による微細パターンの形成方法を示す断面図である。a及びb領域は、それぞれ第1補助パターン208及び第2補助パターン310が転写される領域であり、c領域は、正常に第2パターンが形成された領域である。
図9A及び図9Bに示すように、被エッチング膜402が形成されている半導体基板400上にフォトリソグラフィにより形成された第1マスクパターン404が繰り返して形成されている。ここで、第1マスクパターン404は、前述した二重パターニングの第1パターン(図9Bの410)を形成するためのものである。第1マスクパターン404が形成された半導体基板400上に、第1マスク層406及び第2マスク層408を形成する。第1マスク層406は、第1パターンの上面及び側壁を均一な厚さ、第1間隔D1の厚さに覆うように形成される。第2マスク層408は、第1マスク層406を均一な厚さに覆う。このとき、第2マスク層408は、第1マスクパターン404と類似したエッチング特性を有する物質からなりうる。
次いで、ウェットエッチングを利用して第2マスク層408の一部を除去する。正常領域であるc領域には、第2マスク層408がリセスされた領域に第2マスクパターン408aが残存する。このとき、第2マスクパターン408aは、二重パターニングの第2パターンを形成するためのマスクであって、正常なc領域には、図2で説明したような正常な第2パターン412cが形成される。
また、欠陥領域であるa領域には、第1補助パターン208が第2パターン412と第1間隔D1をなしつつ隣接する。これにより、ウェットエッチングにより第2マスク層408のリセス領域に第2マスクパターン408aが形成される。欠陥領域であるb領域には、第2補助パターン310が第2パターン412と第1間隔D1をなしつつ隣接する。これにより、ウェットエッチングにより第2マスク層408のリセス領域に第2マスクパターン408aが形成される。
第2マスクパターン408aが形成された状態で異方性エッチングを進めば、第1マスクパターン404の下部には、第1パターン410が、第2マスクパターン408aの下部には、第2パターン412a,412b,412cが形成される。これにより、欠陥領域a,bを含んだ半導体基板400の全域には、所望の第2パターンが形成される。
以上、本発明は、望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想の範囲内で当業者により色々な変形が可能である。
本発明は、電子部品及び半導体メモリ素子の製造産業に利用可能であり、特にDRAM、不揮発性メモリ素子及びそれを利用した電子部品の製造関連の技術分野に適用可能である。
従来の二重パターニングの一例である自己整合方式による微細パターンの形成方法を示す断面図である。 従来の二重パターニングの一例である自己整合方式による微細パターンの形成方法を示す断面図である。 正常的に微細パターンが形成されたマスクを示す平面図である。 本発明の第1実施形態における第1欠陥を内包した領域で微細パターンが形成されたマスクを概念的に説明するための平面図である。 本発明の第1実施形態による第1補助パターンを形成する方法を示すフローチャートである。 図4を補充的に説明するための平面図である。 図4を補充的に説明するための平面図である。 図4を補充的に説明するための平面図である。 図4を補充的に説明するための平面図である。 図4を補充的に説明するための平面図である。 本発明の第2実施形態における第2欠陥を内包した領域で微細パターンが形成されたマスクを概念的に説明するための平面図である。 本発明の第2実施形態による第2補助パターンを形成する方法を示すフローチャートである。 図7を補充的に説明するための平面図である。 図7を補充的に説明するための平面図である。 図7を補充的に説明するための平面図である。 図7を補充的に説明するための平面図である。 図7を補充的に説明するための平面図である。 本発明の実施形態による二重パターニングの一例である自己整合方式による微細パターンの形成方法を示す断面図である。 本発明の実施形態による二重パターニングの一例である自己整合方式による微細パターンの形成方法を示す断面図である。
符号の説明
202 第2パターン
208 第1補助パターン
310 第2補助パターン
400 半導体基板
402 被エッチング膜
404 第1マスクパターン
406 第1マスク層
408 第2マスク層

Claims (28)

  1. 第1方向に繰り返された第1パターンと、
    前記第1パターンの間に位置し、前記第1パターンと平行に配列される第1幅W1の第2パターンと、
    前記第1パターンと前記第2パターンとの間に配置され、前記第2パターンに対して第1間隔D1を維持した補助パターンと、
    を備える微細パターンを形成するためのマスク。
  2. 前記補助パターンの間の間隔D2は、(W1+2×D1)であることを特徴とする請求項1に記載の微細パターンを形成するためのマスク。
  3. 前記補助パターンは、前記第2パターンに対して第1間隔D1を維持しつつ独立的に配置された第1補助パターンであることを特徴とする請求項1に記載の微細パターンを形成するためのマスク。
  4. 前記第1補助パターンは、前記第2パターンの一部の領域から第1間隔D1だけ離隔して配置されることを特徴とする請求項3に記載の微細パターンを形成するためのマスク。
  5. 前記第1補助パターンの幅W2は、前記第2パターンの幅W1と同じであることを特徴とする請求項3に記載の微細パターンを形成するためのマスク。
  6. 前記第1補助パターンは、内部に溝が形成されるように一側が開放された矩形の外縁に沿って配置されたことを特徴とする請求項3に記載の微細パターンを形成するためのマスク。
  7. 前記第1補助パターンの幅W2は、前記第2パターンの幅W1と同じであることを特徴とする請求項6に記載の微細パターンを形成するためのマスク。
  8. 前記補助パターンは、前記第1パターンと前記第1間隔D1を維持するように前記第1パターンに結合された第2補助パターンであることを特徴とする請求項1に記載の微細パターンを形成するためのマスク。
  9. 前記第1パターンと前記第2パターンとの間隔は、前記第1間隔D1より広く、(W2+2×D1)より狭いことを特徴とする請求項8に記載の微細パターンを形成するためのマスク。
  10. 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3がD1より広く、(D1+W1)より狭ければ、前記第1間隔D1より狭いことを特徴とする請求項8に記載の微細パターンを形成するためのマスク。
  11. 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3が(D1+W1)より広く、(W1+2×D1)より狭ければ、前記第1間隔D1より広いことを特徴とする請求項8に記載の微細パターンを形成するためのマスク。
  12. マスク上に第1方向に繰り返された第1パターンを形成するステップと、
    前記第1パターンの間に位置し、前記第1パターンと平行に配列される第1幅W1の第2パターンを形成するステップと、
    前記第1パターンと前記第2パターンとの間に配置され、前記第2パターンと第1間隔D1を維持する補助パターンを形成するステップと、
    を含むことを特徴とする微細パターンを形成するためのマスクの形成方法。
  13. 前記補助パターンの間の間隔D2は、(W1+2×D1)であることを特徴とする請求項12に記載の微細パターンを形成するためのマスクの形成方法。
  14. 前記補助パターンは、前記第2パターンと第1間隔D1を維持しつつ独立的に配置された第1補助パターンであることを特徴とする請求項12に記載の微細パターンを形成するためのマスクの形成方法。
  15. 前記第1補助パターンを形成するステップは、
    第1欠陥を有する第1幅W1の前記第2パターンを選択するステップと、
    前記第2パターンの少なくとも一側に前記第1間隔D1だけ物質膜を形成するステップと、
    前記物質膜の少なくとも一側に前記第1幅W1だけ物質膜をさらに形成するステップと、
    前記第1間隔D1の物質膜及び前記第2パターンを除去して第1補助パターンを形成するステップと、
    を含むことを特徴とする請求項14に記載の微細パターンを形成するためのマスクの形成方法。
  16. 前記第1欠陥は、前記第2パターンと前記第1パターンとの間隔が前記第1補助パターンの幅W2と前記第1間隔D1×2との和である(W2+2×D1)より広いか、または同じであることを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
  17. 前記第1補助パターンは、ライン形態の前記第2パターンの周囲に沿って前記第1間隔D1を維持するように離隔されていることを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
  18. 前記第1補助パターンは、内部に溝が形成されるように一側が開放された矩形の外縁に沿って配置されたことを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
  19. 前記第1補助パターンを形成するステップの後に、
    前記第2パターンを元来の位置に形成するステップを含むことを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
  20. 前記第1補助パターンの幅W2は、前記第2パターンの幅W1と同じであることを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
  21. 前記第1欠陥は、前記第2パターンと前記第1パターンとの間隔が前記第2パターンの幅W2と前記第1間隔D2×2との和である(W1+2×D1)より広いか、または同じであることを特徴とする請求項20に記載の微細パターンを形成するためのマスクの形成方法。
  22. 前記補助パターンは、前記第1パターンと第1間隔D1を維持するように前記第1パターンに結合された第2補助パターンであることを特徴とする請求項12に記載の微細パターンを形成するためのマスクの形成方法。
  23. 前記第2補助パターンを形成するステップは、
    第2欠陥を有する第1幅W1の第2パターンを選択するステップと、
    前記第2パターンの少なくとも一側と前記第1パターンとの間を物質膜で満たすステップと、
    前記第1パターンを除去するステップと、
    前記第1間隔D1の物質膜及び前記第2パターンを除去して第2補助パターンを形成するステップと、
    を含むことを特徴とする請求項22に記載の微細パターンを形成するためのマスクの形成方法。
  24. 前記第2欠陥は、前記第1パターンと前記第2パターンとの間隔が前記第1間隔D1より広く、前記第1幅W1と第1間隔D1×2との和である(W1+2×D1)より狭いことを特徴とする請求項23に記載の微細パターンを形成するためのマスクの形成方法。
  25. 前記第2補助パターンは、ライン形態の前記第2パターンの両側に前記第1間隔D1を維持するように離隔されていることを特徴とする請求項22に記載の微細パターンを形成するためのマスクの形成方法。
  26. 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3がD1より広く、(D1+W1)より狭ければ、前記第1間隔D1より狭いことを特徴とする請求項23に記載の微細パターンを形成するためのマスクの形成方法。
  27. 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3が(D1+W1)より広く、(W1+2×D1)より狭ければ、前記第1間隔D1より狭いことを特徴とする請求項23に記載の微細パターンを形成するためのマスクの形成方法。
  28. 前記第2補助パターンを形成するステップの後に、
    前記第2パターンを元来の位置に形成するステップを含むことを特徴とする請求項22に記載の微細パターンを形成するためのマスクの形成方法。
JP2007214022A 2006-10-02 2007-08-20 エッチングマスク及びその形成方法 Active JP5580510B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060097408A KR100817064B1 (ko) 2006-10-02 2006-10-02 미세패턴을 형성하기 위한 마스크 및 그 형성방법
KR10-2006-0097408 2006-10-02

Publications (2)

Publication Number Publication Date
JP2008090286A true JP2008090286A (ja) 2008-04-17
JP5580510B2 JP5580510B2 (ja) 2014-08-27

Family

ID=39262492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007214022A Active JP5580510B2 (ja) 2006-10-02 2007-08-20 エッチングマスク及びその形成方法

Country Status (5)

Country Link
US (1) US7536671B2 (ja)
JP (1) JP5580510B2 (ja)
KR (1) KR100817064B1 (ja)
CN (1) CN101158804B (ja)
TW (1) TW200817831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009860A (ja) * 2010-06-28 2012-01-12 Asml Netherlands Bv スペーサ及びセルフアライメント型アシストフィーチャを用いたマルチパターニングリソグラフィ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934836B1 (ko) * 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US9153478B2 (en) * 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
KR102185281B1 (ko) * 2014-01-09 2020-12-01 삼성전자 주식회사 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법
CN105573045B (zh) * 2014-10-17 2020-03-06 中芯国际集成电路制造(上海)有限公司 光掩膜、半导体器件的制作方法及半导体器件
CN113064321B (zh) * 2021-03-26 2023-06-02 福建省晋华集成电路有限公司 一种掩模板的制备方法、存储介质以及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973166A (ja) * 1995-06-29 1997-03-18 Nec Corp 露光用フォトマスクおよびその製造方法
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
JP2005242004A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置の製造方法およびマスクパターンデータ作成方法
JP2006309039A (ja) * 2005-05-02 2006-11-09 Elpida Memory Inc マスクデータ作成方法
JP2007206563A (ja) * 2006-02-03 2007-08-16 Matsushita Electric Ind Co Ltd フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法
US7387854B2 (en) * 2003-12-31 2008-06-17 Dongbu Electronics Co., Ltd. Method of forming an isolated line pattern using photolithography

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3249317B2 (ja) * 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
JPH10312994A (ja) * 1997-05-12 1998-11-24 Sony Corp 半導体装置の製造方法
JPH10326006A (ja) * 1997-05-26 1998-12-08 Sony Corp パターンの形成方法
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
JP2001273788A (ja) * 2000-03-29 2001-10-05 Hitachi Ltd 半導体記憶装置
JP2001312045A (ja) * 2000-05-02 2001-11-09 Sharp Corp マスクの形成方法
KR100354440B1 (ko) * 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
JP2002203905A (ja) * 2000-12-28 2002-07-19 Mitsubishi Electric Corp レイアウト設計装置、レイアウト設計方法および半導体装置
JP3406302B2 (ja) * 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2002324743A (ja) * 2001-04-24 2002-11-08 Canon Inc 露光方法及び装置
JP2003168640A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体装置の製造方法
JP4472232B2 (ja) * 2002-06-03 2010-06-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
WO2003104921A2 (en) * 2002-06-07 2003-12-18 Praesagus, Inc. Characterization adn reduction of variation for integrated circuits
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology
JP4182199B2 (ja) * 2002-06-28 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置
JP2004341064A (ja) * 2003-05-13 2004-12-02 Sharp Corp 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法
JP4620942B2 (ja) * 2003-08-21 2011-01-26 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク
JP3993545B2 (ja) * 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP4599048B2 (ja) * 2003-10-02 2010-12-15 川崎マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク
TWI235415B (en) * 2003-12-17 2005-07-01 Macronix Int Co Ltd Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices
KR100602489B1 (ko) * 2003-12-31 2006-07-19 동부일렉트로닉스 주식회사 반도체 미세 패턴 형성 방법
CN1673867A (zh) * 2004-03-26 2005-09-28 南亚科技股份有限公司 提高曝光直线的标准影像对数斜率的方法
JP4248451B2 (ja) * 2004-06-11 2009-04-02 パナソニック株式会社 半導体装置およびそのレイアウト設計方法
US8304180B2 (en) * 2004-09-14 2012-11-06 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
KR100586549B1 (ko) 2004-12-02 2006-06-08 주식회사 하이닉스반도체 포토 마스크 및 이를 이용한 패턴 제조 방법
KR100672998B1 (ko) * 2005-02-14 2007-01-24 삼성전자주식회사 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법
JP4634849B2 (ja) * 2005-04-12 2011-02-16 株式会社東芝 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法
JP4961750B2 (ja) * 2006-01-16 2012-06-27 富士通セミコンダクター株式会社 半導体装置の製造方法及び露光方法
JP4817912B2 (ja) * 2006-03-23 2011-11-16 富士通セミコンダクター株式会社 レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973166A (ja) * 1995-06-29 1997-03-18 Nec Corp 露光用フォトマスクおよびその製造方法
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
US7387854B2 (en) * 2003-12-31 2008-06-17 Dongbu Electronics Co., Ltd. Method of forming an isolated line pattern using photolithography
JP2005242004A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置の製造方法およびマスクパターンデータ作成方法
JP2006309039A (ja) * 2005-05-02 2006-11-09 Elpida Memory Inc マスクデータ作成方法
JP2007206563A (ja) * 2006-02-03 2007-08-16 Matsushita Electric Ind Co Ltd フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009860A (ja) * 2010-06-28 2012-01-12 Asml Netherlands Bv スペーサ及びセルフアライメント型アシストフィーチャを用いたマルチパターニングリソグラフィ
US8629064B2 (en) 2010-06-28 2014-01-14 Asml Netherlands B.V. Multiple patterning lithography using spacer and self-aligned assist patterns

Also Published As

Publication number Publication date
CN101158804A (zh) 2008-04-09
CN101158804B (zh) 2013-01-02
US7536671B2 (en) 2009-05-19
TW200817831A (en) 2008-04-16
JP5580510B2 (ja) 2014-08-27
KR100817064B1 (ko) 2008-03-27
US20080082953A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
JP5580510B2 (ja) エッチングマスク及びその形成方法
JP2007081403A (ja) 半導体素子の微細パターン形成方法
US20060134532A1 (en) Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device
JP2006106757A (ja) 半導体素子製造用マスク及びその製造方法
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
US20060138462A1 (en) Method of making a semiconductor device
JP4641799B2 (ja) 半導体装置の製造方法
JP5220317B2 (ja) 半導体装置の製造方法
US7939225B2 (en) Mask for controlling line end shortening and corner rounding arising from proximity effects
JP2011119536A (ja) 半導体装置の製造方法
JP2007065246A (ja) 露光用マスク、マスクパターン補正方法、及び、半導体装置
US20120135341A1 (en) Method for double patterning lithography and photomask layout
US20070087571A1 (en) Etching bias reduction
US20070105053A1 (en) Method of manufacturing semiconductor device
JP4858146B2 (ja) フォトマスクおよび転写方法
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
JP5213222B2 (ja) 微細パターンの設計方法及びその装置
US9329471B1 (en) Achieving a critical dimension target based on resist characteristics
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US8742546B2 (en) Semiconductor device with a plurality of dot patterns and a line pattern having a projection part
US8057987B2 (en) Patterning method of semiconductor device
KR100801738B1 (ko) 포토마스크 및 그 형성방법
US20080099835A1 (en) Exposure Mask and Method for Forming A Gate Using the Same
US8029949B2 (en) Photomask for forming contact hole in semiconductor device
JP4579609B2 (ja) マスクの製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120919

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131127

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140711

R150 Certificate of patent or registration of utility model

Ref document number: 5580510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250