JP2008090286A - マスク及びその形成方法 - Google Patents
マスク及びその形成方法 Download PDFInfo
- Publication number
- JP2008090286A JP2008090286A JP2007214022A JP2007214022A JP2008090286A JP 2008090286 A JP2008090286 A JP 2008090286A JP 2007214022 A JP2007214022 A JP 2007214022A JP 2007214022 A JP2007214022 A JP 2007214022A JP 2008090286 A JP2008090286 A JP 2008090286A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- forming
- mask
- auxiliary
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】二重パターニング工程でマスク上の第1及び第2パターンをそのまま下部の被転写物に転写させる微細パターンを形成するためのマスク及びその形成方法である。該マスク及び方法は、第1方向に繰り返された第1パターンと、第1パターンの間に位置し、第1パターンと平行に配列される第1幅W1の第2パターンと、を備え、第1パターンと第2パターンとの間に配置され、第2パターンと第1間隔D1を維持する補助パターンを備える。
【選択図】図9A
Description
図3は、本発明の第1実施形態における第1欠陥を内包した領域で微細パターンが形成されたマスク200を概念的に説明するための平面図である。
図6は、本発明の第2実施形態における第2欠陥を内包した領域で微細パターンが形成されたマスク300を概念的に説明するための平面図である。
208 第1補助パターン
310 第2補助パターン
400 半導体基板
402 被エッチング膜
404 第1マスクパターン
406 第1マスク層
408 第2マスク層
Claims (28)
- 第1方向に繰り返された第1パターンと、
前記第1パターンの間に位置し、前記第1パターンと平行に配列される第1幅W1の第2パターンと、
前記第1パターンと前記第2パターンとの間に配置され、前記第2パターンに対して第1間隔D1を維持した補助パターンと、
を備える微細パターンを形成するためのマスク。 - 前記補助パターンの間の間隔D2は、(W1+2×D1)であることを特徴とする請求項1に記載の微細パターンを形成するためのマスク。
- 前記補助パターンは、前記第2パターンに対して第1間隔D1を維持しつつ独立的に配置された第1補助パターンであることを特徴とする請求項1に記載の微細パターンを形成するためのマスク。
- 前記第1補助パターンは、前記第2パターンの一部の領域から第1間隔D1だけ離隔して配置されることを特徴とする請求項3に記載の微細パターンを形成するためのマスク。
- 前記第1補助パターンの幅W2は、前記第2パターンの幅W1と同じであることを特徴とする請求項3に記載の微細パターンを形成するためのマスク。
- 前記第1補助パターンは、内部に溝が形成されるように一側が開放された矩形の外縁に沿って配置されたことを特徴とする請求項3に記載の微細パターンを形成するためのマスク。
- 前記第1補助パターンの幅W2は、前記第2パターンの幅W1と同じであることを特徴とする請求項6に記載の微細パターンを形成するためのマスク。
- 前記補助パターンは、前記第1パターンと前記第1間隔D1を維持するように前記第1パターンに結合された第2補助パターンであることを特徴とする請求項1に記載の微細パターンを形成するためのマスク。
- 前記第1パターンと前記第2パターンとの間隔は、前記第1間隔D1より広く、(W2+2×D1)より狭いことを特徴とする請求項8に記載の微細パターンを形成するためのマスク。
- 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3がD1より広く、(D1+W1)より狭ければ、前記第1間隔D1より狭いことを特徴とする請求項8に記載の微細パターンを形成するためのマスク。
- 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3が(D1+W1)より広く、(W1+2×D1)より狭ければ、前記第1間隔D1より広いことを特徴とする請求項8に記載の微細パターンを形成するためのマスク。
- マスク上に第1方向に繰り返された第1パターンを形成するステップと、
前記第1パターンの間に位置し、前記第1パターンと平行に配列される第1幅W1の第2パターンを形成するステップと、
前記第1パターンと前記第2パターンとの間に配置され、前記第2パターンと第1間隔D1を維持する補助パターンを形成するステップと、
を含むことを特徴とする微細パターンを形成するためのマスクの形成方法。 - 前記補助パターンの間の間隔D2は、(W1+2×D1)であることを特徴とする請求項12に記載の微細パターンを形成するためのマスクの形成方法。
- 前記補助パターンは、前記第2パターンと第1間隔D1を維持しつつ独立的に配置された第1補助パターンであることを特徴とする請求項12に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第1補助パターンを形成するステップは、
第1欠陥を有する第1幅W1の前記第2パターンを選択するステップと、
前記第2パターンの少なくとも一側に前記第1間隔D1だけ物質膜を形成するステップと、
前記物質膜の少なくとも一側に前記第1幅W1だけ物質膜をさらに形成するステップと、
前記第1間隔D1の物質膜及び前記第2パターンを除去して第1補助パターンを形成するステップと、
を含むことを特徴とする請求項14に記載の微細パターンを形成するためのマスクの形成方法。 - 前記第1欠陥は、前記第2パターンと前記第1パターンとの間隔が前記第1補助パターンの幅W2と前記第1間隔D1×2との和である(W2+2×D1)より広いか、または同じであることを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第1補助パターンは、ライン形態の前記第2パターンの周囲に沿って前記第1間隔D1を維持するように離隔されていることを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第1補助パターンは、内部に溝が形成されるように一側が開放された矩形の外縁に沿って配置されたことを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第1補助パターンを形成するステップの後に、
前記第2パターンを元来の位置に形成するステップを含むことを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。 - 前記第1補助パターンの幅W2は、前記第2パターンの幅W1と同じであることを特徴とする請求項15に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第1欠陥は、前記第2パターンと前記第1パターンとの間隔が前記第2パターンの幅W2と前記第1間隔D2×2との和である(W1+2×D1)より広いか、または同じであることを特徴とする請求項20に記載の微細パターンを形成するためのマスクの形成方法。
- 前記補助パターンは、前記第1パターンと第1間隔D1を維持するように前記第1パターンに結合された第2補助パターンであることを特徴とする請求項12に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第2補助パターンを形成するステップは、
第2欠陥を有する第1幅W1の第2パターンを選択するステップと、
前記第2パターンの少なくとも一側と前記第1パターンとの間を物質膜で満たすステップと、
前記第1パターンを除去するステップと、
前記第1間隔D1の物質膜及び前記第2パターンを除去して第2補助パターンを形成するステップと、
を含むことを特徴とする請求項22に記載の微細パターンを形成するためのマスクの形成方法。 - 前記第2欠陥は、前記第1パターンと前記第2パターンとの間隔が前記第1間隔D1より広く、前記第1幅W1と第1間隔D1×2との和である(W1+2×D1)より狭いことを特徴とする請求項23に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第2補助パターンは、ライン形態の前記第2パターンの両側に前記第1間隔D1を維持するように離隔されていることを特徴とする請求項22に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3がD1より広く、(D1+W1)より狭ければ、前記第1間隔D1より狭いことを特徴とする請求項23に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第2補助パターンの幅W3は、前記第1パターンと第2パターンとの間隔D3が(D1+W1)より広く、(W1+2×D1)より狭ければ、前記第1間隔D1より狭いことを特徴とする請求項23に記載の微細パターンを形成するためのマスクの形成方法。
- 前記第2補助パターンを形成するステップの後に、
前記第2パターンを元来の位置に形成するステップを含むことを特徴とする請求項22に記載の微細パターンを形成するためのマスクの形成方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060097408A KR100817064B1 (ko) | 2006-10-02 | 2006-10-02 | 미세패턴을 형성하기 위한 마스크 및 그 형성방법 |
KR10-2006-0097408 | 2006-10-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008090286A true JP2008090286A (ja) | 2008-04-17 |
JP5580510B2 JP5580510B2 (ja) | 2014-08-27 |
Family
ID=39262492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007214022A Active JP5580510B2 (ja) | 2006-10-02 | 2007-08-20 | エッチングマスク及びその形成方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7536671B2 (ja) |
JP (1) | JP5580510B2 (ja) |
KR (1) | KR100817064B1 (ja) |
CN (1) | CN101158804B (ja) |
TW (1) | TW200817831A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009860A (ja) * | 2010-06-28 | 2012-01-12 | Asml Netherlands Bv | スペーサ及びセルフアライメント型アシストフィーチャを用いたマルチパターニングリソグラフィ |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100934836B1 (ko) * | 2008-06-19 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체소자의 미세패턴 형성방법 |
US9153478B2 (en) * | 2013-03-15 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer etching process for integrated circuit design |
KR102185281B1 (ko) * | 2014-01-09 | 2020-12-01 | 삼성전자 주식회사 | 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법 |
CN105573045B (zh) * | 2014-10-17 | 2020-03-06 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜、半导体器件的制作方法及半导体器件 |
CN113064321B (zh) * | 2021-03-26 | 2023-06-02 | 福建省晋华集成电路有限公司 | 一种掩模板的制备方法、存储介质以及设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973166A (ja) * | 1995-06-29 | 1997-03-18 | Nec Corp | 露光用フォトマスクおよびその製造方法 |
JP2003017390A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | パターン形成方法及びパターン形成に用いるマスク |
JP2005242004A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置の製造方法およびマスクパターンデータ作成方法 |
JP2006309039A (ja) * | 2005-05-02 | 2006-11-09 | Elpida Memory Inc | マスクデータ作成方法 |
JP2007206563A (ja) * | 2006-02-03 | 2007-08-16 | Matsushita Electric Ind Co Ltd | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
US7387854B2 (en) * | 2003-12-31 | 2008-06-17 | Dongbu Electronics Co., Ltd. | Method of forming an isolated line pattern using photolithography |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3249317B2 (ja) * | 1994-12-12 | 2002-01-21 | 富士通株式会社 | パターン作成方法 |
JPH10312994A (ja) * | 1997-05-12 | 1998-11-24 | Sony Corp | 半導体装置の製造方法 |
JPH10326006A (ja) * | 1997-05-26 | 1998-12-08 | Sony Corp | パターンの形成方法 |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
JP2001273788A (ja) * | 2000-03-29 | 2001-10-05 | Hitachi Ltd | 半導体記憶装置 |
JP2001312045A (ja) * | 2000-05-02 | 2001-11-09 | Sharp Corp | マスクの形成方法 |
KR100354440B1 (ko) * | 2000-12-04 | 2002-09-28 | 삼성전자 주식회사 | 반도체 장치의 패턴 형성 방법 |
JP2002203905A (ja) * | 2000-12-28 | 2002-07-19 | Mitsubishi Electric Corp | レイアウト設計装置、レイアウト設計方法および半導体装置 |
JP3406302B2 (ja) * | 2001-01-16 | 2003-05-12 | 株式会社半導体先端テクノロジーズ | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 |
JP2002324743A (ja) * | 2001-04-24 | 2002-11-08 | Canon Inc | 露光方法及び装置 |
JP2003168640A (ja) * | 2001-12-03 | 2003-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
JP4472232B2 (ja) * | 2002-06-03 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
WO2003104921A2 (en) * | 2002-06-07 | 2003-12-18 | Praesagus, Inc. | Characterization adn reduction of variation for integrated circuits |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
JP4182199B2 (ja) * | 2002-06-28 | 2008-11-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置 |
JP2004341064A (ja) * | 2003-05-13 | 2004-12-02 | Sharp Corp | 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法 |
JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
JP3993545B2 (ja) * | 2003-09-04 | 2007-10-17 | 株式会社東芝 | パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法 |
JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
TWI235415B (en) * | 2003-12-17 | 2005-07-01 | Macronix Int Co Ltd | Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices |
KR100602489B1 (ko) * | 2003-12-31 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 미세 패턴 형성 방법 |
CN1673867A (zh) * | 2004-03-26 | 2005-09-28 | 南亚科技股份有限公司 | 提高曝光直线的标准影像对数斜率的方法 |
JP4248451B2 (ja) * | 2004-06-11 | 2009-04-02 | パナソニック株式会社 | 半導体装置およびそのレイアウト設計方法 |
US8304180B2 (en) * | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
KR100586549B1 (ko) | 2004-12-02 | 2006-06-08 | 주식회사 하이닉스반도체 | 포토 마스크 및 이를 이용한 패턴 제조 방법 |
KR100672998B1 (ko) * | 2005-02-14 | 2007-01-24 | 삼성전자주식회사 | 불휘발성 메모리 소자, 그 구동 방법 및 형성 방법 |
JP4634849B2 (ja) * | 2005-04-12 | 2011-02-16 | 株式会社東芝 | 集積回路のパターンレイアウト、フォトマスク、半導体装置の製造方法、及びデータ作成方法 |
JP4961750B2 (ja) * | 2006-01-16 | 2012-06-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び露光方法 |
JP4817912B2 (ja) * | 2006-03-23 | 2011-11-16 | 富士通セミコンダクター株式会社 | レイアウト決定方法、半導体装置の製造方法、プログラム及び記憶媒体 |
-
2006
- 2006-10-02 KR KR1020060097408A patent/KR100817064B1/ko active IP Right Grant
- 2006-10-31 US US11/590,352 patent/US7536671B2/en active Active
-
2007
- 2007-02-13 CN CN2007100057156A patent/CN101158804B/zh active Active
- 2007-07-17 TW TW096126067A patent/TW200817831A/zh unknown
- 2007-08-20 JP JP2007214022A patent/JP5580510B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0973166A (ja) * | 1995-06-29 | 1997-03-18 | Nec Corp | 露光用フォトマスクおよびその製造方法 |
JP2003017390A (ja) * | 2001-06-29 | 2003-01-17 | Toshiba Corp | パターン形成方法及びパターン形成に用いるマスク |
US7387854B2 (en) * | 2003-12-31 | 2008-06-17 | Dongbu Electronics Co., Ltd. | Method of forming an isolated line pattern using photolithography |
JP2005242004A (ja) * | 2004-02-26 | 2005-09-08 | Renesas Technology Corp | 半導体装置の製造方法およびマスクパターンデータ作成方法 |
JP2006309039A (ja) * | 2005-05-02 | 2006-11-09 | Elpida Memory Inc | マスクデータ作成方法 |
JP2007206563A (ja) * | 2006-02-03 | 2007-08-16 | Matsushita Electric Ind Co Ltd | フォトマスク、そのフォトマスクを用いたパターン形成方法及びマスクデータ作成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012009860A (ja) * | 2010-06-28 | 2012-01-12 | Asml Netherlands Bv | スペーサ及びセルフアライメント型アシストフィーチャを用いたマルチパターニングリソグラフィ |
US8629064B2 (en) | 2010-06-28 | 2014-01-14 | Asml Netherlands B.V. | Multiple patterning lithography using spacer and self-aligned assist patterns |
Also Published As
Publication number | Publication date |
---|---|
CN101158804A (zh) | 2008-04-09 |
CN101158804B (zh) | 2013-01-02 |
US7536671B2 (en) | 2009-05-19 |
TW200817831A (en) | 2008-04-16 |
JP5580510B2 (ja) | 2014-08-27 |
KR100817064B1 (ko) | 2008-03-27 |
US20080082953A1 (en) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5580510B2 (ja) | エッチングマスク及びその形成方法 | |
JP2007081403A (ja) | 半導体素子の微細パターン形成方法 | |
US20060134532A1 (en) | Method for correcting mask pattern, photomask, method for fabricating photomask, electron beam writing method for fabricating photomask, exposure method, semiconductor device, and method for fabricating semiconductor device | |
JP2006106757A (ja) | 半導体素子製造用マスク及びその製造方法 | |
US5888678A (en) | Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate | |
US20060138462A1 (en) | Method of making a semiconductor device | |
JP4641799B2 (ja) | 半導体装置の製造方法 | |
JP5220317B2 (ja) | 半導体装置の製造方法 | |
US7939225B2 (en) | Mask for controlling line end shortening and corner rounding arising from proximity effects | |
JP2011119536A (ja) | 半導体装置の製造方法 | |
JP2007065246A (ja) | 露光用マスク、マスクパターン補正方法、及び、半導体装置 | |
US20120135341A1 (en) | Method for double patterning lithography and photomask layout | |
US20070087571A1 (en) | Etching bias reduction | |
US20070105053A1 (en) | Method of manufacturing semiconductor device | |
JP4858146B2 (ja) | フォトマスクおよび転写方法 | |
JP2009271174A (ja) | マスクパターン作成方法及びパターン形成方法 | |
JP5213222B2 (ja) | 微細パターンの設計方法及びその装置 | |
US9329471B1 (en) | Achieving a critical dimension target based on resist characteristics | |
US6767672B2 (en) | Method for forming a phase-shifting mask for semiconductor device manufacture | |
US8742546B2 (en) | Semiconductor device with a plurality of dot patterns and a line pattern having a projection part | |
US8057987B2 (en) | Patterning method of semiconductor device | |
KR100801738B1 (ko) | 포토마스크 및 그 형성방법 | |
US20080099835A1 (en) | Exposure Mask and Method for Forming A Gate Using the Same | |
US8029949B2 (en) | Photomask for forming contact hole in semiconductor device | |
JP4579609B2 (ja) | マスクの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080207 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120919 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131127 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131217 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131227 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140221 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5580510 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |