JP2011119536A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】パターン不良を抑制することが可能な半導体装置の製造方法を提供する。
【解決手段】被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成し、側壁パターンを前記第二のパターンの側壁に形成し、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去し、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する。
【選択図】 図１

Description

本発明は半導体装置の製造方法に関し、特に、側壁転写プロセスに適用して好適なものである。

半導体素子の微細化の要求に伴って、フォトリソグラフィーの解像度限界以下のラインアンドスペースを実現するために、側壁転写プロセスが用いられ始めている。この側壁転写プロセスは、被加工膜上に形成された芯材パターンの側壁に側壁パターンを成膜し、芯材パターンを除去した後に残った側壁パターンをエッチングマスクとして被加工膜をエッチングする方法である（特許文献１）。

ここで、側壁転写プロセスにて形成された配線層の幅は、フォトリソグラフィーの解像度限界の１／２程度となるため、フォトリソグラフィー技術を用いただけでは、このような配線層上にコンタクトを形成することができなくなる。このため、芯材パターンをライン部とライン部の端部に接続された屈曲部をそれぞれ有する複数の芯材パターンで構成することで、芯材の側壁に形成される閉ループ状の側壁パターンにライン部と屈曲部を設け、この側壁パターンの屈曲部に接続する比較的に幅の広いフリンジパターンを別途形成する。このように幅の広いフリンジパターンを別途形成することにより、フリンジパターン上にコンタクトを形成することができる。

しかしながら、従来の側壁転写プロセスでは、芯材パターンの周期ライン部の端部に接続される屈曲部が、芯材パターンの周期ライン部の密集部（ラインアンドスペース部）と反対側に屈曲していることから、ラインアンドスペース部に比較して孤立することとなる。すなわち、芯材パターンの屈曲部周囲では、芯材パターンの被服率が局所的に小さくなる。このため、芯材パターンのラインアンドスペースの周期端において、隣接する芯材パターン間の距離が大きくなったり、芯材パターンが倒れたり、フリンジパターン（パッド）形状が悪化したりすることにより、パターン不良が生じるという問題があった。

特開２００８−２７９９１号公報

本発明の目的は、パターン不良を抑制することが可能な半導体装置の製造方法を提供することである。

本発明の一態様によれば、被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、側壁パターンを前記第二のパターンの側壁に形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、を備えることを特徴とする半導体装置の製造方法を提供する。

本発明の一態様によれば、被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、各チップ領域内で、前記第一のパターンの側壁のうち前記ラインアンドスペース部と反対側の側壁に形成されないようにして、側壁パターンを前記第二のパターンの側壁に形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、を備えることを特徴とする半導体装置の製造方法を提供する。

本発明の一態様によれば、被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、側壁パターンを前記第二のパターンの側壁に形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンに基づき、ダミーパターン又はフリンジパターンを形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、を備えることを特徴とする半導体装置の製造方法を提供する。

本発明によれば、パターン不良を抑制することが可能な半導体装置の製造方法を提供することが可能となる。

図１は、本発明の第１実施形態に係るパターン形成方法に使用されるフォトマスクの概略構成を示す平面図。 図２は、本発明の第２実施形態に係るパターン形成方法の概略構成を示す平面図。 図３は、本発明の第２実施形態に係るパターン形成方法の概略構成を示す平面図。 図４は、図２および図３の方法で形成されたＮＡＮＤフラッシュメモリに用いられるワード線の引き出し部分の概略構成を示す平面図。 図５は、本発明の実施形態に係る芯材パターンの光学像を示す図。 図６は、図５の実施形態に対する比較例の光学像を示す図。 図７は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図８は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図９は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１０は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１１は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１２は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１３は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１４は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１５は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図および断面図。 図１６（ａ）は、本発明の第４実施形態に係るパターン形成方法に用いられるフォトマスクの概略構成を示す平面図、図１６（ｂ）は、本発明の第５実施形態に係るパターン形成方法に用いられるフォトマスクの概略構成を示す平面図。 図１７は、本発明の第６実施形態に係るパターン形成方法の概略構成を示す平面図。 図１８は、本発明の第６実施形態に係るパターン形成方法の概略構成を示す平面図。 図１９は、本発明の第７実施形態に係るパターン形成方法の概略構成を示す平面図。 図２０は、本発明の第７実施形態に係るパターン形成方法の概略構成を示す平面図。 図２１は、本発明の第８実施形態に係るパターン形成方法の概略構成を示す平面図。 図２２は、本発明の第８実施形態に係るパターン形成方法の概略構成を示す平面図。 図２３は、本発明の第９実施形態に係るパターン形成方法の概略構成を示す平面図。 図２４は、本発明の第９実施形態に係るパターン形成方法の概略構成を示す平面図。

以下、本発明の実施形態に係るパターン形成方法について図面を参照しながら説明する。

（第１実施形態）
図１は、本発明の第１実施形態に係るパターン形成方法に使用されるフォトマスクの概略構成を示す平面図である。
図１において、このフォトマスクでは、透明基板１０１上に遮光膜１０２が形成されている。なお、透明基板１０１としては、例えば、ガラス基板、遮光膜１０２としては、例えば、クロム膜、透過光の位相をシフトする半透明のモリブデンシリコン膜、半透明膜などを用いることができる。そして、遮光膜１０２にはライン状の間隙１０３が所定の間隔で形成されるとともに、間隙１０３の端部にそれぞれ接続された開口部１０４が形成されている。ここで、開口部１０４の周囲は、間隙１０３との接続箇所を除いて遮光膜１０２にて覆われている。なお、開口部１０４の幅は、間隙１０３の幅よりも大きいことが好ましい。また、遮光膜１０２による透明基板１０１の被覆率は８０％以上になるように設定することが好ましい。

ここで、間隙１０３の幅および間隔は、このフォトマスクを用いてレジスト膜の露光を行った時にレジスト膜に形成される露光像の線幅がフォトリソグラフィーの解像度限界より大きくなるように設定することが好ましい。

（第２実施形態）
図２および図３は、本発明の第２実施形態に係るパターン形成方法の概略構成を示す平面図である。なお、図２および図３では、図１のフォトマスクの点線枠の部分に対応する露光領域を切り出して示した。
図２（ａ）において、図１のフォトマスクを用いることにより、被加工膜１上に側壁形成用パターン２を形成する。なお、被加工膜１としては、例えば、ワード線などに用いられる多結晶シリコン膜であってもよいし、トレンチが形成される半導体基板であってもよい。また、側壁形成用パターン２の材料は、レジスト材を用いるようにしてもよいし、ＢＳＧ膜やシリコン窒化膜などのハードマスク材を用いるようにしてもよい。

なお、側壁形成用パターン２の材料としてレジスト材を用いる場合、図１のフォトマスクを用いたフォトリソグラフィーにて側壁形成用パターン２を被加工膜１上に形成することができる。側壁形成用パターン２の材料としてハードマスク材を用いる場合、図１のフォトマスクを用いたフォトリソグラフィーにてレジストパターンを形成し、そのレジストパターンをマスクとして被加工膜１上のハードマスク材をエッチングすることにより、側壁形成用パターン２を被加工膜１上に形成することができる。

ここで、側壁形成用パターン２には、ライン状の間隙３が所定の間隔で形成されるとともに、間隙３の端部にそれぞれ接続された開口部４が形成されている。そして、開口部４の周囲は、間隙３との接続箇所を除いて側壁形成用パターン２にて覆われている。また、開口部４の周囲において、側壁形成用パターンの各ライン部の端部が屈曲し、側壁形成用パターンの屈曲部が設けられている。側壁形成用パターン２（第二のパターン２）の屈曲部に位置する開口部４の周辺では、ラインアンドスペース部２ａの外側に側壁形成用パターン２ｂ（第一のパターン２ｂ）が形成されている。

次に、図２（ｂ）に示すように、等方性エッチングなどの方法により側壁形成用パターン２をスリミングし、側壁形成用パターン２の幅を細くする。

次に、図２（ｃ）に示すように、例えば、ＣＶＤなどの方法により、側壁形成用パターン２の側壁を含む側壁形成用パターン２および被加工膜１上の全面に側壁形成用パターン２に対する選択比が高い材料を堆積する。なお、側壁形成用パターン２に対する選択比が高い材料としては、例えば、側壁形成用パターン２がＢＳＧ膜からなる場合、シリコン窒化膜を用いることができる。そして、側壁形成用パターン２に対する選択比が高い材料の異方性エッチングを行うことにより、側壁形成用パターン２に対する選択比が高い材料を側壁形成用パターン２の側壁に残したまま被加工膜１を露出させ、側壁形成用パターン２の側壁に側壁パターン５を形成する。
ここで、側壁パターン５は、側壁形成用パターン２にて囲まれるように屈曲部を有する閉ループ状に形成することができる。

なお、図示は省略するが、ウェハ基板を区画する各チップ領域内に形成された第一のパターン２ｂは、各チップ間で連続的に形成されている。すなわち、各チップ領域間で第一のパターン２ｂが分断されていない。このため、チップ領域においては、第一のパターン２ｂの側壁のうち、ラインアンドスペース部２ａの外側の側壁には側壁パターンが形成されず、ラインアンドスペース部２ａと対向する側壁に側壁パターンが形成される。

また、第一のパターン２ｂを、ウェハ基板の端部まで連続的に形成することもできる。この場合、ウェハ基板上においては、第一のパターン２ｂの側壁のうち、ラインアンドスペース部２ａの外側の側壁には側壁パターンが形成されない。側壁パターンをウェハ端部に形成できるスペースがないためである。

次に、図３（ａ）に示すように、ウェットエッチングなどの方法により、側壁パターン５を被加工膜１上に残したまま側壁形成用パターン２を被加工膜１上から除去する。

次に、図３（ｂ）に示すように、フォトリソグラフィー技術を用いることにより、側壁パターン５の屈曲部に接続されたフリンジパターン６を被加工膜１上に形成する。なお、フリンジパターン６の材料はレジスト材を用いることができる。また、レジスト形成後にそのレジストの下層に形成されたマスク材を加工してフリンジパターン６を形成するようにしてもよい。

次に、図３（ｃ）に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、開口部４の側壁に沿って配置された側壁パターン５をフリンジパターン６ごとに切断し、閉ループ状に形成された側壁パターン５を１本ずつ分離する（ループカット）。

なお、図２および図３の方法では、被加工膜１を加工する前に側壁パターン５のループカットを行う方法について説明したが、側壁パターン５およびフリンジパターン６をマスクとして下層に形成された下層膜を加工した後に、下層膜のループカットを行うようにしてもよい。また、図３（ｂ）のフリンジ形成工程と図３（ｃ）のループカット工程の順序を入れ替えることも可能である。

本実施形態に係るパターン形成方法では、側壁形成用パターン２の各ライン部３に接続される各屈曲部周辺に開口部４を形成しており、開口部４の外側の側壁形成用パターン２の内側に形成される側壁パターンを用いて、ゲートパターンなどの回路パターンを形成する。このとき、側壁形成用パターン２の屈曲部に位置する開口部４の周辺では、ラインアンドスペース部２ａの外側に側壁形成用パターン２ｂ（第一のパターン２ｂ）が形成されている。このため、屈曲部の周囲で側壁形成用パターン２が孤立するのを防止することができ、側壁形成用パターン２のラインアンドスペースの周期端において、側壁形成用パターン２が倒れたり、パッド形状が悪化したりするのを抑制し、パターン不良を抑制することができる。

図４は、図２および図３の方法で形成されたＮＡＮＤフラッシュメモリに用いられるコントロールゲートの引き出し部分の概略構成を示す平面図である。
図４において、下地層１１上には、コントロールゲート１５およびセレクトゲート１７が形成され、コントロールゲート１５は屈曲してパッド１６に接続されている。なお、下地層１１としては、ＮＡＮＤフラッシュメモリに用いられる浮遊ゲート電極またはチャージトラップ膜などを形成された半導体基板を用いることができる。

ここで、コントロールゲート１５は、図２（ｃ）の側壁形成用パターン２の間隙３の側壁に形成された側壁パターン５をマスクとして形成することができ、コントロールゲート１５の幅および間隔はフォトリソグラフィーの解像度限界の１／２程度に設定することができる。また、パッド１６は、図３（ｃ）のフリンジパターン６をマスクとして形成することができ、パッド１６の幅および間隔はフォトリソグラフィーの解像度限界より大きな値に設定することができる。

そして、パッド１６がコンタクト１９を介して配線１８に接続されることで、コントロールゲート１５がパッド１６を介して配線１８に接続される。ここで、パッド１６の幅および間隔をフォトリソグラフィーの解像度限界より大きな値に設定することで、フォトリソグラフィー技術を用いて配線１８やコンタクト１９をパッド１６上に配置することができる。

図５は、本発明の実施形態に係る側壁形成用パターンの光学像を示す図、図６は、図５の実施形態に対する比較例の光学像を示す図である。なお、図５（ａ）は、本発明の実施形態に係る側壁形成用パターン、図６（ａ）は、本発明の実施形態に対する比較例の側壁形成用パターンを示す。図５（ｂ）は、図５（ａ）の側壁形成用パターンの２次元の光学像、図６（ｂ）は、図６（ａ）の側壁形成用パターンの２次元の光学像を示す。図５（ｃ）は、図５（ｂ）の光学像をＡ−Ｂ線に沿って切断した時の１次元の光学像、図６（ｃ）は、図６（ｂ）の光学像をＡ−Ｂ線に沿って切断した時の１次元の光学像示す。

図６（ａ）において、比較例では、側壁形成用パターン２´の側壁に沿って外周が側壁パターンにて囲まれるように被加工膜１´上に側壁形成用パターン２´が形成される。そして、図６（ａ）の側壁形成用パターン２´では、図６（ｃ）の丸枠の部分（ラインアンドスペース端部）に示すように、ベストフォーカスに対してデフォーカス時の光強度の変動が大きくなる。

一方、図５（ａ）において、本発明の実施形態では、側壁形成用パターン２の側壁に沿って側壁パターン５が囲まれるように被加工膜１上に側壁形成用パターン２が形成される。そして、図５（ａ）の側壁形成用パターン２では、図５（ｃ）の丸枠の部分（ラインアンドスペース端部）に示すように、ベストフォーカスに対してデフォーカス時の光強度の変動が比較例に比べて小さくなる。

（第３実施形態）
図７（ａ）〜図１５（ａ）は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す平面図、図７（ｂ）〜図１５（ｂ）は、本発明の第３実施形態に係るパターン形成方法の概略構成を示す断面図である。なお、図７（ｂ）〜図１５（ｂ）において、コントロールゲート形成領域Ｒ１、Ｒ２、セレクトゲート形成領域Ｒ３、周辺回路形成領域Ｒ５では、図７（ａ）〜図１５（ａ）のＣ−Ｄ線に沿って切断し、フリンジパターン形成領域Ｒ４では、図７（ａ）〜図１５（ａ）のＥ−Ｆ線に沿って切断した。なお、図７〜図１５の例では、ＮＡＮＤフラッシュメモリに用いられるコントロールゲートおよびセレクトゲートを形成するためのハードマスクパターンの製造工程を示した。

図７において、キャップ層２１上にはハードマスク層２２、２３が順次積層されている。なお、キャップ層２１およびハードマスク層２３としては、例えば、シリコン窒化膜、ハードマスク層２２としては、例えば、ＢＳＧ膜とＴＥＯＳ膜の積層構造を用いることができる。ここで、ハードマスク層２３上には、コントロールゲート形成領域Ｒ１、Ｒ２、セレクトゲート形成領域Ｒ３、フリンジパターン形成領域Ｒ４および周辺回路形成領域Ｒ５が設けられている。また、キャップ層２１下には、コントロールゲートおよびセレクトゲートを形成するための多結晶シリコン層などを含む下地層を設けることができる。

そして、例えば、ＣＶＤなどの方法によりハードマスク層２３上に芯材膜を積層し、フォトリソグラフィー技術およびエッチング技術を用いて芯材膜をパターニングすることにより、側壁形成用パターン２４をハードマスク層２３上に形成する。なお、コントロールゲート形成領域Ｒ１、Ｒ２では、側壁形成用パターン２４には間隙２５を形成し、フリンジパターン形成領域Ｒ４では、側壁形成用パターン２４には間隙２５に接続された開口部２６を形成することができる。

次に、図８に示すように、等方性エッチングなどの方法により側壁形成用パターン２４をスリミングし、側壁形成用パターン２４の幅を細くする。なお、この側壁形成用パターン２４のスリミングは、レジスト膜をマスクに芯材膜をパターニングすると同時に実施することも可能である。

次に、図９に示すように、例えば、ＣＶＤなどの方法により、側壁形成用パターン２４の側壁を含む側壁形成用パターン２４およびハードマスク層２３上の全面に側壁形成用材料を堆積する。そして、側壁形成用材料の異方性エッチングを行うことにより、側壁形成用材料を側壁形成用パターン２４の側壁に残したままハードマスク層２３を露出させ、側壁形成用パターン２４の側壁に側壁パターン２７を形成する。なお、側壁パターン２７の材料としては、例えば、アモルファスシリコンを用いることができる。ここで、側壁パターン２７は、側壁形成用パターン２４にて囲まれるように側壁形成用パターン２４の側壁に沿ってハードマスク層２３上に配置することができる。

次に、図１０に示すように、ウェットエッチングなどの方法により、側壁パターン２７をハードマスク層２３上に残したまま側壁形成用パターン２４をハードマスク層２３上から除去する。

次に、図１１に示すように、フォトリソグラフィー技術を用いることにより、側壁パターン２７の屈曲部に接続されたフリンジパターン２８ａをフリンジパターン形成領域Ｒ４に形成するとともに、セレクトゲート形成用レジストパターン２８ｂおよび周辺回路形成用レジストパターン２８ｃをセレクトゲート形成領域Ｒ３および周辺回路形成領域Ｒ５にそれぞれ形成する。なお、フリンジパターン２８ａ、セレクトゲート形成用レジストパターン２８ｂおよび周辺回路形成用レジストパターン２８ｃの材料はレジスト材を用いることができる。

次に、図１２に示すように、側壁パターン２７、フリンジパターン２８ａ、セレクトゲート形成用レジストパターン２８ｂおよび周辺回路形成用レジストパターン２８ｃをマスクとしてハードマスク層２３をエッチングすることにより、パッド形成用ハードマスクパターン２３ａ、セレクトゲート形成用ハードマスクパターン２３ｂ、周辺回路形成用ハードマスクパターン２３ｃおよびコントロールゲート形成用ハードマスクパターン２３ｄをハードマスク層２２上に形成する。

次に、図１３に示すように、フリンジパターン２８ａ、セレクトゲート形成用レジストパターン２８ｂおよび周辺回路形成用レジストパターン２８ｃをパッド形成用ハードマスクパターン２３ａ、セレクトゲート形成用ハードマスクパターン２３ｂおよび周辺回路形成用ハードマスクパターン２３ｃ上から除去する。

次に、図１４に示すように、パッド形成用ハードマスクパターン２３ａおよびコントロールゲート形成用ハードマスクパターン２３ｄ上から側壁パターン２７を除去する。そして、パッド形成用ハードマスクパターン２３ａ、セレクトゲート形成用ハードマスクパターン２３ｂ、周辺回路形成用ハードマスクパターン２３ｃおよびコントロールゲート形成用ハードマスクパターン２３ｄをマスクとしてハードマスク層２２をエッチングすることにより、パッド形成用ハードマスクパターン２２ａ、セレクトゲート形成用ハードマスクパターン２２ｂ、周辺回路形成用ハードマスクパターン２２ｃおよびコントロールゲート形成用ハードマスクパターン２２ｄをキャップ層２１上に形成する。

次に、図１５に示すように、フォトリソグラフィー技術およびエッチング技術を用いることにより、開口部２６の側壁に沿って配置されたコントロールゲート形成用ハードマスクパターン２２ｄ、２３ｄをフリンジパターン２８ａごとに切断し、閉ループ状に形成されたコントロールゲート形成用ハードマスクパターン２２ｄ、２３ｄを１本ずつ分離する。そして、パッド形成用ハードマスクパターン２２ａ、セレクトゲート形成用ハードマスクパターン２２ｂ、周辺回路形成用ハードマスクパターン２２ｃおよびコントロールゲート形成用ハードマスクパターン２２ｄをマスクとして、キャップ層２１およびその下層の多結晶シリコン層をエッチングすることにより、例えば、図４のコントロールゲート１５、セレクトゲート１７および周辺回路用ゲートを形成するとともに、コントロールゲート１５の屈曲部に接続されたパッド１６を形成することができる。

（第４実施形態）
図１６（ａ）は、本発明の第４実施形態に係るパターン形成方法に用いられるフォトマスクの概略構成を示す平面図である。なお、図１６では、図１のフォトマスクの点線枠に対応する部分を切り出して示した。
図１６（ａ）において、このフォトマスクでは、図１のフォトマスクに対して、開口部１０４の周囲の遮光膜１０２に配置されたスリット１０５がピッチＰ１で設けられている。なお、スリット１０５の幅は、スリット１０５が図２（ａ）の側壁形成用パターン２として写り込まないようにするために、フォトリソグラフィーの解像度限界より小さくなるように設定することが好ましい。すなわち、スリット１０５は、ＳＲＡＦであることが好ましい。

ここで、開口部１０４の周囲の遮光膜１０２にスリット１０５を設けることにより、図２（ａ）の開口部４の周囲に側壁形成用パターン２がベタ状に形成される場合においても、間隙３の周期端において、露光時のラインアンドスペースの周期性が著しく損なわれるのを防止することができ、側壁パターン５の屈曲部の形状の悪化を抑制することができる。

（第５実施形態）
図１６（ｂ）は、本発明の第５実施形態に係るパターン形成方法に用いられるフォトマスクの概略構成を示す平面図である。
図１６（ｂ）において、このフォトマスクでは、図１６（ａ）のフォトマスクに対して、開口部１０４に配置された細線パターン１０６がピッチＰ２で設けられている。なお、細線パターン１０６の幅は、細線パターン１０６が図２（ａ）の側壁形成用パターン２として写り込まないようにするために、フォトリソグラフィーの解像度限界より小さくなるように設定することが好ましい。

ここで、開口部１０４に細線パターン１０６を設けることにより、図２（ａ）の開口部４がベタ状に形成される場合においても、間隙３の周期端において、露光時のラインアンドスペースの周期性が著しく損なわれるのを防止することができ、側壁パターン５の屈曲部の形状の悪化を抑制することができる。すなわち、スリット１０５は、ＳＲＡＦであることが好ましい。

（第６実施形態）
図１７および図１８は、本発明の第６実施形態に係るパターン形成方法の概略構成を示す平面図である。
図１７において、この第６実施形態では、図２および図３のパターン形成方法と比べて、側壁形成用パターン２の開口部４に側壁形成用パターン３１が追加されている。そして、図１８に示すように、側壁形成用パターン３１の側壁にも側壁パターン５が形成される。

ここで、側壁形成用パターン２の開口部４に側壁形成用パターン３１を追加することにより、間隙３の周期端において、露光時のラインアンドスペースの周期性が著しく損なわれるのを防止することができ、側壁パターン５の屈曲部の形状の悪化を抑制することができる。

（第７実施形態）
図１９および図２０は、本発明の第７実施形態に係るパターン形成方法の概略構成を示す平面図である。
図１９において、この第７実施形態では、図２および図３のパターン形成方法と比べて、側壁形成用パターン２の開口部４に側壁形成用パターン３２、３３が追加されている。そして、図２０に示すように、側壁形成用パターン３２、３３の側壁にも側壁パターン５が形成される。

ここで、側壁形成用パターン２の開口部４に側壁形成用パターン３２、３３を追加することにより、間隙３の周期端において、露光時のラインアンドスペースの周期性が著しく損なわれるのを防止することができ、側壁パターン５の屈曲部の形状の悪化を抑制することができる。

（第８実施形態）
図２１および図２２は、本発明の第８実施形態に係るパターン形成方法の概略構成を示す平面図である。
図２１において、この第８実施形態では、図２および図３のパターン形成方法と比べて、開口部４´の形状が開口部４に比べて縦長に設定されている。そして、図２２（ｂ）に示すように、開口部４´の側壁に沿って形成された側壁パターン５との接続箇所をフリンジパターン６´ごとに縦方向にずらすことができるように、フリンジパターン６´に屈曲部が設けられている。

（第９実施形態）
図２３および図２４は、本発明の第９実施形態に係るパターン形成方法の概略構成を示す平面図である。
図２３において、この第９実施形態では、図２１および図２２のパターン形成方法と比べて、開口部４´が側壁形成用パターン２を分断するように延在されている。たとえば、ウェハ基板が区画された各チップ領域内で、ラインアンドスペース部の外側の側壁形成用パターン２ｂ（第一のパターン２ｂ）が、開口部４’によって分断されている。
そして、図２４（ｂ）に示すように、開口部４´の側壁に沿って形成された側壁パターン５との接続箇所をフリンジパターン６´ごとに縦方向にずらすことができるように、フリンジパターン６´に屈曲部が設けられている。
また、図示を省略するが、ラインアンドスペース部の外側の側壁形成用パターン部２ｂ（第一のパターン２ｂ）が、各チップ領域の端まで必ずしも形成されていなくともよい。この場合には、各チップ領域内で第一のパターン２ｂの側壁のうちラインアンドスペース部の外側の側壁にも側壁パターンが形成される。

このチップ内の最も外側の側壁パターンは、回路パターンとして機能しないパターンであるため、次のいずれかの方法により除去する。第一は、前述したループカット工程において除去する。すなわち、ループカット工程におけるリソグラフィにより、チップ内の最も外側の側壁パターンの上方にレジスト開口部を設け、ループカット時のエッチング加工と同時にその側壁パターンを除去する方法である。第二は、別途リソグラフィ工程を追加して、この余分な側壁パターンを除去する。すなわち、側壁パターン形成後、リソグラフィにより、チップ内の最も外側の側壁パターンの上方に開口部を有するレジストを設け、エッチング加工により側壁パターンを除去する方法である。

このようなパターン形成方法による半導体装置の製造方法は、被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、側壁パターンを前記第二のパターンの側壁に形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程を備える。

また、このチップ内の最も外側の側壁パターン除去しなくとも、ループカット工程により、他の回路パターンと電気的に独立されるようにすれば、この側壁パターンに基づいて、回路パターンとして電気的に機能しないダミーパターンを基板上に形成することもできる。さらに、前述のフリンジ形成時のリソグラフィ時に、チップ内の最も外側の側壁パターンをフリンジ形成用のレジストパターンで覆うことにより、エッチング加工後にこの側壁パターンの下層にフリンジパターンを形成することもできる。

このようなパターン形成方法による半導体装置の製造方法は、被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、側壁パターンを前記第二のパターンの側壁に形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンに基づき、ダミーパターン又はフリンジパターンを形成する工程と、前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程とを備える。

１ 被加工膜、２、２４、３１〜３３ 側壁形成用パターン、３、２５、１０３ 間隙、４、４´、２６、１０４ 開口部、５、２７ 側壁パターン、６、６´、２８ａ フリンジパターン、１１、２１ 下地層、１５ コントロールゲート、１６ パッド、１７ セレクトゲート、１８ 配線、１９ コンタクト、Ｒ１、Ｒ２ コントロールゲート形成領域、Ｒ３ セレクトゲート形成領域、Ｒ４ フリンジパターン形成領域、Ｒ５ 周辺回路形成領域、２１ キャップ層、２２、２３ ハードマスク層、２８ｂ セレクトゲート形成用レジストパターン、２８ｃ 周辺回路形成用レジストパターン、２２ａ、２３ａ パッド形成用ハードマスクパターン、２２ｂ、２３ｂ セレクトゲート形成用ハードマスクパターン、２２ｃ、２３ｃ 周辺回路形成用ハードマスクパターン、２２ｄ、２３ｄ コントロールゲート形成用ハードマスクパターン、１０１ 透明基板、１０２ 遮光膜、１０５ スリット、１０６ 細線パターン

Claims (9)

1. 被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、
   側壁パターンを前記第二のパターンの側壁に形成する工程と、
   前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンを除去する工程と、
   前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、
   を備えることを特徴とする半導体装置の製造方法。
2. 被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、
   チップ領域内で、前記第一のパターンの側壁のうち前記ラインアンドスペース部と反対側の側壁に形成されないようにして、側壁パターンを前記第二のパターンの側壁に形成する工程と、
   前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、
   を備えることを特徴とする半導体装置の製造方法。
3. 被加工膜上に、ラインアンドスペース部と前記ラインアンドスペース部の外側に形成された第一のパターンとを有する第二のパターンを形成する工程と、
   側壁パターンを前記第二のパターンの側壁に形成する工程と、
   前記第一のパターンの側壁のうち、前記ラインアンドスペース部と反対側の側壁に形成された側壁パターンに基づき、ダミーパターン又はフリンジパターンを形成する工程と、
   前記第一のパターンの側壁のうち、前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づき、回路パターンを形成する工程と、
   を備えることを特徴とする半導体装置の製造方法。
4. 前記第一のパターンの幅は、前記ラインアンドスペース部のライン幅よりも大きいことを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
5. 前記第二のパターンは屈曲部を有することを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
6. 前記第二のパターンの屈曲部の側壁に形成された側壁パターンに基づいて形成された回路パターンに接続されるフリンジパターンを形成する工程をさらに備えたことを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記ラインアンドスペース部の隣接するライン部は、前記第二のパターンの屈曲部を介して接続されていることを特徴とする請求項５又は６記載の半導体装置の製造方法。
8. 前記第二のパターンの屈曲部は、前記ラインアンドスペースパターン部から遠ざかるように屈曲していることを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置の製造方法。
9. 前記第二のパターンの側壁のうち前記ラインアンドスペース部と対向する側の側壁に形成された側壁パターンに基づいて形成される回路パターンは、ゲートパターンであることを特徴とする請求項４乃至８のいずれか一項に記載の半導体装置の製造方法。

Images