JP4956370B2 - 半導体素子のパターン形成方法 - Google Patents

半導体素子のパターン形成方法 Download PDF

Info

Publication number
JP4956370B2
JP4956370B2 JP2007276349A JP2007276349A JP4956370B2 JP 4956370 B2 JP4956370 B2 JP 4956370B2 JP 2007276349 A JP2007276349 A JP 2007276349A JP 2007276349 A JP2007276349 A JP 2007276349A JP 4956370 B2 JP4956370 B2 JP 4956370B2
Authority
JP
Japan
Prior art keywords
pattern
oxide film
layer
thickness
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007276349A
Other languages
English (en)
Other versions
JP2008166718A (ja
Inventor
根圭 孔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008166718A publication Critical patent/JP2008166718A/ja
Application granted granted Critical
Publication of JP4956370B2 publication Critical patent/JP4956370B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は半導体素子に関するものである。特に、半導体素子において改良されたパターンの形成方法に関するものである。
最近、半導体素子の極微細化及び高集積化が進むに伴い、メモリ容量の増加に比例して全体的なチップ（chip）の面積は増加しているが、実際に半導体素子のパターンが形成されるセル（cell）領域の面積は減少している。したがって、所望のメモリ容量の確保のためには限定されたセル領域内により多いパターンが形成されなければならないので、パターンの線幅（critical dimension）が減少した微細パターンの形成が必要である。このように、線幅が微細なパターンを形成するためリソグラフィ工程（Lithography Process）の発展が求められる。
このようなフォトリソグラフィ工程において、解像度（Resolution）と焦点深度（Depth of Focus：ＤＯＦ）は２つの重要な核心要素（issue）である。これらのうち解像度（Ｒ）は下記の式（１）のように表わすことができる。
Figure 0004956370
 ここで、ｋ１が感光膜種類、厚さ等により決定される常数で、lが光源の波長であり、ＮＡ（Numerical Aperture）が露光装備の開口数を意味する。
ｋ１が物理的な制限を有するので、現存する方法でｋ１を減少させることは困難である。したがって、狭いバンドを有する光源を適用した新しい露光装備と、新しい露光装備に効果的に反応する新しい感光物質の開発が求められる。このような発展無しに半導体素子の微細パターンの形成は困難である。
図１ａ〜図１ｃは、二重露光方法（Double Exposure Process）を利用した従来の微細パターン形成方法を示す断面図である。半導体基板１０の上部に被食刻層２０、ハードマスク層３０及び第１の感光膜（図示省略）を形成し、第１の感光膜（図示省略）をライン／スペースマスク（図示省略）で露光及び現像して第１の感光膜パターン４０を形成する。第１の感光膜パターン４０をマスクにハードマスク層３０を食刻して被食刻層２０の第１の部分を露出する第１のハードマスクパターン３０ａを形成する。以後、第１の感光膜パターン４０を除去する。
図１ｂ及び図１ｃに示されているように、第１のハードマスクパターン３０ａと被食刻層２０の露出した部分の上部に第２の感光膜（図示省略）を形成する。第２の感光膜（図示省略）をライン／スペースマスクで露光及び現像して第２の感光膜パターン４５を形成する。ここで、第２の感光膜パターン４５は被食刻層２０の２つの隣接した第１の部分のほぼ中心に位置する第１のハードマスクパターン３０ａの一部を露出する。第２の感光膜パターン４５を食刻マスクに第１のハードマスクパターン３０ａをパターニングして第２のハードマスクパターン３２を形成することにより、被食刻層２０の第２の部分を露出する。以後、第２の感光膜パターン４５を除去する。第２のハードマスクパターン３２で被食刻層２０を食刻して被食刻パターン２０ａを形成する。
前述の従来の技術に係る半導体素子の微細パターン形成方法において、露光装備の解像度の限界により線幅の微細なパターンの形成が困難であるという問題点がる。さらに、これを克服するための二重露光工程時に２次に亘る露光工程によりパターン間の誤整合（Misalignment）が発生するという問題点がある。
本発明の実施形態は、半導体素子のパターン形成方法に関するものである。本発明の一実施形態によれば、パターン形成方法はポリシリコン物質と酸化物質との間の食刻選択比を利用した選択食刻工程を行なうことを含む。
本発明の一実施形態に係る半導体素子のパターン形成方法は、
半導体基板を提供する段階と、半導体基板の上部に被食刻層を形成し、被食刻層の上部にハードマスク層を形成する段階と、ハードマスク層の上部に第１の酸化膜パターンを形成し、第１の酸化膜パターンの上部に窒化膜パターンを形成してハードマスク層を選択的に露出する段階と、ハードマスク層、第１の酸化膜パターン及び窒化膜パターンの露出した部分の上部に第１の厚さを有する第１のポリシリコン層を形成する段階と、第１のポリシリコン層の上部に第２の厚さを有する第２の酸化膜を形成する段階と、第２の酸化膜の上部に第３の厚さを有する第２のポリシリコン層を形成する段階と、窒化膜パターンを露出するまで第２のポリシリコン層、第２の酸化膜及び第１のポリシリコン層を平坦化する段階と、窒化膜パターンを除去して第１の酸化膜パターンを露出する段階と、酸化物質とポリシリコン物質の間の食刻選択比に従い第１の酸化膜パターンと第２の酸化膜を食刻する段階と、第１のポリシリコン層と第２のポリシリコン層の上部を食刻マスクにハードマスク層を食刻してハードマスク層パターンを形成する段階と、ハードマスク層パターンをマスクに被食刻層を食刻して微細パターンを形成する段階とを含むことを特徴とする。
本発明に係る半導体素子のパターン形成方法は、露光装備の限界解像度を克服したライン／スペースパターンを形成することができる。さらに、露光工程により発生するパターンの誤整合を防止して素子の特性を向上させるという効果がある。
以下では、本発明の実施の形態を図を参照して詳しく説明する。
図２ａ〜図２ｈは、本発明の一実施形態に係る半導体素子のパターン形成方法を示す断面図である。半導体基板１００の上部に被食刻層１１０、第１の非晶質炭素層（Amorphous-Carbon）１２０、第１のＢＰＳＧ（Boro Phospho Silicate Glass）酸化膜１３０及び窒化膜１３５を順次形成する。ここで、被食刻層１１０は大凡１００〜６００℃の温度下において酸化膜で形成する。被食刻層１１０の厚さは大凡１００〜１,０００ｎｍであるのが好ましい。なお、第１の非晶質炭素層１２０はハードマスク層で形成し、その厚さは大凡１００〜５００ｎｍであるのが好ましい。さらに、第１のＢＰＳＧ酸化膜１３０の厚さは大凡１００〜１,０００ｎｍであるのが好ましい。
図２ｂに示されているように、窒化膜１３５の上部に第２の非晶質炭素層１４０及び反射防止膜１５０を順次形成する。ここで、第２の非晶質炭素層１４０の厚さは大凡１００〜５００ｎｍであるのが好ましい。さらに、反射防止膜１５０の厚さは大凡３０〜４０ｎｍまたは大凡３１〜３５ｎｍであるのが好ましい。次に、反射防止膜１５０の上部にＡｒＦ用感光膜（図示省略）を形成する。感光膜の厚さは１００〜５００ｎｍであるのが好ましい。ライン／スペース露光マスクで感光膜を露光及び現像して感光膜パターン１６０を形成する。さらに、感光膜パターン１６０はラインパターンを含み、各ラインパターンは線幅１６０ａを有する。２つの隣接したラインパターンは線幅１６０ｂで分離される。本発明の一実施形態によれば、線幅１６０ａと線幅１６０ｂの比は大凡１：５であるのが好ましい。例えば、露光マスクのピッチは２４０ｎｍであるとき、ラインパターンの線幅１６０ａは４０ｎｍであり、２つの隣接したラインパターンの間に画成された線幅１６０ｂは２００ｎｍであるのが好ましい。本発明の他の実施形態によれば、露光工程はＡｒＦ（１９３ｎｍ）光源を利用して行なうのが好ましい。
図２ｃ及び図２ｄに示されているように、感光膜パターン１６０をマスクに反射防止膜１５０、第２の非晶質炭素層１４０、窒化膜１３５及び第１のＢＰＳＧ酸化膜１３０を順次食刻し、第１のＢＰＳＧ酸化パターン１３０ａ、窒化パターン１３５ａ、第２の非晶質炭素パターン１４０ａ及び反射防止パターン１５０ａを形成することにより、第１の非晶質炭素層１２０の一部を露出する。以後、図２ｄに示されているように、感光膜パターン１６０、反射防止パターン１５０ａ及び第２の非晶質炭素パターン１４０ａを除去する。
図２ｅに示されているように、半導体基板１００の上部に第１のポリシリコン層１７０を形成して第１の非晶質炭素層１２０、第１のＢＰＳＧ酸化膜パターン１３０ａ及び窒化膜パターン１３５ａの露出した部分を覆う。第１のポリシリコン層１７０の上部に第１のポリシリコン層１７０の厚さと同じ第２のＢＰＳＧ酸化膜１８０を形成する。第１のポリシリコン層１７０と第２のＢＰＳＧ酸化膜１８０の厚さは３０〜５０ｎｍまたは３５〜４５ｎｍであるのが好ましい。第１のポリシリコン層１７０と第２のＢＰＳＧ酸化膜１８０は、下部の段差に従い均一の厚さを有するように形成する特性がある。第２のＢＰＳＧ酸化膜１８０の厚さは形成される微細パターンの線幅（Critical Dimension：ＣＤ）と同一である。次に、第２のＢＰＳＧ酸化膜１８０の上部に第２のポリシリコン層１９０を形成し、第２のＢＰＳＧ酸化膜１８０の２つの隣接した垂直部分の間に位置する空間を埋め込む。このとき、第２のポリシリコン層１９０の厚さは第１のＢＰＳＧ酸化膜パターン１３０ａの上部表面から大凡１００〜５００ｎｍであるのが好ましい。
図２ｆに示されているように、第２のポリシリコン層１９０、第２のＢＰＳＧ酸化膜１８０及び第１のポリシリコン層１７０を平坦化して窒化パターン１３５ａを露出する。露出した窒化膜パターン１３５ａを除去して第１の酸化膜パターン１３０ａを露出する。このとき、ＢＰＳＧ酸化膜１８０の線幅Ｄとポリシリコン層１７０の線幅Ｅの比は大凡１：１であるのが好ましい。
図２ｇに示されているように、選択的食刻工程で第１のポリシリコン層１７０と第２のポリシリコン層１９０の間に位置する第１のＢＰＳＧ酸化パターン１３０ａ及び第２のＢＰＳＧ酸化膜１８０を除去する。第１のポリシリコン層１７０と第２のポリシリコン層１９０を食刻マスクにハードマスク層１２０を食刻してハードマスクパターン１２０ａを形成する。本発明の一実施形態によれば、選択的食刻工程はポリシリコン層と酸化膜の食刻選択比の差を利用して行なわれるのが好ましい。さらに、ＢＰＳＧ酸化膜１８０と第１及び第２のポリシリコン層１７０、１９０の食刻選択比は大凡２０：１であるのが好ましい。換言すれば、ＢＰＳＧ酸化膜１８０は第１及び第２のポリシリコン層１７０、１９０より２０倍速く食刻される。食刻選択比のため、第１のポリシリコン層１７０と第２のポリシリコン層１９０の上部が食刻されるとき、第１及び第２のポリシリコン層１７０、１９０の上部部分を食刻マスクに第１のポリシリコン層１７０の下部部分１７０ａも併せて食刻される。選択食刻工程を続けてハードマスクパターン１２０ａを形成する。本発明の一実施形態によれば、ハードマスクパターン１２０ａが食刻されるとき、第１のポリシリコン層１７０と第２のポリシリコン層１９０は共に食刻され得る。
図２ｈに示されているように、ハードマスクパターン１２０ａを食刻マスクに被食刻層１１０を食刻して微細パターン１１０ａを形成する。したがって、図２ｈに示されているように、半導体基板１００と該上部に形成された微細パターン１１０ａを含む半導体素子を形成する。ここで、微細パターン１１０ａの線幅Ｆと隣接した微細パターン１１０ａ等の間に画成されたスペースの線幅Ｇの比は大凡１：１であるのが好ましい。本発明の実施形態によれば、微細パターン１１０ａの線幅Ｆは図２ｅに示された第２のＢＰＳＧ酸化膜１８０の厚さに応じて決定され得る。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更なども、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
従来の技術に係る半導体素子のパターン形成方法を示した断面図である。 従来の技術に係る半導体素子のパターン形成方法を示した断面図である。 従来の技術に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。 本発明の一実施形態に係る半導体素子のパターン形成方法を示した断面図である。
符号の説明
１０、１００ 半導体基板
２０、１１０ 被食刻層
２０ａ 被食刻パターン
３０ ハードマスク層
３０ａ 第１のハードマスクパターン
３２ 第２のハードマスクパターン
４０ 第１の感光膜パターン
４５ 第２の感光膜パターン
１１０ａ 微細パターン
１２０ 第１の非晶質炭素層
１２０ａ ハードマスクパターン
１３０ 第１のＢＰＳＧ酸化膜
１３０ａ 第１のＢＰＳＧ酸化パターン
１３５ 窒化膜
１３５ａ 窒化パターン
１４０ 第２の非晶質炭素層
１４０ａ 第２の非晶質炭素パターン
１５０ 反射防止膜
１５０ａ 反射防止パターン
１６０ 感光膜パターン
１６０ａ、１６０ｂ 線幅
１７０ 第１のポリシリコン層
１７０ａ 第１のポリシリコン層の下部部分
１８０ 第２のＢＰＳＧ酸化膜
１９０ 第２のポリシリコン層

Claims (12)

  1. 半導体基板を提供する段階と、
    前記半導体基板の上部に被食刻層を形成し、前記被食刻層の上部にハードマスク層を形成する段階と、
    前記ハードマスク層の上部に第１の酸化膜パターンを形成し、前記第１の酸化膜パターンの上部に窒化膜パターンを形成して前記ハードマスク層を選択的に露出する段階と、
    前記ハードマスク層、前記第１の酸化膜パターン及び前記窒化膜パターンの露出した部分の上部に第１の厚さを有する第１のポリシリコン層を形成する段階と、
    前記第１のポリシリコン層の上部に第２の厚さを有する第２の酸化膜を形成する段階と、
    前記第２の酸化膜の上部に第３の厚さを有する第２のポリシリコン層を形成する段階と、
    前記窒化膜パターンを露出するまで前記第２のポリシリコン層、前記第２の酸化膜及び前記第１のポリシリコン層を平坦化する段階と、
    前記窒化膜パターンを除去して前記第１の酸化膜パターンを露出する段階と、
    酸化物質とポリシリコン物質の間の食刻選択比に従い前記第１の酸化膜パターンと前記第２の酸化膜を食刻する段階と、
    前記第１のポリシリコン層と前記第２のポリシリコン層の上部を食刻マスクに前記ハードマスク層を食刻してハードマスク層パターンを形成する段階と、
    前記ハードマスク層パターンをマスクに前記被食刻層を食刻して微細パターンを形成する段階と、
    を含むことを特徴とする半導体素子のパターン形成方法。
  2. 前記被食刻層は酸化膜で形成することを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  3. 前記被食刻層は１００〜６００℃の温度下で形成され、その厚さは１００〜１,０００ｎｍであることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  4. 前記ハードマスク層は非晶質炭素層で形成することを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  5. 前記ハードマスク層の厚さは１００〜５００ｎｍであることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  6. 前記第１の酸化膜パターン及び前記第２の酸化膜はＢＰＳＧ（Boro-Phosphor-Silicate-Glass）酸化膜で形成することを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  7. 前記第１の酸化膜パターンの厚さは１００〜１,０００ｎｍであることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  8. 前記第１の酸化膜パターンの線幅と隣接した前記第１の酸化膜パターンの間に画成されたスペースの線幅の比は１：５であることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  9. 前記第１の厚さは前記第２の厚さと同一であり、前記第１の厚さと前記第２の酸化膜の厚さは３０〜５０ｎｍであることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  10. 前記第３の厚さは、前記第２の酸化膜の上部表面から１００〜５００ｎｍであることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  11. 前記食刻選択比は、前記酸化物質の食刻が前記ポリシリコン物質の食刻より２０倍速いことを特徴とする請求項１に記載の半導体素子のパターン形成方法。
  12. 前記微細パターンの線幅と隣接した前記微細パターンの間に画成されるスペースの線幅の比は１：１であることを特徴とする請求項１に記載の半導体素子のパターン形成方法。
JP2007276349A 2006-12-28 2007-10-24 半導体素子のパターン形成方法 Expired - Fee Related JP4956370B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0137028 2006-12-28
KR1020060137028A KR100827526B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 미세 패턴 형성 방법

Publications (2)

Publication Number Publication Date
JP2008166718A JP2008166718A (ja) 2008-07-17
JP4956370B2 true JP4956370B2 (ja) 2012-06-20

Family

ID=39584623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276349A Expired - Fee Related JP4956370B2 (ja) 2006-12-28 2007-10-24 半導体素子のパターン形成方法

Country Status (5)

Country Link
US (1) US7510973B2 (ja)
JP (1) JP4956370B2 (ja)
KR (1) KR100827526B1 (ja)
CN (1) CN100552882C (ja)
TW (1) TWI346978B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850216B1 (ko) 2007-06-29 2008-08-04 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100934836B1 (ko) * 2008-06-19 2009-12-31 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR101435520B1 (ko) 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101540083B1 (ko) 2008-10-22 2015-07-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR100994715B1 (ko) 2008-12-31 2010-11-17 주식회사 하이닉스반도체 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법
CN108109966B (zh) * 2018-01-30 2021-09-17 德淮半导体有限公司 静态随机存取存储器及其制造方法
US11766092B2 (en) * 2020-02-21 2023-09-26 Nike, Inc. Sole structure for article of footwear
CN113571418B (zh) * 2021-05-31 2024-03-08 上海华力集成电路制造有限公司 一种FinFET的超级阱形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002145A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 반도체소자의 패턴 형성 방법
KR100955927B1 (ko) * 2003-06-30 2010-05-03 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
JP4447433B2 (ja) * 2004-01-15 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
JP2007165862A (ja) * 2005-11-15 2007-06-28 Toshiba Corp 半導体装置の製造方法
DE102006001680B3 (de) * 2006-01-12 2007-08-09 Infineon Technologies Ag Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung
KR100672123B1 (ko) * 2006-02-02 2007-01-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법

Also Published As

Publication number Publication date
TWI346978B (en) 2011-08-11
TW200828430A (en) 2008-07-01
KR100827526B1 (ko) 2008-05-06
CN101211762A (zh) 2008-07-02
US20080160772A1 (en) 2008-07-03
CN100552882C (zh) 2009-10-21
JP2008166718A (ja) 2008-07-17
US7510973B2 (en) 2009-03-31

Similar Documents

Publication Publication Date Title
JP4956370B2 (ja) 半導体素子のパターン形成方法
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
US8465908B2 (en) Method for forming fine patterns of semiconductor device
JP5017570B2 (ja) 半導体素子のパターン形成方法
US20090075485A1 (en) Method for forming pattern of semiconductor device
KR101150639B1 (ko) 반도체 소자의 패턴 형성 방법
JP5001109B2 (ja) 半導体素子の微細パターン形成方法
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
TW200939301A (en) Method for manufacturing a semiconductor device
KR20100104861A (ko) 반도체 소자의 패턴 형성 방법
US10734284B2 (en) Method of self-aligned double patterning
CN101471235A (zh) 制造半导体器件的方法
US8304174B2 (en) Method for fabricating semiconductor device
JP2008042174A (ja) マスクパターン形成方法
KR100950480B1 (ko) 스페이스 패터닝 기술을 이용한 반도체 소자의 활성영역형성방법
JP5120100B2 (ja) 半導体装置の製造方法及びレチクルの形成方法
KR100816210B1 (ko) 반도체 장치 형성 방법
KR100939168B1 (ko) 반도체 소자의 패턴 형성 방법
KR20030049116A (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR101096209B1 (ko) 반도체 소자의 제조 방법
KR20070106277A (ko) 피치 감소 방법
KR101095041B1 (ko) 반도체소자의 미세패턴 형성방법
KR20080094376A (ko) 반도체 소자의 금속 배선 형성 방법
KR20080063887A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees