KR100939168B1 - 반도체 소자의 패턴 형성 방법 - Google Patents
반도체 소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR100939168B1 KR100939168B1 KR1020080018429A KR20080018429A KR100939168B1 KR 100939168 B1 KR100939168 B1 KR 100939168B1 KR 1020080018429 A KR1020080018429 A KR 1020080018429A KR 20080018429 A KR20080018429 A KR 20080018429A KR 100939168 B1 KR100939168 B1 KR 100939168B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- layer
- polysilicon
- polysilicon layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 66
- 229920005591 polysilicon Polymers 0.000 claims abstract description 66
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims description 2
- 239000005368 silicate glass Substances 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000018109 developmental process Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 폴리실리콘 패턴 상부에 스텝 커버리지 특성이 우수한 오존 USG막을 증착한 후 식각 선택비 차이를 이용한 전면 식각을 수행하여 패턴을 형성함으로써, 노광 장비의 한계 해상도를 극복하는 1 : 1 라인/스페이스 형태의 미세 패턴을 형성할 수 있으며, 셀프 얼라인 (Self Align)이 가능하여 중첩도 및 정렬도 마진이 확보되어 소자의 특성을 향상시키는 기술을 개시한다.
Description
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것이다. 특히, 노광 장비의 한계 해상도를 극복한 미세 패턴 형성 방법에 관한 것이다.
최근 반도체 소자의 극미세화 및 고집적화가 진행됨에 따라 메모리 용량의 증가에 비례하여 전체적인 칩(Chip) 면적은 증가되고 있지만 실제로 반도체 소자의 패턴이 형성되는 셀(Cell) 영역의 면적은 감소되고 있다.
따라서, 원하는 메모리 용량을 확보하기 위해서는 한정된 셀 영역 내에 보다 많은 패턴이 형성되어야만 하므로, 패턴의 선폭(Critical Dimension)이 감소된 미세 패턴의 형성이 필요하다.
이와 같이 선폭이 미세한 패턴을 형성하기 위해서 리소그래피 공정(Lithography Process)의 발전이 요구된다.
상기 리소그래피 공정이란, 기판 상부에 포토레지스트(photoresist)를 도포하고, 365㎚, 248㎚, 193㎚ 및 153㎚의 파장 길이를 가지는 레이저(laser) 광원을 이용하여 회로 패턴이 그려진 노광 마스크를 사용하여 노광 공정을 수행한 다음, 현상(development) 공정을 수행하여 패턴을 형성하는 공정이다.
상기 리소그래피 공정은 R = k1×λ / NA와 같이 광원의 파장(λ)과 개구수 (Numercial Aperture:NA)에 따라 그 해상도(R)가 정해진다.
상기 식에서 k1은 공정 상수를 의미하는데, 이는 물리적인 한계를 가지므로 통상적인 방법으로 그 값을 감소시키는 것이 거의 불가능하며, 단파장을 이용하는 노광 장치와 함께 상기 단파장에 대해 반응성이 높은 포토레지스트용 물질을 새로 개발해야 하므로, 어느 정도 이하의 선폭을 갖는 미세 패턴을 형성하는 것이 어렵다.
도 1a 내지 도 1c는 이중 노광 방법(Double Exposure Process)을 사용한 미세 패턴 형성 방법을 도시한 단면도이다.
도 1a를 참조하면, 반도체 기판(110) 상부에 피식각층(120), 하드마스크층(130) 및 제 1 감광막(미도시)을 형성하고, 상기 제 1 감광막(미도시)을 노광 및 현상하여 라인/스페이스(Line/Space) 형태의 제 1 감광막 패턴(140)을 형성한다.
이때, 상기 라인 : 스페이스의 비율은 1 : 3인 것이 바람직하다.
다음에, 제 1 감광막 패턴(140)을 마스크로 하드마스크층(130)을 식각한 후 제 1 감광막 패턴(140)을 제거한다.
도 1b를 참조하면, 전체 상부에 제 2 감광막(미도시)을 형성하고, 상기 제 2 감광막(미도시)을 노광 및 현상하여 제 2 감광막 패턴(145)을 형성한다.
여기서, 제 2 감광막 패턴(145)은 상기 식각된 하드마스크층(130a)의 중앙부가 노출되는 라인/스페이스 형태로 형성되는 것이 바람직하다.
다음에, 제 2 감광막 패턴(145)을 마스크로 상기 식각된 하드마스크층 패턴(130a)을 패터닝하여 하드마스크층 패턴(미도시)을 형성하고, 제 2 감광막 패턴(145)을 제거한다.
도 1c를 참조하면, 상기 하드마스크층 패턴(미도시)을 마스크로 피식각층(120)을 식각하여 라인/스페이스 형태의 피식각층 패턴(120a)을 형성한다.
상술한 종래 기술에 따른 반도체 소자의 미세 패턴 형성 방법에서, 노광 장비의 해상도에 한계로 인해 선폭이 미세한 패턴의 형성이 어려운 문제가 있으며, 이를 극복하기 위한 이중 노광 공정 시 2차에 걸친 노광 공정으로 인해 패턴 간의 오정렬(Mis-align)이 발생하는 문제점이 있다.
본 발명은 노광 장비의 한계 해상도를 극복하는 1 : 1 라인/스페이스 형태의 미세 패턴을 형성할 수 있으며, 셀프 얼라인 (Self Align)이 가능하여 중첩도 및 정렬도 마진이 확보되어 반도체 소자의 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은
반도체 기판 상부에 피식각층, 제 1 폴리실리콘층 및 하드마스크층을 순차적으로 형성하는 단계와,
상기 하드마스크층 상부에 제 2 폴리실리콘 패턴을 형성하는 단계와,
상기 제 2 폴리실리콘 패턴을 포함하는 전체 표면에 절연막을 증착하는 단계와,
상기 절연막이 증착된 전체 상부에 제 3 폴리실리콘층을 형성하는 단계와,
상기 절연막이 노출될때까지 평탄화 공정을 수행하는 단계와,
상기 제 3 폴리실리콘층을 배리어로 상기 절연막을 선택 식각하여 상기 제 2 폴리실리콘층 패턴을 노출시키는 단계와,
상기 제 2 폴리실리콘층 패턴 및 제 3 폴리실리콘층을 마스크로 상기 하드마스크층을 식각하여 하드마스크 패턴을 형성하는 단계와,
상기 하드마스크 패턴을 마스크로 상기 제 1 폴리실리콘층을 식각하여 제 1 폴리실리콘층 패턴을 형성하는 단계와,
상기 제 1 폴리실리콘층 패턴을 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 피식각층은 산화계열의 절연막이며, 100 ~ 5000nm의 두께로 형성하는 것과,
상기 제 1 및 제 2 폴리실리콘층은 각각 100 ~ 500nm의 두께로 형성하는 것과,
상기 절연막은 오존 USG막인 것과,
상기 절연막은 상기 제 2 폴리실리콘 패턴의 CD(Critical Dimension)와 동일한 두께로 증착하는 것과,
상기 절연막은 10 ~ 40nm의 두께로 형성하는 것과,
상기 제 3 폴리실리콘층은 상기 제 2 폴리실리콘 패턴 사이에 형성된 상기 절연막 표면으로부터 100 ~ 500nm의 두께로 형성하는 것과,
상기 절연막을 선택 식각하는 단계 HBr02, Cl2 또는 F2 가스를 이용하여 진행하는 것과,
상기 하드마스크 패턴을 형성하는 단계 후 상기 제 2 폴리실리콘층 패턴, 제 3 폴리실리콘층 및 상기 제 3 폴리실리콘층 하부에 남겨진 상기 절연막을 제거하는 단계를 더 포함하는 것과,
상기 남겨진 절연막을 제거하는 단계는 CF4, CHF3 및 이들의 조합 중 선택된 어느 하나를 이용하여 진행하는 것을 특징으로 한다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은 노광 장비의 한계 해상도를 극복하는 1 : 1 라인/스페이스 형태의 미세 패턴을 형성할 수 있으며, 셀프 얼라인 (Self Align)이 가능하여 중첩도 및 정렬도 마진이 확보되어 소자의 특성을 향상시킬 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명하고자 한다.
도 2a를 참조하면, 반도체 기판(200) 상부에 피식각층(210), 제 1 폴리실리콘층(220), 하드마스크층(230), 제 2 폴리실리콘층(240), 반사방지막(미도시) 및 감광막(미도시)을 순차적으로 형성한다.
여기서, 피식각층(210)은 산화계열의 절연막으로 형성하며, 100 ~ 5000nm의 두께로 형성한다. 그리고, 제 1 폴리실리콘층(220) 및 제 2 폴리실리콘층(240)은 각각 100 ~ 500nm의 두께로 형성한다.
또한, 하드마스크층(230)은 실리콘 산화질화막(SiON)으로 형성하며, 10 ~ 60nm의 두께로 형성한다.
그리고, 상기 반사방지막(미도시)은 20 ~ 30nm의 두께로 형성하고, 상기 감광막(미도시)은 ArF용 감광막이며, 50 ~ 150nm의 두께로 도포하는 것이 바람직하다.
다음에, 상기 감광막(미도시)을 가열한 후 노광 및 현상하여 라인/스페이스(Line/Space) 형태의 감광막 패턴(250)을 형성한다.
이때, 감광막 패턴(250)은 30 ~ 50nm의 CD(Critical Dimension)를 가지며, 감광막 패턴(250)과 인접한 감광막 패턴(250) 사이의 간격은 150 ~ 250nm이 되도록한다.
도 2b를 참조하면, 감광막 패턴(250)을 마스크로 상기 반사방지막(미도시) 및 제 2 폴리실리콘층(240)을 식각하여 제 2 폴리실리콘 패턴(240a)을 형성한다.
다음에, 감광막 패턴(250) 및 상기 반사방지막(미도시)을 제거한다.
도 2c를 참조하면, 제 2 폴리실리콘 패턴(240a)을 포함하는 전체 표면에 절연막(260)을 증착한다.
여기서, 절연막(260)은 제 2 폴리실리콘 패턴(240a) 표면을 따라 증착되며, 그 두께는 제 2 폴리실리콘 패턴(240a)의 CD와 동일한 30 ~ 50nm인 것이 바람직하다.
이때, 절연막(260)은 폴리실리콘과의 식각 선택비가 1 : 20 정도이고, 하부 단차에 따라 두께를 균일하게 증착할 수 있는 스텝 커버리지(Step Coverage) 특성이 우수한 오존 USG(O3-based Undepoed Silicate Glass)막으로 형성하는 것이 바람직하다. 상기 오존 USG막은 테오스 가스(Tetra Ethyl Ortho Silicate gas, TEOS)를 오존을 촉매로 반응시켜 형성할 수 있다.
여기서, 상기 오존 USG막 증착 두께가 최종 패턴의 CD가 되므로, 상기 오존 USG막의 증착 공정이 본 발명에서 가장 중요한 역할을 한다.
도 2d를 참조하면, 절연막(260)이 증착된 전체 상부에 평탄화된 제 3 폴리실리콘층(270)을 형성한다.
이때, 제 3 폴리실리콘층(270)은 제 2 폴리실리콘 패턴(240a) 사이에 증착된 절연막(260) 상부로부터 400 ~ 600nm의 두께로 형성하는 것이 바람직하다.
도 2e를 참조하면, 절연막(260)이 노출될때까지 평탄화 공정을 수행한다.
도 2f를 참조하면, 선택 식각하여 노출된 절연막(260)을 제거한다.
여기서, 절연막(260)이 제거되는 타겟으로 전면 식각을 진행하게되면, 폴리실리콘과 오존 USG막간의 식각 선택비가 20 : 1 정도가 되므로 절연막(260)만 제거 할 수 있다. 상기 전면 식각은 HBr02, Cl2 또는 F2 가스를 이용하여 진행하는 것이 바람직하다.
이때, 제 3 폴리실리콘층(270) 하부에 증착된 절연막(260)은 제 3 폴리실리콘층(270)이 배리어 역할을 하여 제거되지 않는다.
다음에, 제 3 폴리실리콘층(270) 및 제 2 폴리실리콘 패턴(240a)을 마스크로 하드마스크층(230)을 식각하여 하드마스크 패턴(230a)을 형성한다.
도 2g를 참조하면, 제 1 폴리실리콘 패턴(240a), 제 3 폴리실리콘층(270) 및 남겨진 절연막(260)을 제거한 후 하드마스크 패턴(230a)을 마스크로 제 1 폴리실리콘층(220)을 식각하여 제 1 폴리실리콘 패턴(220a)을 형성한다.
이때, 상기 남겨진 절연막(260)은 CF4, CHF3 및 이들의 조합 중 선택된 어느 하나를 이용하여 제거하는 것이 바람직하다.
또한, 제 1 폴리실리콘층(220)은 HBr02가스를 이용하여 식각하는데, 이 공정에서 상부의 하드마스크 패턴(230a)이 로스(Loss)되어 제거된다.
다음에, 제 1 폴리실리콘 패턴(220a)을 마스크로 피식각층(210)을 식각하여 피식각층 패턴(210a)을 형성한다.
도 2h를 참조하면, 제 1 폴리실리콘 패턴(220a)을 제거하여 1 : 1 라인/스페이스 형태의 최종 패턴을 형성한다.
이때, 최종 패턴의 CD는 제 2 폴리실리콘 패턴(240a)을 따라 증착된 절연막(260)의 두께와 동일하다.
상기와 같은 방법으로 미세한 선폭은 현재 노광 장비의 해상도를 극복하는 1 : 1 라인/스페이스 형태의 미세 패턴을 형성할 수 있다. 그리고, 본 발명은 셀프 얼라인(Self align)이 가능하여 패턴의 중첩도 및 정렬도 공정 마진이 확보되는 장점이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 패턴 형성 방법을 도시한 단면도이다.
도 2a 내지 도 2h는 반도체 소자의 패턴 형성 방법을 도시한 단면도이다.
< 도면의 주요 부분에 따른 부호 설명 >
200 : 반도체 기판 210 : 피식각층
220 : 제 1 폴리실리콘층 230 : 하드마스크층
240 : 제 2 폴리실리콘층 250 : 감광막 패턴
260 : 절연막 270 : 제 3 폴리실리콘층
Claims (10)
- 반도체 기판 상부에 피식각층, 제 1 폴리실리콘층 및 하드마스크층을 순차적으로 형성하는 단계;상기 하드마스크층 상부에 제 2 폴리실리콘 패턴을 형성하는 단계;상기 제 2 폴리실리콘 패턴을 포함하는 전체 표면에 오존 USG막(O3-based Undepoed Silicate Glass)을 증착하는 단계;상기 오존 USG막이 증착된 전체 상부에 제 3 폴리실리콘층을 형성하는 단계;상기 오존 USG막이 노출될때까지 평탄화 공정을 수행하는 단계;상기 제 3 폴리실리콘층을 배리어로 상기 오존 USG막을 선택 식각하여 상기 제 2 폴리실리콘층 패턴을 노출시키는 단계;상기 제 2 폴리실리콘층 패턴 및 제 3 폴리실리콘층을 마스크로 상기 하드마스크층을 식각하여 하드마스크 패턴을 형성하는 단계;상기 하드마스크 패턴을 마스크로 상기 제 1 폴리실리콘층을 식각하여 제 1 폴리실리콘층 패턴을 형성하는 단계; 및상기 제 1 폴리실리콘층 패턴을 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 피식각층은 산화계열의 절연막이며, 100 ~ 5000nm의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 폴리실리콘층은 각각 100 ~ 500nm의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 삭제
- 제 1 항에 있어서,상기 오존 USG막은 상기 제 2 폴리실리콘 패턴의 CD(Critical Dimension)와 동일한 두께로 증착하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 오존 USG막은 10 ~ 40nm의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 제 3 폴리실리콘층은 상기 제 2 폴리실리콘 패턴 사이에 형성된 상기 오존 USG막 표면으로부터 100 ~ 500nm의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 오존 USG막을 선택 식각하는 단계 HBr02, Cl2 또는 F2 가스를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 하드마스크 패턴을 형성하는 단계 후 상기 제 2 폴리실리콘층 패턴, 제 3 폴리실리콘층 및 상기 제 3 폴리실리콘층 하부에 남겨진 상기 오존 USG막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
- 제 9 항에 있어서,상기 남겨진 오존 USG막을 제거하는 단계는 CF4, CHF3 및 이들의 조합 중 선택된 어느 하나를 이용하여 진행하는 것을 특징으로 하는 반도체 소자의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018429A KR100939168B1 (ko) | 2008-02-28 | 2008-02-28 | 반도체 소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080018429A KR100939168B1 (ko) | 2008-02-28 | 2008-02-28 | 반도체 소자의 패턴 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090093095A KR20090093095A (ko) | 2009-09-02 |
| KR100939168B1 true KR100939168B1 (ko) | 2010-01-28 |
Family
ID=41301616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080018429A KR100939168B1 (ko) | 2008-02-28 | 2008-02-28 | 반도체 소자의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100939168B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103943468A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 一种图形自对准形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261307A (ja) * | 2005-03-16 | 2006-09-28 | Toshiba Corp | パターン形成方法 |
| KR100714305B1 (ko) | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | 자기정렬 이중패턴의 형성방법 |
| KR100835486B1 (ko) | 2006-05-09 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
-
2008
- 2008-02-28 KR KR1020080018429A patent/KR100939168B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261307A (ja) * | 2005-03-16 | 2006-09-28 | Toshiba Corp | パターン形成方法 |
| KR100714305B1 (ko) | 2005-12-26 | 2007-05-02 | 삼성전자주식회사 | 자기정렬 이중패턴의 형성방법 |
| KR100835486B1 (ko) | 2006-05-09 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 미세패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090093095A (ko) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101004691B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR101150639B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP5017570B2 (ja) | 半導体素子のパターン形成方法 | |
| US7384874B2 (en) | Method of forming hardmask pattern of semiconductor device | |
| JP5001109B2 (ja) | 半導体素子の微細パターン形成方法 | |
| CN101388328A (zh) | 在半导体器件中形成微图案的方法 | |
| CN101471235B (zh) | 制造半导体器件的方法 | |
| US10734284B2 (en) | Method of self-aligned double patterning | |
| US20220044933A1 (en) | Semiconductor device with reduced critical dimensions | |
| KR100827526B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US6432816B2 (en) | Method for fabricating semiconductor device | |
| KR100726148B1 (ko) | 반도체소자의 제조방법 | |
| US8304174B2 (en) | Method for fabricating semiconductor device | |
| KR100939168B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN101154587A (zh) | 制造半导体器件的方法 | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR20110077484A (ko) | 반도체 디바이스의 미세 패턴 형성 방법 | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| KR20070087728A (ko) | 폴리머를 이용한 반도체 소자의 게이트 형성 방법 | |
| KR101070302B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR20010063763A (ko) | 반도체 소자의 제조 방법 | |
| KR101096209B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR100546158B1 (ko) | 반도체소자의 제조방법 | |
| KR101095041B1 (ko) | 반도체소자의 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |