KR100835486B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR100835486B1
KR100835486B1 KR1020060131000A KR20060131000A KR100835486B1 KR 100835486 B1 KR100835486 B1 KR 100835486B1 KR 1020060131000 A KR1020060131000 A KR 1020060131000A KR 20060131000 A KR20060131000 A KR 20060131000A KR 100835486 B1 KR100835486 B1 KR 100835486B1
Authority
KR
South Korea
Prior art keywords
organic
layer
etching
forming
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060131000A
Other languages
English (en)
Other versions
KR20070109787A (ko
Inventor
정재창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/617,672 priority Critical patent/US7314810B2/en
Priority to TW096100765A priority patent/TWI326502B/zh
Priority to JP2007102901A priority patent/JP2007305976A/ja
Publication of KR20070109787A publication Critical patent/KR20070109787A/ko
Application granted granted Critical
Publication of KR100835486B1 publication Critical patent/KR100835486B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/022—Quinonediazides

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 보다 상세하게는 피식각층 상부에 하드마스크 패턴을 형성하는 단계와, 상기 하드마스크 패턴 상에 제1 유기막을 형성하는 단계와, 상기 결과물 상부에 제2 유기막을 형성하는 단계와, 상기 제1 유기막이 노출될 때까지 상기 제2 유기막에 대한 평탄화 공정을 수행하는 단계와, 상기 피식각층이 노출될 때까지 제1 유기막 및 제2 유기막을 식각하여 상기 하드마스크 패턴 사이에 제 1 유기막 및 제 2 유기막이 적층된 유기 마스크 패턴을 형성하는 단계와, 상기 하드 마스크 패턴 및 유기 마스크 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함함으로써, 노광 장비의 해상도 이상의 미세 패턴을 형성할 수 있는 반도체소자의 미세패턴 형성방법에 관한 것이다.

Description

반도체 소자의 미세패턴 형성방법{Method for forming fine patterns of semiconductor devices}
도 1a 내지 도 1h 는 본 발명의 일 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
101 : 반도체 기판 103 : 제1 피식각층
105 : 제2 피식각층 105-1 : 제2 피식각층 패턴
107 : 하드마스크 패턴 109 : 제1 유기막
111 : 제2 유기막 113 : 유기 마스크 패턴
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것이다.
점차 미세화된 반도체 소자에 대한 요구가 증가하기 때문에, 패턴을 기판 상에 서로 인접하여 형성하기 위한 공정 개발이 요구된다. 이에 따라, 노광 장비와 그에 대응하는 레지스트를 개발하는 방향으로 연구가 진행되어 왔다.
포토리소그라피 공정에 있어서, 노광 공정은 주로 248㎚ 파장의 KrF 또는 193㎚ 파장의 ArF 노광원을 사용하였다. 현재 사용되는 노광 공정은 F2 (157㎚) 또는 EUV (13nm) 등과 같이 단파장화 광원을 사용한다.
하지만, F2 또는 EUV 등 새로운 광원을 채용하는 경우에는 새로운 노광 장치가 필요하기 때문에, 제조비용 면에서 효율적이지 못하고, 초점 심도 폭도 저하된다.
또한, 이러한 단파장 광원을 사용하는 노광 장비로부터 얻어지는 패턴의 해상도는 0.1㎛ 정도로 한정되어 있기 때문에, 미세한 패턴으로 이루어진 고집적화의 반도체 소자를 제조하는 것에 어려움이 따른다.
본 발명은 상기 문제점을 개선하기 위하여 안출된 것으로, 리소그래피 장비로 얻을 수 있는 한계 간격(pitch)을 이상의 미세 간격을 가지는 미세 패턴을 형성할 수 있는 반도체 소자의 미세 패턴 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적으로 달성하기 위하여,
본 발명에서는
기판상에 형성된 피식각층 상부에 하드마스크 패턴을 형성하는 단계;
상기 하드마스크 패턴 상에 제 1 유기막을 형성하되, 상기 제1 유기막은 하드마스크 패턴과 피식각층의 모양에 따라 콘포멀 (conformal) 형태로 형성되는 단계;
상기 제1 유기막 상에 제 2 유기막을 형성하는 단계;
상기 제1 유기막이 노출될 때까지 상기 제2 유기막을 평탄화하는 단계;
상기 피식각층이 노출될 때까지 상기 제1 유기막을 식각하는 단계;
상기 제1 유기막과 제2 유기막을 식각하여 유기 마스크 패턴을 형성하되, 각 유기 마스크 패턴은 제 1 유기막 및 제 2 유기막이 적층된 구조를 가지며, 상기 인접한 하드마스크 패턴 사이에 형성되는 단계; 및
상기 하드 마스크 패턴 및 유기 마스크 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
이하, 첨부된 도 1a 내지 도 1h를 참조하여 본 발명의 일 실시예를 설명하는데, 이때, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
즉, 도 1a 내지 도 1h는 본 발명의 바람직한 일 실시예에 따른 반도체소자의 미세패턴 형성방법을 도시한 공정 개략도이다.
도 1a는 반도체 기판 (101) 상에 제1 피식각층(103) 및 제2 피식각층(105)이 순차적으로 형성된 것을 도시한다. 상기 제1 및 제2 피식각층은 워드라인, 비트라인 또는 금속배선용 물질 중 하나로 형성된다.
리소그래피 공정으로 얻을 수 있는 최소한의 간격으로 제2 피식각층(105) 상부에 하드마스크 패턴(107)을 형성한다.
상기 하드마스크 패턴 형성 방법은 상기 제2 피식각층 상부에 하드마스크막을 형성하는 단계와, 그 상부에 감광막을 도포하는 단계와, 상기 감광막 상측에 노 광마스크를 위치시키고, 이를 이용한 노광 공정과 현상 공정을 수행하여 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 식각 마스크로 이용하여 상기 하드마스크막을 패터닝하는 단계와, 상기 감광막 패턴을 제거하는 단계를 포함한다.
상기 하드마스크 패턴은 폴리실리콘, 산화막, 질화막 또는 금속으로 형성한다.
도 1b는 하드마스크 패턴(107) 및 제2 피식각층(105)을 콘포멀 형태의 유기막이 형성되도록 하드마스크 패턴(107) 표면에 제1 유기막(109)이 형성된 구조를 도시한다.
상기 제1유기막(109)은 스핀코팅이나 증착방법으로 형성할 수 있는 유기막이면 특별히 제한하지 않으나, 예를 들면 감광막 및 반사방지막 등과 같이 스핀코팅이 가능한 유기 고분자로 이루어진다. 바람직하게, 상기 유기막은 지방족 폴리에스테르 화합물 및 폴리아믹산 화합물 중 선택된 하나 이상의 화합물을 주성분으로 포함하는 유기 중합체를 포함한다.
상기 지방족 폴리에스테르 화합물은 폴리에틸렌 아디페이트(polyethylene adipate), 폴리부틸렌 아디페이트, 폴리이소프로필렌 아디페이트 및 이들의 혼합물 중 선택된 것이고, 상기 폴리아믹산 화합물은 헥사메틸렌 디아민과 피로멜리틱 디언하이드리드(pyromellitic dianhydride)의 폴리아믹산, 프로판 디아민과 피로멜리틱 디언하이드리드의 폴리아믹산, N,N'-디메틸-1,3-프로판디아민과 피로멜리틱 디언하이드리드의 폴리아믹산 및 이들의 혼합물 중에서 선택된 것이다.
도 1c는 제1 유기막(109) 상에 형성된 제2 유기막(111)을 도시한다.
상기 제2 유기막(111)은 제1 유기막(109) 및 하드마스크 패턴(107)과 비교하여 식각 선택비 차이가 상이한 물질을 이용하여 형성한다.
상기 제2 유기막은 스핀 코팅법으로 형성이 가능한 I-line용 포토레지스트로 사용하는 물질이라면 특별히 제한하지 않으나, 노볼락 화합물 또는 퀴논디아지드/에스테르 화합물, 예를 들면 US 3,666,473, US 4,115,128, 일본공개특허공보 소55-73045호, 일본공개특허공보 소61-205933호, 일본공개특허공보 평2-109051호, 일본공개특허공보 평5-88364호, 일본공개특허공보 평8-82926호, 일본공개특허공보 평9-15853호, 일본공개특허공보 평10-20503호 및 일본공개특허공보 제2000-137324호 등에 개시된 것 등을 이용한다.
도 1d는 제1 유기막(109)이 노출될 때까지 상기 제2 유기막(111)에 대한 평탄화 식각 공정을 수행한다. 제2 유기막은 노출된 제1 유기막 사이에 남아있다.
상기 평탄화 식각 공정은 CMP 공정 또는 질소, 산소, 아르곤, 수소, 염소 및 이들의 조합으로 이루어지는 군에서 선택된 하나 이상의 식각 가스를 이용한 에치백 공정으로 수행한다.
도 1e 및 도 1f는 두 단계 식각 공정을 수행하여 인접한 하드마스크 패턴(107) 사이에 유기 마스크 패턴(113)이 형성된 구조를 도시한다.
우선, 도 1e는 상기 도 1d 공정에 의해 노출된 제1 유기막(109)에 대한 에치백 식각 공정을 수행하여 노출된 제1 유기막(109)을 제거하는 공정을 도시한다.
이때, 상기 에치백 식각 공정은 피식각층 상부(105)가 노출될 때까지 상기 제2 유기막(111)이나, 하드마스크 패턴(107)에 비하여 상기 노출된 제1 유기 막(109)이 더 빠른 속도로 식각 될 수 있는 공정 조건 하에서 수행된다. 즉, 상기 에치백 식각 공정은 제2 유기막의 식각 속도가 하드마스크 패턴이나, 제1 유기막의 식각 속도보다 대략 2∼3배 빠른 조건으로 수행된다.
상기 에치백 식각 공정은 산소 함량이 5∼10부피%면서, 질소, 불소 및 아르곤 중에서 선택된 하나 이상의 혼합 가스를 더 포함한 식각 가스를 이용하여 수행되는데, 바람직하게는 산소(O2) 7 sccm, 불소(CF4) 30sccm 및 아르곤 130sccm 의 식각 가스로 수행된다. 그 결과, 상기 제2 유기막이나, 하드마스크 패턴이 손상되기 전에 상기 노출된 제1 유기막 부분만을 제거할 수 있다. 만약, 상기 식각 공정에서 산소 함량이 5부피%보다 적거나, 10부피%를 넘을 경우는 제2 유기막이나 하드마스크 패턴의 손상 없이 제1 유기막만을 식각하는 것이 어렵다.
도 1f는 등방성 식각 공정에 의해 피시각층(105) 상에 형성된 유기 마스크 패턴(113)을 도시한다.
각 유기 마스크 패턴 (113)은 하드마스크 패턴(107) 사이에 형성되며, 제1 유기막(109) 및 제2 유기막(111)이 적층된 구조를 가진다.
즉, 상기 등방성 식각 공정은 하드마스크 패턴에 비하여 제2 유기막의 식각 속도는 매우 높고, 제1 유기막에 비하여 제2 유기막의 식각 속도가 매우 낮은 조건 하에서 수행된다. 즉, 상기 등방성 식각 공정은 제2 유기막의 식각 속도가 하드마스크 패턴의 식각 속도보다 대략 9∼10배 정도 빠르고, 제1 유기막의 식각 속도가 제2 유기막의 식각 속도보다 2∼3배 정도 빠른 조건으로 수행된다.
그 결과, 식각 마스크 없이도 상기 하드마스크 패턴 사이에 제1 유기막 및 제2 유기막이 적층된 유기 마스크 패턴을 형성할 수 있다. 상기 유기 마스크 패턴(113)은 상기 하드마스크 패턴(107)과 동일한 선폭을 가진다.
상기 등방성 식각 공정은 산소 함량이 1∼2부피% 이면서, 질소, 아르곤 및 수소 중에서 선택된 하나 이상의 혼합 가스를 더 포함한 식각 가스를 이용하여 수행되는데, 바람직하게는 산소(O2) 3 sccm, 불소(CF4) 90sccm 및 아르곤 40sccm 의 식각 가스로 수행된다. 아울러 하드마스크 패턴과 동일한 선폭을 가지는 유기 마스크 패턴이 형성될 수 있도록 식각 가스 분압에 대한 소오스 파워와 식각 가스의 방향성 조절에 영향이 있는 바이어스 파워의 전력(voltage)을 적절하게 조절하는 것이 바람직하다. 이때, 산소 함량이 1부피%보다 적거나, 2부피%를 넘을 경우는 하드마스크 패턴의 손상 없이 적층된 유기 마스크 패턴만을 식각하는 것이 어렵다.
도 1g는 상기 하드마스크 패턴(107)과 유기 마스크 패턴(113)을 식각 마스크로 이용하여 제2피식각층(105)에 대한 식각 공정을 수행함으로써, 제2 피식각층 패턴(105-1)이 형성된 구조를 도시한다.
도 1h는 상기 결과 구조물에 대한 세정공정 후 얻어진 제2 피식각층 패턴(105-1) 패턴을 도시한다.
이러한 본 발명에 의해 중첩도 및 정렬도 마진 확보가 용이하고, 또한, 제조비용 및 공정 시간 등을 축소할 수 있다.
전술한 바와 같이, 본 발명은 간단한 두 단계의 식각 공정 단계를 수행하는 것만으로, 패턴 사이에 현재 리소그래피 장비로 얻을 수 있는 패턴 간격보다 더욱 작은 간격을 가지는 또 하나의 유기 마스크 패턴이 형성된 구조가 얻어진다. 따라서 상기 하드마스크 패턴과 상기 하드마스크 패턴 사이에 형성된 유기 마스크 패턴을 식각 마스크로 이용하여 피식각층을 식각하는 경우, 현재 리소그래피 장비의 해상도에서 얻을 수 없는 미세패턴을 형성할 수 있다.
상기에서 살펴본 바와 같이, 본 발명의 방법은 리소그래피 공정으로 얻을 수 있는 최소한의 간격을 가지는 패턴을 형성한 다음, 식각 선택비 차를 이용하여 상기 패턴 사이에 또 다른 패턴을 형성함으로써, 리소그래피 장비의 해상도 이상의 미세 패턴을 형성할 수 있다.

Claims (16)

  1. 기판 상에 형성된 피식각층 상부에 하드마스크 패턴을 형성하는 단계;
    상기 하드마스크 패턴 상에 제 1 유기막을 형성하되, 상기 제1 유기막은 하드마스크 패턴과 피식각층의 모양에 따라 콘포멀 형태로 형성되는 단계;
    상기 제1 유기막 상에 제 2 유기막을 형성하는 단계;
    상기 제1 유기막이 노출될 때까지 상기 제2 유기막을 평탄화하는 단계;
    상기 피식각층이 노출될 때까지 상기 제1 유기막을 식각하는 단계;
    상기 제1 유기막과 제2 유기막을 식각하여 유기 마스크 패턴을 형성하되, 각 유기 마스크 패턴은 제 1 유기막 및 제 2 유기막이 적층된 구조를 가지며, 상기 인접한 하드마스크 패턴 사이에 형성되는 단계; 및
    상기 하드 마스크 패턴 및 유기 마스크 패턴을 식각 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서,
    상기 피식각층은 워드라인, 비트라인 또는 금속배선 형성용 물질층인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  3. 제1항에 있어서,
    상기 하드마스크 패턴은 폴리실리콘, 산화막, 질화막, 금속 또는 이들의 조합인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  4. 제1항에 있어서,
    상기 하드마스크 패턴 형성 방법은
    기판 상에 형성된 피식각층 상부에 하드마스크막을 형성하는 단계;
    상기 하드마스크막 상부에 감광막을 도포하는 단계;
    상기 감광막에 대한 노광 및 현상 공정을 수행하여 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 이용하여 상기 하드마스크막을 패터닝하는 단계; 및
    상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  5. 제1항에 있어서,
    상기 제1 유기막은 스핀코팅이나 증착방법으로 형성할 수 있는 유기 고분자 막인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  6. 제5항에 있어서,
    상기 제1 유기막은 지방족 폴리에스테르 화합물, 폴리아믹산 화합물 및 이들의 혼합물로 이루어진 군으로부터 선택된 중합체를 포함하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  7. 제6항에 있어서,
    상기 지방족 폴리에스테르 화합물은 폴리에틸렌 아디페이트, 폴리부틸렌 아디페이트, 폴리이소프로필렌 아디페이트 및 이들의 혼합물 중 선택된 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  8. 제6항에 있어서,
    상기 폴리아믹산 화합물은 헥사메틸렌 디아민과 피로멜리틱 디언하이드리드의 폴리아믹산, 프로판 디아민과 피로멜리틱 디언하이드리드의 폴리아믹산, N,N'-디메틸-1,3-프로판디아민과 피로멜리틱 디언하이드리드의 폴리아믹산 및 이들의 혼합물 중에서 선택된 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  9. 제1항에 있어서,
    상기 제2 유기막은 상기 제1유기막 및 하드마스크 패턴과 식각 선택비 차이가 상이한 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  10. 제1항에 있어서,
    상기 제2 유기막은 I-line용 포토레지스트인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  11. 제10항에 있어서,
    상기 I-line용 포토레지스트는 노볼락 화합물, 퀴논디아지드/에스테르 화합물 및 이들의 혼합물인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  12. 제1항에 있어서,
    상기 피식각층이 노출될 때까지 식각하는 공정은 제1 유기막의 식각 속도가 제2 유기막 또는 하드마스크 패턴의 식각 속도보다 2~3배 빠른 조건 하에서 수행되는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  13. 제12항에 있어서,
    상기 식각 공정 조건은 산소 함량이 5∼10% 이고,
    질소, 아르곤, 염소 및 수소 중에서 선택된 하나 이상의 혼합 가스를 더 포함한 식각 가스로 수행되는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  14. 제1항에 있어서,
    상기 유기 마스크 패턴을 형성하기 위한 식각 공정은 제2 유기막의 식각 속도가 하드마스크 패턴의 식각 속도보다 9∼10배 빠르고, 제1 유기막의 식각 속도가 제2 유기막의 식각 속도보다 2∼3배 빠른 조건 하에서 수행되는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  15. 제14항에 있어서,
    상기 식각 공정은 산소 함량이 1∼2% 이면서,
    질소, 아르곤, 염소 및 수소 중에서 선택된 하나 이상의 혼합 가스를 더 포함한 식각 가스로 수행되는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
  16. 제14항에 있어서,
    상기 식각 공정은 소오스 파워와 바이어스 파워의 전력을 조절하여 하드마스크 패턴과 동일한 폭을 가지는 유기 마스크 패턴을 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
KR1020060131000A 2006-05-09 2006-12-20 반도체 소자의 미세패턴 형성방법 Expired - Fee Related KR100835486B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/617,672 US7314810B2 (en) 2006-05-09 2006-12-28 Method for forming fine pattern of semiconductor device
TW096100765A TWI326502B (en) 2006-05-09 2007-01-09 Method for forming fine pattern of semiconductor device
JP2007102901A JP2007305976A (ja) 2006-05-09 2007-04-10 半導体素子の微細パターン形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060041513 2006-05-09
KR20060041513 2006-05-09

Publications (2)

Publication Number Publication Date
KR20070109787A KR20070109787A (ko) 2007-11-15
KR100835486B1 true KR100835486B1 (ko) 2008-06-04

Family

ID=38898867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131000A Expired - Fee Related KR100835486B1 (ko) 2006-05-09 2006-12-20 반도체 소자의 미세패턴 형성방법

Country Status (3)

Country Link
KR (1) KR100835486B1 (ko)
CN (1) CN100517562C (ko)
TW (1) TWI326502B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939168B1 (ko) 2008-02-28 2010-01-28 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024712B1 (ko) * 2007-12-20 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100976651B1 (ko) * 2008-01-14 2010-08-18 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR100933854B1 (ko) * 2008-01-14 2009-12-24 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR100955681B1 (ko) * 2008-04-14 2010-05-06 주식회사 하이닉스반도체 자기조립분자를 이용한 포토마스크의 제조방법
CN101789363B (zh) * 2010-03-22 2011-10-26 北京大学 一种基于氧化和化学机械抛光工艺制备超细线条的方法
CN102903627A (zh) * 2011-07-29 2013-01-30 深圳光启高等理工研究院 一种基于缓冲层进行深刻蚀的掩蔽方法
KR101556276B1 (ko) * 2012-12-28 2015-09-30 제일모직 주식회사 하드마스크 조성물용 모노머, 상기 모노머를 포함하는 하드마스크 조성물 및 상기 하드마스크 조성물을 사용하는 패턴형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
KR100230351B1 (ko) 1991-09-18 1999-11-15 윤종용 패턴형성방법
KR20010001025A (ko) * 1999-06-01 2001-01-05 윤종용 반도체소자의 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230351B1 (ko) 1991-09-18 1999-11-15 윤종용 패턴형성방법
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
KR20010001025A (ko) * 1999-06-01 2001-01-05 윤종용 반도체소자의 미세패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100939168B1 (ko) 2008-02-28 2010-01-28 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
TW200743238A (en) 2007-11-16
CN100517562C (zh) 2009-07-22
CN101071754A (zh) 2007-11-14
TWI326502B (en) 2010-06-21
KR20070109787A (ko) 2007-11-15

Similar Documents

Publication Publication Date Title
US7314810B2 (en) Method for forming fine pattern of semiconductor device
KR100835486B1 (ko) 반도체 소자의 미세패턴 형성방법
JP4901526B2 (ja) 半導体素子の微細パターン形成方法及び基板用パターン形成方法
KR100479600B1 (ko) 콘택 형성 방법
KR100866735B1 (ko) 반도체 소자의 미세 패턴 형성 방법
US7531102B2 (en) Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
KR101322112B1 (ko) 마스크 패턴의 형성 방법
CN101533218A (zh) 微影图形成形方法
US9069249B2 (en) Self aligned patterning with multiple resist layers
KR100849190B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100823847B1 (ko) 반도체 소자의 패턴 형성방법
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
US7465672B2 (en) Method of forming etching mask
US8227176B2 (en) Method for forming fine pattern in semiconductor device
KR100870264B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20110119896A (ko) 비휘발성 메모리 장치 제조 방법
US20020094693A1 (en) Method for fabricating an ultra small opening
KR20090011933A (ko) 반도체 소자의 제조방법
US6686129B2 (en) Partial photoresist etching
KR20090001196A (ko) 비정질 카본막의 형성방법 및 이를 이용한 반도체 소자의패턴 형성방법
US9696628B2 (en) Pattern forming method
KR20070106277A (ko) 피치 감소 방법
KR20120126717A (ko) 반도체 소자의 패턴 형성 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061220

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070202

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20061220

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071207

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080513

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080529

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080529

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120424

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120424

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee