JP2006261307A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2006261307A
JP2006261307A JP2005075143A JP2005075143A JP2006261307A JP 2006261307 A JP2006261307 A JP 2006261307A JP 2005075143 A JP2005075143 A JP 2005075143A JP 2005075143 A JP2005075143 A JP 2005075143A JP 2006261307 A JP2006261307 A JP 2006261307A
Authority
JP
Japan
Prior art keywords
pattern
film
etching
films
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005075143A
Other languages
English (en)
Other versions
JP4619839B2 (ja
Inventor
Osamu Miyagawa
治 宮川
Hideki Oguma
英樹 小熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005075143A priority Critical patent/JP4619839B2/ja
Priority to US11/373,335 priority patent/US7312158B2/en
Priority to KR1020060023863A priority patent/KR100759616B1/ko
Publication of JP2006261307A publication Critical patent/JP2006261307A/ja
Application granted granted Critical
Publication of JP4619839B2 publication Critical patent/JP4619839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L15/00—Screw-threaded joints; Forms of screw-threads for such joints
    • F16L15/006—Screw-threaded joints; Forms of screw-threads for such joints with straight threads
    • F16L15/007—Screw-threaded joints; Forms of screw-threads for such joints with straight threads with more than one threaded section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Abstract

【課題】 微細なパターン形成方法を提供する。
【解決手段】 シリコン基板１１上にＴＥＯＳ膜１２、ポリシリコン膜１３を順に形成する工程と、ＴＥＯＳ膜１２上にレジスト膜１４をパターニングして第１のパターン１５を形成する工程と、第１のパターン１５をエッチングしてライン幅を細くする工程と、得られた第１のパターン１６をマスクとしてポリシリコン膜１３をエッチングして第２のパターン１７を形成する工程と、第２のパターン１７を被覆するように基板１１全面に所定の厚さのＢＳＧ膜１８を形成する工程と、第２のパターン１７のライン間の隙間にポリシリコン膜１９を埋め込む工程と、ポリシリコン膜１９の両側のＢＳＧ膜１８およびＴＥＯＳ膜１２をエッチングして第３のパターン２０を形成する工程と、を具備する。
【選択図】 図９

Description

本発明は、パターン形成方法に係り、特に半導体装置の製造に用いられる微細なパターン形成方法に関する。
半導体装置の製造工程において半導体基板上にパターンを形成する方法として、光リソグラフィ技術が広く用いられている。
光リソグラフィ技術では、光の回折効果のために光の波長で決まる解像限界があるため、半導体装置の高集積化に伴って要求されている解像限界以下の微細なパターンを形成することが困難である。
これに対して、光リソグラフィ技術において光の波長による解像限界を越える微細なパターンを形成する方法が知られている（例えば、特許文献１、または特許文献２参照。）。
特許文献１に開示されパターンの形成方法は、光リソグラフィ法により基板上にシリコン窒化膜の第１のパターンを形成した後、第１のパターンの側壁にシリコン酸化膜の第１の側壁膜を形成し、第１のパターンを除去することによりシリコン酸化膜の第２のパターンを形成している。
次に、この新たな第２のパターンの側壁にシリコン窒化膜の第２の側壁膜を形成し、第２のパターンを除去することにより、第１のパターンの１／４のピッチを有する微細な第３のパターンを形成している。
特許文献２に開示されたパターンの形成方法は、光リソグラフィ法により基板上にレジストの第１のパターンを形成した後、第１のパターンの側壁に誘電体の第１の側壁膜を形成し、離間して対向した第１の誘電体側壁膜の隙間をポリマーで埋め込んでいる。
次に、第１のパターンを除去することにより一方の間隙がポリマーで埋め込まれた誘電体膜の第２のパターンを形成している。
次に、第２のパターンの他方の側壁にポリマーの第２の側壁膜を形成し、離間して対向したポリマーの第２の側壁膜の隙間に誘電体膜を埋め込んだ後、ポリマーを除去することにより第２のパターンに誘電体膜のラインを追加し、第１のパターンの１／３のピッチを有する微細な第２のパターンを形成している。
然しながら、特許文献１または特許文献２に開示されたパターンの形成方法では、形成した膜を基板表面に達するまでエッチングする工程を複数有しているので、工程数が増大するという問題がある。
また、形成した膜を基板表面に達するまでエッチング除去する際には、露出した基板表面が僅かながらもエッチングされるので、エッチングする工程が多いほど基板表面に深い段差、およびパターンのラインの両側に非対象な段差が生じる問題がある。
その結果、このパターンをマスクとして基板に微細パターンを形成する場合に、この段差により加工精度が低下し、半導体装置の特性に影響を及ぼす恐れがある。
例えば、このパターンをマスクとしてＲＩＥ法によりゲート電極材料をエッチングする場合に、ゲート電極材料の表面に生じた非対称な段差により段差の最深部では他の部分よりも先にゲート絶縁膜が露出してしまう。
近年の半導体装置の微細化に伴い、ゲート絶縁膜は１ｎｍ程度と非常に薄いので、オーバーエッチングにより先に露出したゲート絶縁膜が破壊される恐れがある。
米国特許第６０６３６８８号明細書（ＦＩＧ．１−ＦＩＧ．１２） 米国特許第６６３８４４１号明細書（ＦＩＧ．１）
本発明は、微細なパターン形成方法を提供する。
上記目的を達成するために、本発明の一態様のパターン形成方法では、基板の主面に第１および第２の膜を順に形成する工程と、前記第２の膜上にレジスト膜を形成し、前記レジスト膜をパターニングして第１のパターンを形成する工程と、前記第１のパターンをエッチングして、前記第１のパターンのラインの幅を細くする工程と、前記第１のパターンをマスクとして前記第２の膜をエッチングし、前記第１のパターンが転写された第２のパターンを形成する工程と、前記第２のパターンを被覆するように前記基板全面に所定の厚さの第３の膜を形成する工程と、前記被覆された第２のパターンのライン間の隙間に第４の膜を埋め込む工程と、前記埋め込まれた第４の膜の両側の前記第３の膜、および前記第３の膜の下層にある前記第１の膜をエッチングして第３のパターンを形成する工程と、を具備することを特徴としている。
本発明によれば、微細なパターン形成方法が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
図１乃至図９は、本発明の実施例に係るパターン形成方法を工程順に示す断面図である。
図１に示すように、基板として、例えばゲート絶縁膜９とゲート電極膜１０が積層されたシリコン基板１１を用意し、ゲート電極膜１０上に第１の膜、例えばＣＶＤ（Chemical Vapor Deposition）法により厚さ２００ｎｍ程度のＴＥＯＳ（Tetraethyl Ortho Silicate）膜１２を形成し、ＴＥＯＳ膜１２上に第２の膜、例えばＣＶＤ法により厚さ５０ｎｍ程度のポリシリコン膜１３を形成する。
次に、図２に示すように、ポリシリコン膜１３上にレジスト膜１４を、例えば厚さ３００ｎｍ程度形成する。
次に、図３に示すように、光リソグラフィ法により、レジスト膜１４に露光装置に用いる光の波長による解像限界に近いライン幅Ｌ１、例えば６０ｎｍ程度、とライン幅Ｌ１に略等しいスペース幅Ｓ１を有する第１のパターン１５を形成する。
次に、図４に示すように、第１のパターン１５に、例えば酸素プラズマを用いたプラズマエッチングによりラインの幅を細くする、所謂スリミング処理を施し、ライン幅Ｌ２、スペース幅Ｓ２を有する第１のパターン１６に変換する。
即ち、第１のパターン１５のラインをスリミング幅Ｌ３が、例えばＬ１／４の１５ｎｍ程度になるようにエッチングすることにより、ライン幅Ｌ２がライン幅Ｌ１の１／２の３０ｎｍ程度、スペース幅Ｓ２がスペース幅Ｓ１の３／２の９０ｎｍ程度の第１のパターン１６が得られる。
次に、図５に示すように、第１のパターン１６をマスクとして、例えばＨＢｒを含むガスを用いたＲＩＥ（Reactive Ion Etching）法により、ポリシリコン膜１３をエッチングして、第１のパターン１６が転写された第２のパターン１７を形成する。その後、第１のパターン１６は除去する。
次に、図６に示すように、第２のパターン１７全体を被覆するように第３の膜、例えばＣＶＤ法によるＢＳＧ（Boron Silicate Glass）膜１８を全面に形成する。
この際、第２のパターン１７のライン側壁の膜厚Ｔ１が第２のパターン１７のライン幅Ｌ２の３０ｎｍに略等しくなるようにする。その結果、第２のパターン１７の隣接するライン１７ａ、１７ｂ間の隙間Ｓ３も第２のパターン１７のスペース幅Ｓ２の１／３の３０ｎｍとなり、ライン幅Ｌ２と略等しくなる。
次に、図７に示すように、第２のパターン１７のライン間の隙間を充填するように第４の膜、例えばＣＶＤ法によりポリシリコン膜１９を全面に形成する。
次に、図８に示すように、第２のパターン１７が露出するまで、例えばＣＭＰ（Chemical Mechanical Polishing）法により基板１１の表面を研磨してＢＳＧ膜１８およびポリシリコン膜１９の上部を除去する。これにより、ポリシリコン膜１９が第２のパターン１７のライン間の隙間に埋め込まれる。
次に、図９に示すように、第２のパターン１７のライン間の隙間に重点されたポリシリコン膜１９の両側のＢＳＧ膜１８およびＢＳＧ膜１８の下層のＴＥＯＳ膜１２を、例えばＣ4Ｆ8ガスを用いたＲＩＥ法によりゲート電極膜１０の表面に達するまでエッチングする。
これにより、ＴＥＯＳ膜１２とポリシリコン膜１３が順に積層された第１のライン２０ａと、ＴＥＯＳ膜１２とＢＳＧ膜１８とポリシリコン膜１９が順に積層された第２のライン２０ｂがゲート電極膜１０の表面に隣接して形成され、ライン幅Ｌ２、ライン幅Ｌ２に略等しいスペース幅Ｓ３を有する第３のパターン２０が得られる。
即ち、第３のパターン２０は第１のパターン１５の１／２のピッチを有しており、光リソグラフィ法の解像限界を超える微細なパターンを形成することが可能である。
ここで、図１０に示すように、ＢＳＧ膜１８およびＢＳＧ膜１８の下層のＴＥＯＳ膜１２をゲート電極膜１０の表面２１に達するまでエッチングする際に、露出したゲート電極膜１０の表面２１が僅かながらもエッチングされ段差２２が生じるが、本実施例では、ゲート電極膜１０の表面２１までエッチングする工程は１回のみであり、基板の表面までエッチングする工程を複数有する方法に比べて、段差２２の発生は最小限に抑えられ且つパターン形成後の表面２１上には非対称な段差が生じない。
次に、第３のパターン２０をマスクとして、シリコン基板１１上のゲート電極膜１０をエッチングすることにより、微細なゲート電極を有するＭＯＳトランジスタを製造することができる。
以上説明したように、本実施例によれば、光リソグラフィ法の解像限界に近いラインの幅をエッチングにより細くした第１のパターン１６を第２のパターン１７に転写し、第２のパターン１７のライン間に同じ幅のラインを埋め込んで追加形成したので、第１のパターン１５の１／２のピッチを有し、光リソグラフィ法の解像限界を超える微細なパターンを形成することができる。
その結果、微細なゲート電極を有するＭＯＳトランジスタを形成することができる。従って、微細化によりチップサイズが小さく集積度の高い半導体装置を提供することができる。
ここでは、第１のパターン１５の１／２のピッチを有する第３のパターン２０を形成する場合について説明したが、これに限定されるものではなく目的に応じてスペース幅Ｓ１、スリミング幅Ｌ３、膜厚Ｔ１等は適宜定めても構わない。
また、第２のパターン１７が露出するまで基板１１の表面を研磨してＢＳＧ膜１８およびポリシリコン膜１９の上部を除去する場合について説明したが、図１１に示すように、ポリシリコン膜１９の上部のみを除去してＢＳＧ膜１８を露出させても構わない。
これによれば、図１２に示すように、ＢＳＧ膜１８の膜厚Ｔ１分の段差を有する第３のパターン３０が得られるが、ＣＭＰ工程が短縮できる利点がある。
更に、第１および第３の膜として、ＴＥＯＳ膜１２およびＢＳＧ膜１８を用いる場合について説明したが、第２および第４の膜であるポリシリコン膜１３、１９より大きなエッチングレートが得られる膜であれば良く、ＰＳＧ（Phosphor Silicate Glass）膜あるいはシリコン窒化膜でも構わない。
即ち、第１および第３の膜としては、第２および第４の膜と異なるエッチング選択比を有するものであれば特に限定されず、シリコン酸化膜およびシリコン窒化膜の中から互いに同種あるいは異種のものを用いることができる。
また、第２および第４の膜としても、ポリシリコン膜やアモルファスシリコン膜などのシリコン膜の中から互いに同種あるいは異種のものを選択することが可能である。
本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の実施例に係るパターンの下端部形状を示す断面図。 本発明の他の実施例に係るパターン形成方法を工程順に示す断面図。 本発明の他の実施例に係るパターン形成方法を工程順に示す断面図。
符号の説明
９ ゲート絶縁膜
１０ ゲート電極膜
１１ シリコン基板
１２ ＴＥＯＳ膜（第１の膜）
１３ ポリシリコン膜（第２の膜）
１４ レジスト膜
１５、１６ 第１のパターン
１７ 第２のパターン
１８ ＢＳＧ膜（第３の膜）
１９ ポリシリコン膜（第４の膜）
２０、３０ 第３のパターン
２１ 表面
２２ 段差

Claims (5)

  1. 基板の主面に第１および第２の膜を順に形成する工程と、
    前記第２の膜上にレジスト膜を形成し、前記レジスト膜をパターニングして第１のパターンを形成する工程と、
    前記第１のパターンをエッチングして、前記第１のパターンのラインの幅を細くする工程と、
    前記第１のパターンをマスクとして前記第２の膜をエッチングし、前記第１のパターンが転写された第２のパターンを形成する工程と、
    前記第２のパターンを被覆するように前記基板全面に所定の厚さの第３の膜を形成する工程と、
    前記被覆された第２のパターンのラインの隙間に第４の膜を埋め込む工程と、
    前記埋め込まれた第４の膜の両側の前記第３の膜、および前記第３の膜の下層にある前記第１の膜をエッチングして第３のパターンを形成する工程と、
    を具備することを特徴とするパターン形成方法。
  2. 前記第１および第３の膜が、前記第２および第４の膜と異なるエッチング選択比を有することを特徴とする請求項１に記載のパターン形成方法。
  3. 前記第１および第３の膜がシリコン酸化膜またはシリコン窒化膜であり、前記第２および第４の膜がシリコン膜であることを特徴とする請求項１に記載のパターン形成方法。
  4. 前記第３の膜の厚さが、前記第２のパターンのラインの幅に略等しいことを特徴とする請求項１に記載のパターン形成方法。
  5. 前記エッチング後の第１のパターンのラインの幅が、前記エッチング前の第１のパターンのラインの幅の１／２に略等しいことを特徴とする請求項１に記載のパターン形成方法。
JP2005075143A 2005-03-16 2005-03-16 パターン形成方法 Active JP4619839B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005075143A JP4619839B2 (ja) 2005-03-16 2005-03-16 パターン形成方法
US11/373,335 US7312158B2 (en) 2005-03-16 2006-03-13 Method of forming pattern
KR1020060023863A KR100759616B1 (ko) 2005-03-16 2006-03-15 패턴 형성 방법 및 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005075143A JP4619839B2 (ja) 2005-03-16 2005-03-16 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2006261307A true JP2006261307A (ja) 2006-09-28
JP4619839B2 JP4619839B2 (ja) 2011-01-26

Family

ID=37035777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005075143A Active JP4619839B2 (ja) 2005-03-16 2005-03-16 パターン形成方法

Country Status (3)

Country Link
US (1) US7312158B2 (ja)
JP (1) JP4619839B2 (ja)
KR (1) KR100759616B1 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303500A (ja) * 2005-04-19 2006-11-02 Samsung Electronics Co Ltd 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100817089B1 (ko) 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
JP2008118130A (ja) * 2006-10-23 2008-05-22 Samsung Electronics Co Ltd 微細コンタクトホールを有する半導体素子の製造方法
KR100843241B1 (ko) 2007-03-29 2008-07-02 삼성전자주식회사 반도체 소자의 제조방법
JP2008166700A (ja) * 2006-12-28 2008-07-17 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
KR100850146B1 (ko) 2007-05-07 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자의 미세 패턴 형성 방법
JP2008193098A (ja) * 2007-02-06 2008-08-21 Samsung Electronics Co Ltd ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
JP2008198991A (ja) * 2007-02-15 2008-08-28 Hynix Semiconductor Inc 半導体素子のコンタクトホール形成方法
JP2008205470A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 半導体素子の微細金属配線パターンの形成方法
JP2008244417A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2008311623A (ja) * 2007-06-15 2008-12-25 Samsung Electronics Co Ltd 半導体素子及びその製造方法
KR100886219B1 (ko) 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
JP2009055022A (ja) * 2007-08-13 2009-03-12 Hynix Semiconductor Inc 半導体素子の製造方法
JP2009076902A (ja) * 2007-09-18 2009-04-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009099792A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 半導体装置の製造方法
JP2009164576A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法
WO2009101878A1 (ja) * 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
KR100939168B1 (ko) * 2008-02-28 2010-01-28 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
KR100942075B1 (ko) 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP2010080903A (ja) * 2008-02-15 2010-04-08 Tokyo Electron Ltd パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
US8008211B2 (en) 2007-12-28 2011-08-30 Tokyo Electron Limited Pattern forming method, semiconductor device manufacturing apparatus and storage medium
US8173358B2 (en) 2008-10-09 2012-05-08 Samsung Electronics Co., Ltd. Method of forming fine patterns of a semiconductor device
JP2012511253A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー， インク． 基板作製方法
JP2012514339A (ja) * 2008-12-31 2012-06-21 サンディスク スリーディー，エルエルシー 柱状構造のためのレジストフィーチャおよび除去可能スペーサピッチを倍増するパターニング法
JP2012216846A (ja) * 2007-12-20 2012-11-08 Sk Hynix Inc 半導体素子の形成方法
US8361904B2 (en) 2005-04-19 2013-01-29 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
US8658526B2 (en) 2008-12-31 2014-02-25 Sandisk 3D Llc Methods for increased array feature density
US8685627B2 (en) 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
WO2014123177A1 (ja) * 2013-02-08 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897058B2 (en) * 2006-02-13 2011-03-01 Asml Netherlands B.V. Device manufacturing method and computer program product
KR100781542B1 (ko) * 2006-06-08 2007-12-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
KR100843948B1 (ko) * 2006-07-10 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100829606B1 (ko) * 2006-09-07 2008-05-14 삼성전자주식회사 미세 패턴의 형성 방법
KR100761857B1 (ko) * 2006-09-08 2007-09-28 삼성전자주식회사 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
KR100818999B1 (ko) * 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
JP2008098281A (ja) 2006-10-10 2008-04-24 Toshiba Corp 半導体装置の製造方法
US7728405B2 (en) 2007-03-08 2010-06-01 Qimonda Ag Carbon memory
US7914975B2 (en) * 2007-04-10 2011-03-29 International Business Machines Corporation Multiple exposure lithography method incorporating intermediate layer patterning
DE102007019761A1 (de) * 2007-04-19 2008-10-23 Qimonda Ag Verfahren zur Herstellung eines Kontaktelementes, eine Sturktur in einem Halbleiterbauelement, eine integrierte Schaltung und ein Halbleiterbauelement
US7906368B2 (en) * 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US20090124084A1 (en) * 2007-11-14 2009-05-14 Elliot Tan Fabrication of sub-resolution features for an integrated circuit
US7863169B2 (en) * 2007-11-30 2011-01-04 International Business Machines Corporation Lithography for printing constant line width features
CN101971291B (zh) * 2008-02-08 2013-04-03 朗姆研究公司 双掩模自对准双图案化技术(SaDPT)工艺
JP2009289974A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 半導体装置の製造方法
US8133664B2 (en) * 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
KR101029391B1 (ko) * 2009-06-17 2011-04-14 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법
KR101736983B1 (ko) 2010-06-28 2017-05-18 삼성전자 주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
US8932955B1 (en) 2013-09-04 2015-01-13 Sandisk Technologies Inc. Triple patterning NAND flash memory with SOC
US9613806B2 (en) * 2013-09-04 2017-04-04 Sandisk Technologies Llc Triple patterning NAND flash memory
US8969206B1 (en) 2013-09-04 2015-03-03 Sandisk Technologies Inc. Triple patterning NAND flash memory with stepped mandrel
US9224744B1 (en) 2014-09-03 2015-12-29 Sandisk Technologies Inc. Wide and narrow patterning using common process
US9390922B1 (en) 2015-02-06 2016-07-12 Sandisk Technologies Llc Process for forming wide and narrow conductive lines
US9425047B1 (en) 2015-02-19 2016-08-23 Sandisk Technologies Llc Self-aligned process using variable-fluidity material
US9502428B1 (en) 2015-04-29 2016-11-22 Sandisk Technologies Llc Sidewall assisted process for wide and narrow line formation
US9595444B2 (en) 2015-05-14 2017-03-14 Sandisk Technologies Llc Floating gate separation in NAND flash memory
US10446407B2 (en) 2017-01-18 2019-10-15 Tokyo Electron Limited Method of preferential silicon nitride etching using sulfur hexafluoride

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423574A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPH0590603A (ja) * 1991-09-26 1993-04-09 Nippon Steel Corp 不揮発性半導体メモリの製造方法
JPH10284489A (ja) * 1997-04-11 1998-10-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2004152784A (ja) * 2002-10-28 2004-05-27 Fujitsu Ltd 微細パターンの作製方法及び半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795830A (en) 1995-06-06 1998-08-18 International Business Machines Corporation Reducing pitch with continuously adjustable line and space dimensions
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
KR100354440B1 (ko) 2000-12-04 2002-09-28 삼성전자 주식회사 반도체 장치의 패턴 형성 방법
JP3406302B2 (ja) 2001-01-16 2003-05-12 株式会社半導体先端テクノロジーズ 微細パターンの形成方法、半導体装置の製造方法および半導体装置
US6638441B2 (en) 2002-01-07 2003-10-28 Macronix International Co., Ltd. Method for pitch reduction
US6924191B2 (en) * 2002-06-20 2005-08-02 Applied Materials, Inc. Method for fabricating a gate structure of a field effect transistor
TWI316282B (en) * 2003-07-23 2009-10-21 Nanya Technology Corp A method of fabricating a trench isolation with high aspect ratio
JP4921723B2 (ja) 2005-04-18 2012-04-25 株式会社東芝 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423574A (en) * 1987-07-20 1989-01-26 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPH0590603A (ja) * 1991-09-26 1993-04-09 Nippon Steel Corp 不揮発性半導体メモリの製造方法
JPH10284489A (ja) * 1997-04-11 1998-10-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002280388A (ja) * 2001-03-15 2002-09-27 Toshiba Corp 半導体装置の製造方法
JP2004152784A (ja) * 2002-10-28 2004-05-27 Fujitsu Ltd 微細パターンの作製方法及び半導体装置の製造方法

Cited By (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303500A (ja) * 2005-04-19 2006-11-02 Samsung Electronics Co Ltd 微細ピッチのハードマスクを用いた半導体素子の微細パターン形成方法
US8361904B2 (en) 2005-04-19 2013-01-29 Samsung Electronics Co., Ltd. Semiconductor device having fine pattern wiring lines integrally formed with contact plug and method of manufacturing same
US7892982B2 (en) 2006-03-06 2011-02-22 Samsung Electronics Co., Ltd. Method for forming fine patterns of a semiconductor device using a double patterning process
US7998874B2 (en) 2006-03-06 2011-08-16 Samsung Electronics Co., Ltd. Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
JP2008103718A (ja) * 2006-10-17 2008-05-01 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法
KR100790999B1 (ko) * 2006-10-17 2008-01-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100752674B1 (ko) 2006-10-17 2007-08-29 삼성전자주식회사 미세 피치의 하드마스크 패턴 형성 방법 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
JP2008118130A (ja) * 2006-10-23 2008-05-22 Samsung Electronics Co Ltd 微細コンタクトホールを有する半導体素子の製造方法
JP2008166700A (ja) * 2006-12-28 2008-07-17 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2008193098A (ja) * 2007-02-06 2008-08-21 Samsung Electronics Co Ltd ダブルパターニング工程を用いる半導体素子の微細パターン形成方法
JP2008198991A (ja) * 2007-02-15 2008-08-28 Hynix Semiconductor Inc 半導体素子のコンタクトホール形成方法
JP2008205470A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 半導体素子の微細金属配線パターンの形成方法
US7687369B2 (en) 2007-02-16 2010-03-30 Samsung Electronics Co., Ltd. Method of forming fine metal patterns for a semiconductor device using a damascene process
KR100817089B1 (ko) 2007-02-28 2008-03-26 삼성전자주식회사 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
JP2008244417A (ja) * 2007-03-23 2008-10-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
KR100843241B1 (ko) 2007-03-29 2008-07-02 삼성전자주식회사 반도체 소자의 제조방법
KR100850146B1 (ko) 2007-05-07 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자의 미세 패턴 형성 방법
KR100886219B1 (ko) 2007-06-07 2009-02-27 삼성전자주식회사 자기정렬된 이중 패터닝을 채택하는 미세 패턴 형성 방법
US8071484B2 (en) 2007-06-07 2011-12-06 Samsung Electronics Co., Ltd. Method of forming fine pattern employing self-aligned double patterning
JP2013168687A (ja) * 2007-06-15 2013-08-29 Samsung Electronics Co Ltd 半導体素子の製造方法
JP2008311623A (ja) * 2007-06-15 2008-12-25 Samsung Electronics Co Ltd 半導体素子及びその製造方法
JP2009055022A (ja) * 2007-08-13 2009-03-12 Hynix Semiconductor Inc 半導体素子の製造方法
JP2009076902A (ja) * 2007-09-18 2009-04-09 Hynix Semiconductor Inc 半導体素子の微細パターン形成方法
JP2009099792A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 半導体装置の製造方法
US8685627B2 (en) 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
US9218984B2 (en) 2007-12-20 2015-12-22 SK Hynix Inc. Method for manufacturing a semiconductor device
JP2012216846A (ja) * 2007-12-20 2012-11-08 Sk Hynix Inc 半導体素子の形成方法
KR100942075B1 (ko) 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8647521B2 (en) 2007-12-27 2014-02-11 SK Hynix Inc. Method of forming micro pattern of semiconductor device
US8008211B2 (en) 2007-12-28 2011-08-30 Tokyo Electron Limited Pattern forming method, semiconductor device manufacturing apparatus and storage medium
JP2009164576A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子の微細パターンの形成方法
JP2010080903A (ja) * 2008-02-15 2010-04-08 Tokyo Electron Ltd パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
WO2009101878A1 (ja) * 2008-02-15 2009-08-20 Tokyo Electron Limited パターン形成方法、半導体製造装置及び記憶媒体
US8283253B2 (en) 2008-02-15 2012-10-09 Tokyo Electron Limited Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus
KR100939168B1 (ko) * 2008-02-28 2010-01-28 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법
US8173358B2 (en) 2008-10-09 2012-05-08 Samsung Electronics Co., Ltd. Method of forming fine patterns of a semiconductor device
JP2012511253A (ja) * 2008-12-04 2012-05-17 マイクロン テクノロジー， インク． 基板作製方法
US8637389B2 (en) 2008-12-31 2014-01-28 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
JP2012514339A (ja) * 2008-12-31 2012-06-21 サンディスク スリーディー，エルエルシー 柱状構造のためのレジストフィーチャおよび除去可能スペーサピッチを倍増するパターニング法
US8658526B2 (en) 2008-12-31 2014-02-25 Sandisk 3D Llc Methods for increased array feature density
WO2014123177A1 (ja) * 2013-02-08 2014-08-14 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060216938A1 (en) 2006-09-28
KR20060100251A (ko) 2006-09-20
KR100759616B1 (ko) 2007-09-17
JP4619839B2 (ja) 2011-01-26
US7312158B2 (en) 2007-12-25

Similar Documents

Publication Publication Date Title
JP4619839B2 (ja) パターン形成方法
US8685859B2 (en) Self-aligned semiconductor trench structures
US8138093B2 (en) Method for forming trenches having different widths and the same depth
KR101004691B1 (ko) 반도체 소자의 미세패턴 형성방법
US8865595B2 (en) Device and methods for forming partially self-aligned trenches
US20120175745A1 (en) Methods for fabricating semiconductor devices and semiconductor devices using the same
JP2009071306A (ja) 半導体素子の微細パターン形成方法
TW202109618A (zh) 圖案化半導體裝置的方法
CN109427554B (zh) 一种化学溶液和形成半导体器件的方法
JP2008535282A (ja) フラッシュメモリ装置のポリシリコン−１を規定する方法
KR100726148B1 (ko) 반도체소자의 제조방법
CN108573865B (zh) 半导体器件及其形成方法
JP2008218999A (ja) 半導体装置の製造方法
US6133128A (en) Method for patterning polysilicon gate layer based on a photodefinable hard mask process
KR20100052462A (ko) 반도체 디바이스 및 그 반도체 디바이스를 포함하는 전자 시스템의 제조 중에 대칭 포토마스크를 사용하여 대칭 또는 비대칭 피쳐들을 선택적으로 형성하는 방법
KR100994714B1 (ko) 반도체 장치 제조 방법
KR100816210B1 (ko) 반도체 장치 형성 방법
JP2006032648A (ja) パターン形成方法を含む半導体装置の製造方法
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
KR100779015B1 (ko) 반도체 소자의 제조 방법
KR20070106277A (ko) 피치 감소 방법
TW202403851A (zh) 基底的處理方法
KR100427718B1 (ko) 반도체 소자의 제조 방법
KR20110060723A (ko) 반도체 장치의 패턴 형성 방법
JP2008016852A (ja) フラッシュメモリ素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4619839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350