JP2009076902A - 半導体素子の微細パターン形成方法 - Google Patents

半導体素子の微細パターン形成方法 Download PDF

Info

Publication number
JP2009076902A
JP2009076902A JP2008225743A JP2008225743A JP2009076902A JP 2009076902 A JP2009076902 A JP 2009076902A JP 2008225743 A JP2008225743 A JP 2008225743A JP 2008225743 A JP2008225743 A JP 2008225743A JP 2009076902 A JP2009076902 A JP 2009076902A
Authority
JP
Japan
Prior art keywords
pattern
forming
film
hard mask
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008225743A
Other languages
English (en)
Inventor
Keun Do Ban
槿道 潘
Jun Hyeub Sun
俊▲ヒュップ▼ 宣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009076902A publication Critical patent/JP2009076902A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】半導体素子の微細パターン形成方法に関し、露光装備の解像度の限界を克服するため二重パターニング(Double Patterning)工程を行うことにおいて、第1マスク工程と第2マスク工程を整列する工程が容易でなく不良が発生する。
【解決手段】半導体基板４００上部にハードマスク層４１０及びエッチング静止膜４２０を形成する段階と、前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階と、前記犠牲酸化膜パターンの側壁にスペーサを形成する段階と、前記犠牲酸化膜パターンを除去する段階と、前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階とを含むことを特徴とする。
【選択図】図６（ｈ）

Description

本発明は半導体素子の微細パターン形成方法に関し、露光装備の解像度の限界を克服するため二重パターニング(Double Patterning)工程を行うことにおいて、第1マスク工程と第2マスク工程を整列する工程が容易でなく不良が発生する問題を解決するため、スペーサ形成工程を利用して微細パターンを画成するハードマスクパターンを形成しながら、ハードマスクパターンをポリシリコン層またはa-C(amorphous Carbon)層で形成して半導体素子の微細パターン形成工程の収率及び信頼性を向上させることができるようにする発明に関する。
最近、半導体素子の極微細化及び高集積化が進められるに伴い、メモリ容量の増加に比例して全体的なチップ(chip)の面積は増加しているが、実際に半導体素子のパターンが形成されるセル(cell)領域の面積は減少している。
したがって、所望のメモリ容量を確保するためには限定されたセル領域内により多いパターンが形成されなければならないので、パターンの線幅(critical dimension)が減少し次第に微細化している。
このように線幅が微細なパターンを形成するため、リソグラフィ工程(Lithography Process)の発展が求められる。
前記リソグラフィ工程とは、基板上部にフォトレジスト(photoresist)を塗布し、365nm、248nm、193nm及び153nmの波長の長さを有する光源を利用して微細パターンが画成された露光マスクを用いてフォトレジストに露光工程を行った後、現像(development)工程を行って微細パターンを画成するフォトレジストパターンを形成する工程である。
このようなリソグラフィ工程は、R = k1×λ / NAのように光源の波長(λ)と開口数(Numerical Aperture:NA)に従ってその解像度(R)が定められる。
前記式でk1は工程定数を意味するが、これは物理的な限界を有するので通常的な方法でその値を減少させることはほとんど不可能であり、短波長を利用する露光装置と共に前記短波長に対して反応性の高いフォトレジスト用物質を新たに開発しなければならないので、短波長以下の線幅を有する微細パターンを形成するのが困難である。
したがって、露光装置の工程能力を考慮したパターンを二重に重畳することにより、微細なパターンが形成され得るようにする二重パターニング工程(Double Patterning Technology)が開発された。
図1(a)〜(d)は、従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。これらはデュアルトレンチアプローチ(Dual Trench Approach)技術を利用した微細パターン形成方法を示している。
図1(a)に示されているように、半導体基板10上部に被エッチング層20を形成し、その上部にハードマスク層(図示省略)を形成する。
次は、前記ハードマスク層(図示省略)上部に第1感光膜(図示省略)を形成し、微細パターンの3倍に該当する線幅を画成するマスク50を利用して前記第1感光膜(図示省略)を露光及び現像し、第1感光膜パターン40を形成する。
次は、第1感光膜パターン40をマスクに前記ハードマスク層(図示省略)をエッチングしてハードマスク第1パターン30を形成する。
図1(b)に示されているように、第1感光膜パターン40を除去しハードマスク第1パターン30の上部に第2感光膜(図示省略)を形成した後、前記「図1a」の工程で用いられたマスク50のパターンがハードマスク第1パターン30と交差するよう整列してから露光及び現像工程を行って第2感光膜パターン55を形成する。
このとき、半導体素子の大きさが微細化するほど第2感光膜パターン55をハードマスク第1パターン30に正確に整列させる工程が非常に困難になる。
図1(c)に示されているように、第2感光膜パターン55をマスクにハードマスク第1パターン30をエッチングして微細パターンを画成するハードマスク第 2パターン35を形成する。
次は、第2感光膜パターン55を除去する。
図1(d)に示されているように、ハードマスク第2パターン35をマスクに被エッチング層20をエッチングして微細パターン25を形成する。
このとき、前記「図1(b)」の整列工程が正確に行われなかったので、パターンの線幅が一定でなく形成されたことが分かる。
図2(a)〜(d)は、従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。これらはデュアルラインアプローチ(Dual Line Approach)技術を利用した微細パターン形成方法を示している。
ここで、デュアルラインアプローチ技術は露光装備の工程能力が微細パターンの線幅を具現することができるとしても、パターン等が密集してパターン形成の工程が容易でない時に用いる。
図2(a)に示されているように、半導体基板60の上部に被エッチング層65を形成する。
次に、被エッチング層65の上部に第1ハードマスク層70を形成し、第1ハードマスク層70の上部に第2ハードマスク層(図示省略)を形成する。
次に、前記第2ハードマスク層(図示省略)の上部に第1感光膜(図示省略)を形成する。
その次に、微細パターンの1/2だけ画成されたマスク90を利用した露光及び現像工程を行って第1感光膜パターン85aを形成する。
その次には、第1感光膜パターン85aをマスクに前記第2ハードマスク層(図示省略)をエッチングして第2ハードマスクパターン80を形成する。
図2(b)に示されているように、第1感光膜パターン85aを除去する。
次は、第2ハードマスクパターン80が形成された半導体基板60の上部に第2感光膜(図示省略)を形成する。
その次に、前記「図2(a)」のマスク90が第2ハードマスクパターン80と交差して配列されるよう整列する。その次に、前記第2感光膜(図示省略)に対する露光及び現像工程を行って第2感光膜パターン85bを形成する。
ここで、第2感光膜パターン85bは、第2ハードマスクパターン80と隣接した第2ハードマスクパターン80との間に形成される。
図2(c)に示されているように、第2感光膜パターン85b及び第2ハードマスクパターン80をマスクに第1ハードマスク層70をエッチングして第1ハードマスクパターン75を形成する。
次は、第2感光膜パターン85bを除去し、第1及び第2ハードマスクパターン75、80をマスクに被エッチング層65をエッチングして微細パターン67を形成する。
このとき、前記「図2(b)」の整列工程が正確に行われなかった場合、微細パターン等の間隔が不規則に形成されることがある。
前述のように、従来の技術に係る半導体素子の微細パターン形成方法において、露光装備の解像度の限界により線幅が微細なパターンの形成が困難な問題があり、これを克服するための二重パターニング工程時に2次に亘る露光工程を行いながら誤整合(Mis-align)が発生して半導体素子の形成工程の収率及び信頼性が低下するという問題点がある。
前記問題点を解決するため、本発明は半導体基板の上部に1:2〜1:10の比率で形成されるライン/スペースパターンを形成した後、ラインパターンの側壁にポリシリコン層またはa-C層で形成されるスペーサを形成し、スペーサを微細パターンを画成するハードマスクパターンに利用することにより、微細パターン形成工程の収率及び信頼性を向上させることができるようにする半導体素子の微細パターン形成方法を提供することにその目的がある。
本発明に係る半導体素子の微細パターン形成方法は、
半導体基板上部にハードマスク層及びエッチング静止膜を形成する段階と、
前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階と、
前記犠牲酸化膜パターンの側壁にスペーサを形成する段階と、
前記犠牲酸化膜パターンを除去する段階と、
前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階とを含むことを特徴とする。
本発明に係る半導体素子の微細パターン形成方法は、
半導体基板上部にハードマスク層及びエッチング静止膜を形成する段階と、
セル領域の前記エッチング静止膜上部にライン/スペース形態の犠牲酸化膜パターンを形成する段階と、
前記犠牲酸化膜パターンの側壁にスペーサを形成する段階と、
前記犠牲酸化膜パターンを除去する段階と、
前記エッチング静止膜上部に前記スペーサにより形成されるラインパターンの両端部を露出させる第1感光膜パターンを形成する段階と、
前記第1感光膜パターンをマスクに前記スペーサの露出した部分をエッチングして第1及び第2スペーサパターンを形成する段階と、
前記第1感光膜パターンを除去する段階と、
前記セル領域と隣接した周辺回路領域の前記エッチング静止膜上部にダミーパターンを画成する第2感光膜パターンを形成する段階と、
前記第2感光膜パターン及び前記第1及び第2スペーサパターンをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてエッチング静止パターン及びハードマスクパターンを形成する段階と、
前記第2感光膜パターン及び前記第1及び第2スペーサパターンを除去する段階とを含むことを特徴とする。
本発明に係る半導体素子の微細パターン形成方法は、
半導体基板上部に第1ハードマスク層を形成する段階と、
前記第1ハードマスク層上部にエッチング静止膜及びポリシリコン層を形成する段階と、
前記セル領域のポリシリコン層上部に第2ハードマスクパターンを形成する段階と、
前記第2ハードマスクパターンの側壁にスペーサを形成する段階と、
前記第2ハードマスクパターンを除去する段階と、
前記セル領域に隣接する周辺回路領域の前記ポリシリコン層上部に、ダミーパターンを画成する第1感光膜パターンを形成する段階と、
前記第1感光膜パターン及び前記スペーサをマスクに前記ポリシリコン層をエッチングし、ポリシリコンパターン及びダミーポリシリコンパターンを形成する段階と、
前記第1感光膜パターン及び前記スペーサを除去する段階と、
前記ポリシリコン層上部に前記ポリシリコンパターンの両端部を露出させる第2感光膜パターンを形成する段階と、
前記第2感光膜パターンをマスクに前記ポリシリコンパターン両端部の前記露出した部分をエッチングし、それぞれ分離したポリシリコンラインパターンを形成する段階と、
前記第2感光膜パターンを除去する段階と、
前記ポリシリコンラインパターン及びダミーポリシリコンパターンをマスクに前記エッチング静止膜及び第1ハードマスク層をエッチングする段階と、
前記ポリシリコンラインパターン、ダミーポリシリコンパターン及びエッチング静止膜を除去して第1ハードマスクパターンを形成する段階と、
前記第1ハードマスクパターンをマスクに前記半導体基板をエッチングする段階とを含むことを特徴とする。
本発明に係る半導体素子の微細パターン形成方法は、半導体基板上部にライン/スペースパターンを形成した後、ラインパターンの側壁にポリシリコン層またはa-C層で形成されるスペーサを形成し、スペーサを微細パターンを画成するハードマスクパターンに利用することにより、微細パターン形成工程の収率及び信頼性を向上させることができる効果がある。
以下では、本発明の実施形態を図を参照しながら詳しく説明する。
図3(a)〜(d)は、本発明の第1の実施形態に係る半導体素子のパターン形成方法を示した断面図である。
図3(a)に示されているように、半導体基板100の上部に第1ポリシリコン層110を形成する。ここで、第1ポリシリコン層110はハードマスクに用いられる。このとき、第1ポリシリコン層110及び半導体基板100の間にはゲート構成物質層のような被エッチング層が備えられなければならないが、本発明は被エッチング層をエッチングするためのハードマスクパターンを形成することを主目的にするので、ここでは省略する。
次は、第1ポリシリコン層110の上部にエッチング静止膜120を形成し、エッチング静止膜120の上部に犠牲酸化膜130を形成する。このとき、エッチング静止膜120は窒化膜で形成し、犠牲酸化膜130はPE-TEOS膜で形成することが望ましい。
次は、犠牲酸化膜130の上部に第2ポリシリコン層140を形成し、ラインパターンを画成する第1感光膜パターン150を形成する。このとき、第1感光膜パターン150の厚さは800〜1200Åにし、前記ラインパターン：前記ラインパターンの間のスペース線幅の比率は1:2〜1:10となるようにする。
図3(b)に示されているように、第1感光膜パターン150をマスクに第2ポリシリコン層140をエッチングしてラインパターンを画成する第2ポリシリコンパターン145を形成する。
次は、第1感光膜パターン150を除去する。そして、第2ポリシリコンパターン145をマスクに犠牲酸化膜130をエッチングしてラインパターンを画成する犠牲酸化膜パターン135を形成する。
図3(c)に示されているように、犠牲酸化膜パターン135を含む全体上部に第3ポリシリコン層(図示省略)を形成する。その次は、エッチバック(Etch Back)工程を行って犠牲酸化膜パターン135の側壁に前記第3ポリシリコン層(図示省略)を残してスペーサ160を形成する。ここで、スペーサ160のCD(Critical Dimension)が最終に形成される微細パターンの線幅となる。
図3(d)に示されているように、湿式エッチング工程を行って犠牲酸化膜パターン135を除去する。
次は、スペーサ160をマスクにエッチング静止膜120をエッチングしてエッチング静止パターン(図示省略)を形成する。
その次は、スペーサ160及び前記エッチング静止パターン(図示省略)をマスクに第1ポリシリコン層110をエッチングして微細パターンを画成する第1ポリシリコンパターン115を形成する。
その次は、スペーサ160及び前記エッチング静止パターン(図示省略)を除去する。
その次は、第1ポリシリコンパターン115をマスクに半導体基板100をエッチングするか、被エッチング層をエッチングして半導体素子の微細パターンを形成する。
図4(a)〜(g)は、本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図であり、図4(a(i))〜(g(i))は平面図を示したものである。図4(a(ii))〜(g(ii))は、前記図4(a(i))〜(g(i))のX-X'に沿う断面図である。
図4(a)に示されているように、半導体基板200の上部に第1ポリシリコン層210を形成する。ここで、第1ポリシリコン層210はハードマスクに用いられる。このとき、第1ポリシリコン層210及び半導体基板200の間にはゲート構成物質層のような被エッチング層が備えられなければならないが、本発明は被エッチング層をエッチングするためのハードマスクパターンを形成することを主目的にするので、ここでは省略する。
次は、第1ポリシリコン層210の上部にエッチング静止膜220を形成し、エッチング静止膜220の上部に犠牲酸化膜230を形成する。このとき、エッチング静止膜220は窒化膜で形成し、犠牲酸化膜230はPE-TEOS膜で形成するのが望ましい。
その次は、犠牲酸化膜230の上部に第2ポリシリコン層240を形成し、第2ポリシリコン層240の上部にフラッシュゲート(Flash Gate)形態に画成される第1感光膜パターン250を形成する。このとき、第1感光膜パターン250はラインパターンに備えられ、前記ラインパターンの間のスペース線幅252の比率は前記ラインパターン線幅254の3倍となるようにする。
さらに、第1感光膜パターン250の厚さは800〜1200Åであるのが望ましい。
ここで、図4(a)の(i)から見られるように、前記ラインパターンの崩壊を防止するため、一側の端部を「┐」状に折り曲げて形成し、図示されているように矢印の形態に形成するのが安定的である。
図4(b)に示されているように、第1感光膜パターン250をマスクに第2ポリシリコン層240をエッチングしてラインパターンを画成する第2ポリシリコンパターン(図示省略)を形成する。
次は、第1感光膜パターン250を除去し、前記第2ポリシリコンパターン(図示省略)をマスクに犠牲酸化膜230をエッチングしてフラッシュメモリ素子のコントロールゲートパターンを画成する犠牲酸化膜パターン235を形成する。
その次は、犠牲酸化膜パターン235を含む全体上部に第3ポリシリコン層(図示省略)を形成する。その次は、エッチバック(Etch Back)工程を行い、犠牲酸化膜パターン235の側壁に前記第3ポリシリコン層(図示省略)を残してスペーサ260を形成する。ここで、スペーサ260のCD 262が最終に形成される微細パターンの線幅となる。
図4(c)に示されているように、湿式エッチング工程を行って犠牲酸化膜パターン235を除去する。このとき、エッチング静止膜220の上部が一部エッチングされる。
ここで、スペーサ260は第1端部264及び第1端部264と隣接した第2端部266が互いに連結された形態であるのが望ましい。
図4(d)に示されているように、スペーサ260を含むエッチング静止膜220の上部に第2感光膜パターン270を形成する。
このとき、第2感光膜パターン270はスペーサ260により形成されるラインパターンの両端部を露出させる。
図4(d)に示されているように、第2感光膜パターン270をマスクに前記露出したスペーサ260をエッチングする。このとき、エッチング静止膜220はポリシリコンとのエッチング選択比の差が大きいので、下部に形成された第1ポリシリコン層210を安定的に保護することができる。
図4(e)に示されているように、第2感光膜パターン270を除去する。したがって、スペーサ260がそれぞれ分離してフラッシュゲートを画成するスペーサパターン265となるようにする。ここで、スペーサパターン265は1つのスペーサ260が第1スペーサパターン265a及び第2スペーサパターン265bに分離して形成される。
図4(f)に示されているように、それぞれ分離されたスペーサパターン265を含むエッチング静止膜220の上部に、ダミーパターンを画成する第3感光膜パターン280を形成する。ここで、ダミーパターンは半導体基板200の周辺回路領域に備えられ、スペーサパターン265の端部にも備えられる。
図4(g)に示されているように、スペーサパターン265及び第3感光膜パターン280をマスクにエッチング静止膜220及び第1ポリシリコン層210をエッチングする。したがって、フラッシュゲートを画成する第1ポリシリコンパターン215の崩壊を防止するダミーパターン215dが形成される。
次は、第1ポリシリコンパターン215をマスクに半導体基板200をエッチングして微細パターンを形成する。
図5(a)〜(d)は、本発明の第3の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。
図5(a)に示されているように、半導体基板300の上部に第1のa-C層310を形成する。ここで、第1のa-C層310はハードマスクに用いられる。このとき、第1のa-C層310及び半導体基板300の間にはゲート構成物質層のような被エッチング層が備えられなければならないが、本発明は被エッチング層をエッチングするためのハードマスクパターンを形成することを主目的にするので、ここでは省略する。
次は、第1のa-C層310の上部にエッチング静止膜320を形成し、エッチング静止膜320の上部に第2のa-C層330を形成する。
ここで、エッチング静止膜320は酸化膜であるのが望ましい。
その次は、第2のa-C層330の上部に第1窒化膜340を形成し、第1窒化膜340の上部にライン/スペースパターンを画成する第1感光膜パターン350を形成する。このとき、第1感光膜パターン350の前記ラインパターンと前記ラインパターンとの間のスペース線幅の比率は1:2〜1:10となるようにし、第1感光膜パターン350は800〜1200Åの厚さに形成する。
図5(b)に示されているように、第1感光膜パターン350をマスクに第1窒化膜340をエッチングしてラインパターンを画成する第1窒化膜パターン345を形成する。
次は、第1感光膜パターン350を除去し、第1窒化膜パターン345をマスクに第 2のa-C層330をエッチングしてラインパターンを画成する第2のa-Cパターン335を形成する。
図5(c)に示されているように、第2のa-Cパターン335を含む全体上部に第2窒化膜(図示省略)を形成する。その次は、エッチバック(Etch Back)工程を行い、第2のa-Cパターン335の側壁に前記第2窒化膜(図示省略)を残してスペーサ360を形成する。ここで、スペーサ360のCDが最終に形成された微細パターンの線幅となる。
図5(d)に示されているように、O2プラズマ工程を行って第2のa-Cパターン335を除去する。
次は、スペーサ360をマスクにエッチング静止膜320をエッチングしてエッチング静止パターン(図示省略)を形成する。
その次は、スペーサ360及び前記エッチング静止パターン(図示省略)をマスクに第1のa-C層310をエッチングして微細パターンを画成する第1のa-Cパターン315を形成する。
その次は、スペーサ360及び前記エッチング静止パターン(図示省略)を除去する。
その次は、第1のa-Cパターン315をマスクに半導体基板300をエッチングするか、被エッチング層をエッチングして半導体素子の微細パターンを形成する。
図6(a)〜(h)は、本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図であり、図6(a(i))〜(h(i))は平面図を示したものである。図6(a(ii))〜(h(ii))は、前記図6(a(i))〜(h(i))のX-X'に沿う断面図である。
図6(a)に示されているように、半導体基板400の上部に第1のa-C層410を形成する。ここで、第1のa-C層410はハードマスクに用いられる。このとき、第1のa-C層410及び半導体基板400の間にはゲート構成物質層のような被エッチング層が備えられなければならないが、本発明は被エッチング層をエッチングするためのハードマスクパターンを形成することを主目的にするので、ここでは省略する。
次は、第1のa-C層410の上部にエッチング静止膜420を形成し、エッチング静止膜420の上部にポリシリコン層430を形成する。ここで、エッチング静止膜420は酸化膜で形成するのが望ましい。
次に、ポリシリコン層430の上部に第2のa-C層440を形成する。
その次は、第2のa-C層440の上部に第1窒化膜450を形成し、第1窒化膜450の上部にフラッシュゲート(Flash Gate)形態に画成される第1感光膜パターン460を形成する。このとき、第1感光膜パターン460はラインパターンに備えられ、前記ラインパターンの間のスペース線幅452の比率は前記ラインパターン線幅454の3倍となるようにする。さらに、第1感光膜パターン460の厚さは 800〜1200Åであるのが望ましい。
ここで、図6(a)の(i)から見られるように、前記ラインパターンの崩壊を防止するため、一側の端部を「┐」状に折り曲げて形成し、全体的な形態は図示されているように矢印の形態に形成するのが安定的である。
図6(b)に示されているように、第1感光膜パターン460をマスクに第1窒化膜450をエッチングしてライン/スペースを画成する窒化膜パターン(図示省略)を形成する。
次は、第1感光膜パターン460を除去し、前記窒化膜パターン(図示省略)をマスクに第2のa-C層440をエッチングしてフラッシュゲートを画成する第2のa-Cパターン445を形成する。
その次は、半導体基板400の全面に第2窒化膜(図示省略)を形成する。その次は、エッチバック(Etch Back)工程を行って第2のa-Cパターン445の側壁に前記第2窒化膜(図示省略)を残してスペーサ470を形成する。
ここで、スペーサ470のCD 472が最終に形成されるフラッシュゲートの線幅となる。
図6(c)に示されているように、O2プラズマを利用したエッチング工程を行って第2のa-Cパターン445を除去する。
図6(d)に示されているように、ポリシリコン層430の上部にスペーサ470のエッジ部の「┐」部分と周辺回路の部分にスペーサ470の崩壊を防止するためのダミーパターンを画成する第2感光膜パターン480を形成する。
図6(e)に示されているように、スペーサ470及び第2感光膜パターン480をマスクにポリシリコン層430をエッチングしてポリシリコンパターン435及びダミーポリシリコンパターン435dを形成する。
次は、スペーサ470及び第2感光膜パターン480を除去する。
図6(f)に示されているように、ポリシリコンパターン435及びダミーポリシリコンパターン435dを含む第1のa-C層410の上部にポリシリコンパターン435の両端部を露出させる第3感光膜パターン490を形成する。
図6(g)に示されているように、第3感光膜パターン490をマスクに露出したポリシリコンパターン435をエッチングする。このとき、エッチング静止膜420はポリシリコンとのエッチング選択比の差が大きいので、下部に形成された第1のa-C層410を安定的に保護しながらフラッシュゲートを画成するそれぞれのポリシリコンラインパターン435aに分離することができる。
次は、第3感光膜パターン490を除去する。
図6(h)に示されているように、ポリシリコンラインパターン435a及びダミーポリシリコンパターン435dをマスクにエッチング静止膜420をエッチングしてエッチング静止パターン(図示省略)を形成する。
次に、前記エッチング静止パターン(図示省略)をマスクに第1のa-C層420をエッチングしてフラッシュゲートを画成する第1のa-Cパターン415及びダミーa-Cパターン415dを形成する。
次は、ポリシリコンパターン435a及びダミーポリシリコンパターン435dを除去し、前記エッチング静止パターン(図示省略)を除去する。
その次は、第1のa-Cパターン415及びダミーa-Cパターン415dをマスクに半導体基板400をエッチングして微細パターンを形成する。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更なども、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 従来の技術に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第1の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第1の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第1の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第1の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第2の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第3の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第3の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第3の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第3の実施形態に係る半導体素子の微細パターン形成方法を示した断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。 本発明の第4の実施形態に係る半導体素子の微細パターン形成方法を示した平面及び断面図である。
符号の説明
100、200、300、400 半導体基板
110、210 第1ポリシリコン層
115、215 第1ポリシリコンパターン
120、220、320、420 エッチング静止膜
130、230 犠牲酸化膜
135、235 犠牲酸化膜パターン
140、240 第2ポリシリコン層
145 第2ポリシリコンパターン
150、250、350、460 第1感光膜パターン
160、260、360、470 スペーサ
215d ダミーパターン
252、452 スペース線幅
254、454 ラインパターン線幅
262、472 CD(critical dimension)
264 第1端部
265 スペーサパターン
265a 第1スペーサパターン
265b 第2スペーサパターン
266 第2端部
270、480 第2感光膜パターン
280、490 第3感光膜パターン
310、410 第1のa-C(amorphous Carbon)層
315、415 第1のa-Cパターン
330、440 第2のa-C層
335、445 第2のa-Cパターン
340、450 第1窒化膜
345 第1窒化膜パターン
415d ダミーa-Cパターン
430 ポリシリコン層
435 ポリシリコンパターン
435a ポリシリコンラインパターン
435d ダミーポリシリコンパターン

Claims (20)

  1. 半導体基板上部にハードマスク層及びエッチング静止膜を形成する段階;
    前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階;
    前記犠牲酸化膜パターンの側壁にスペーサを形成する段階;
    前記犠牲酸化膜パターンを除去する段階; 及び
    前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  2. 前記ハードマスク層は、ポリシリコン層またはa-C層であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  3. 前記エッチング静止膜は、窒化膜または酸化膜であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  4. 前記犠牲酸化膜パターンは、酸化膜またはa-C層であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  5. 前記犠牲酸化膜パターンはライン/スペース形態で形成し、前記ライン:スペースの比率は1:2〜1:10であることを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  6. 前記スペーサは、ポリシリコン層または窒化膜で形成することを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  7. 前記犠牲酸化膜パターンは酸化膜で形成され、前記犠牲膜パターンは湿式エッチングで除去することを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  8. 前記犠牲膜パターンはa-C層で形成し、前記犠牲膜パターンは02プラズマを利用して除去することを特徴とする請求項1に記載の半導体素子の微細パターン形成方法。
  9. 半導体基板上部にハードマスク層及びエッチング静止膜を形成する段階;
    セル領域の前記エッチング静止膜上部にライン/スペース形態の犠牲酸化膜パターンを形成する段階;
    前記犠牲酸化膜パターンの側壁にスペーサを形成する段階;
    前記犠牲酸化膜パターンを除去する段階;
    前記エッチング静止膜上部に、前記スペーサにより形成されるラインパターンの両端部を露出させる第1感光膜パターンを形成する段階;
    前記第1感光膜パターンをマスクに前記スペーサの露出した部分をエッチングして第1及び第2スペーサパターンを形成する段階;
    前記第1感光膜パターンを除去する段階;
    前記セル領域と隣接した周辺回路領域の前記エッチング静止膜上部にダミーパターンを画成する第2感光膜パターンを形成する段階;
    前記第2感光膜パターン及び前記第1及び第2スペーサパターンをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてエッチング静止パターン及びハードマスクパターンを形成する段階; 及び
    前記第2感光膜パターン及び前記第1及び第2スペーサパターンを除去する段階
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  10. 前記ハードマスク層は、ポリシリコン層であることを特徴とする請求項9に記載の半導体素子の微細パターン形成方法。
  11. 前記エッチング静止膜は、窒化膜であることを特徴とする請求項9に記載の半導体素子の微細パターン形成方法。
  12. 前記犠牲酸化膜パターンは、コントロールゲートを画成することを特徴とする請求項9に記載の半導体素子の微細パターン形成方法。
  13. 前記スペーサを形成する段階は、
    前記犠牲酸化膜パターンを含む半導体基板上部にスペーサ形成用ポリシリコン層を形成する段階; 及び
    エッチバック工程を行い、前記犠牲酸化膜パターンの側壁にポリシリコン層を残してスペーサを形成する段階
    をさらに含むことを特徴とする請求項9に記載の半導体素子の微細パターン形成方法。
  14. 前記犠牲酸化膜パターンは、湿式エッチングで除去することを特徴とする請求項6に記載の半導体素子の微細パターン形成方法。
  15. 半導体基板上部に第1ハードマスク層を形成する段階;
    前記第1ハードマスク層上部にエッチング静止膜及びポリシリコン層を形成する段階;
    前記セル領域のポリシリコン層上部に第2ハードマスクパターンを形成する段階;
    前記第2ハードマスクパターンの側壁にスペーサを形成する段階;
    前記第2ハードマスクパターンを除去する段階; 及び
    前記セル領域に隣接した周辺回路領域の前記ポリシリコン層上部にダミーパターンを画成する第1感光膜パターンを形成する段階;
    前記第1感光膜パターン及び前記スペーサをマスクに前記ポリシリコン層をエッチングし、ポリシリコンパターン及びダミーポリシリコンパターンを形成する段階;
    前記第1感光膜パターン及び前記スペーサを除去する段階;
    前記ポリシリコン層上部に前記ポリシリコンパターンの両端部を露出させる第2感光膜パターンを形成する段階;
    前記第2感光膜パターンをマスクに前記ポリシリコンパターン両端部の前記露出した部分をエッチングし、それぞれ分離したポリシリコンラインパターンを形成する段階;
    前記第2感光膜パターンを除去する段階;
    前記ポリシリコンラインパターン及びダミーポリシリコンパターンをマスクに前記エッチング静止膜及び第1ハードマスク層をエッチングする段階;
    前記ポリシリコンラインパターン、ダミーポリシリコンパターン及びエッチング静止膜を除去して第1ハードマスクパターンを形成する段階; 及び
    前記第1ハードマスクパターンをマスクに前記半導体基板をエッチングする段階
    を含むことを特徴とする半導体素子の微細パターン形成方法。
  16. 前記第1ハードマスク層及び第2ハードマスクパターンはa-C層で形成することを特徴とする請求項15に記載の半導体素子の微細パターン形成方法。
  17. 前記エッチング静止膜は酸化膜であることを特徴とする請求項15に記載の半導体素子の微細パターン形成方法。
  18. 前記第2ハードマスクパターンは、コントロールゲートを画成する形状で形成することを特徴とする請求項15に記載の半導体素子の微細パターン形成方法。
  19. 前記スペーサを形成する段階は
    前記第2ハードマスクパターンを含む前記ポリシリコン層上部にスペーサ形成用窒化膜を形成する段階; 及び
    エッチバック工程を行い、前記第2ハードマスクパターン側壁に窒化膜を残してスペーサを形成する段階をさらに含むことを特徴とする請求項15に記載の半導体素子の微細パターン形成方法。
  20. 前記第2ハードマスクパターンは、O2プラズマを利用して除去することを特徴とする請求項15に記載の半導体素子の微細パターン形成方法。
JP2008225743A 2007-09-18 2008-09-03 半導体素子の微細パターン形成方法 Pending JP2009076902A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094837A KR100905157B1 (ko) 2007-09-18 2007-09-18 반도체 소자의 미세 패턴 형성 방법

Publications (1)

Publication Number Publication Date
JP2009076902A true JP2009076902A (ja) 2009-04-09

Family

ID=40454964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008225743A Pending JP2009076902A (ja) 2007-09-18 2008-09-03 半導体素子の微細パターン形成方法

Country Status (5)

Country Link
US (1) US20090075485A1 (ja)
JP (1) JP2009076902A (ja)
KR (1) KR100905157B1 (ja)
CN (1) CN101393846B (ja)
TW (1) TW200915388A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045302A (ja) * 2008-08-18 2010-02-25 Toshiba Corp 半導体装置の製造方法、及び半導体装置
JP2011066164A (ja) * 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
JP2012009860A (ja) * 2010-06-28 2012-01-12 Asml Netherlands Bv スペーサ及びセルフアライメント型アシストフィーチャを用いたマルチパターニングリソグラフィ
US8183152B2 (en) 2009-12-08 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7917879B2 (en) 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US8667443B2 (en) * 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US7709390B2 (en) * 2007-05-31 2010-05-04 Micron Technology, Inc. Methods of isolating array features during pitch doubling processes and semiconductor device structures having isolated array features
US7651950B2 (en) 2007-09-28 2010-01-26 Hynix Semiconductor Inc. Method for forming a pattern of a semiconductor device
KR100924193B1 (ko) * 2007-12-24 2009-10-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
KR101761530B1 (ko) 2008-07-16 2017-07-25 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
TW201131744A (en) * 2009-10-26 2011-09-16 Sandisk 3D Llc Methods and apparatus for layout of three dimensional matrix array memory for reduced cost patterning
CN102347217B (zh) * 2010-07-27 2013-01-16 中芯国际集成电路制造(上海)有限公司 半导体器件精细图案的制作方法
US9159627B2 (en) * 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN102881566B (zh) * 2012-09-27 2017-07-25 上海集成电路研发中心有限公司 一种通孔图形的形成方法
US8828839B2 (en) * 2013-01-29 2014-09-09 GlobalFoundries, Inc. Methods for fabricating electrically-isolated finFET semiconductor devices
CN104124161B (zh) * 2013-04-23 2017-02-08 中芯国际集成电路制造(上海)有限公司 栅极侧壁层的形成方法
TWI704647B (zh) * 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019496A (ja) * 2004-07-01 2006-01-19 Macronix Internatl Co Ltd 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
JP2006190945A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc 半導体素子のランディングプラグコンタクト形成方法
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
JP2006303022A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置の製造方法
JP2007194492A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2008511991A (ja) * 2004-09-01 2008-04-17 マイクロン テクノロジー，インコーポレイテッド マスク材料の変換
JP2008547236A (ja) * 2005-06-28 2008-12-25 ラム リサーチ コーポレーション エッチングマスクスタックを用いたマルチマスクプロセス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003465A (ko) * 1999-06-23 2001-01-15 김영환 반도체 소자의 미세 패턴 형성 방법
US6362057B1 (en) * 1999-10-26 2002-03-26 Motorola, Inc. Method for forming a semiconductor device
DE10207131B4 (de) * 2002-02-20 2007-12-20 Infineon Technologies Ag Verfahren zur Bildung einer Hartmaske in einer Schicht auf einer flachen Scheibe
US7151040B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
KR20070069914A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019496A (ja) * 2004-07-01 2006-01-19 Macronix Internatl Co Ltd 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
JP2008511991A (ja) * 2004-09-01 2008-04-17 マイクロン テクノロジー，インコーポレイテッド マスク材料の変換
JP2006190945A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc 半導体素子のランディングプラグコンタクト形成方法
WO2006101695A1 (en) * 2005-03-15 2006-09-28 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
JP2008536297A (ja) * 2005-03-15 2008-09-04 マイクロン テクノロジー， インク． フォトリソグラフィー構造よりも狭いピッチを有するパターン
JP2006261307A (ja) * 2005-03-16 2006-09-28 Toshiba Corp パターン形成方法
JP2006303022A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置の製造方法
JP2008547236A (ja) * 2005-06-28 2008-12-25 ラム リサーチ コーポレーション エッチングマスクスタックを用いたマルチマスクプロセス
JP2007194492A (ja) * 2006-01-20 2007-08-02 Matsushita Electric Ind Co Ltd 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045302A (ja) * 2008-08-18 2010-02-25 Toshiba Corp 半導体装置の製造方法、及び半導体装置
US8183148B2 (en) 2008-08-18 2012-05-22 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device and semiconductor device
USRE46100E1 (en) 2008-08-18 2016-08-09 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device and semiconductor device
JP2011066164A (ja) * 2009-09-16 2011-03-31 Tokyo Electron Ltd マスクパターンの形成方法及び半導体装置の製造方法
US8183152B2 (en) 2009-12-08 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device
JP2012009860A (ja) * 2010-06-28 2012-01-12 Asml Netherlands Bv スペーサ及びセルフアライメント型アシストフィーチャを用いたマルチパターニングリソグラフィ
US8629064B2 (en) 2010-06-28 2014-01-14 Asml Netherlands B.V. Multiple patterning lithography using spacer and self-aligned assist patterns

Also Published As

Publication number Publication date
CN101393846B (zh) 2011-05-04
KR100905157B1 (ko) 2009-06-29
CN101393846A (zh) 2009-03-25
US20090075485A1 (en) 2009-03-19
KR20090029521A (ko) 2009-03-23
TW200915388A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
JP2009076902A (ja) 半導体素子の微細パターン形成方法
KR100784062B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100877111B1 (ko) 미세 패턴 형성 방법
US7384874B2 (en) Method of forming hardmask pattern of semiconductor device
KR100675282B1 (ko) 미세 패턴 형성 방법, 및 이를 이용한 트렌치 소자분리막형성 방법
US7651950B2 (en) Method for forming a pattern of a semiconductor device
KR101093241B1 (ko) 반도체 소자의 패턴 형성방법
JP4956370B2 (ja) 半導体素子のパターン形成方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
KR101061316B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2006253626A (ja) フラッシュメモリ素子のフローティングゲート電極形成方法
JP5064687B2 (ja) 半導体素子の製造方法
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
JP2005159264A (ja) パターン形成方法及び半導体装置の製造方法
KR20130049510A (ko) 반도체 소자의 제조 방법
TWI443758B (zh) 形成閘極導體結構的方法
KR20080026832A (ko) 반도체소자의 미세패턴 형성방법
KR101096209B1 (ko) 반도체 소자의 제조 방법
KR100939168B1 (ko) 반도체 소자의 패턴 형성 방법
KR100989481B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20100093880A (ko) 노광마스크 및 이를 이용한 반도체소자의 형성방법
KR20120041989A (ko) 반도체 소자의 제조 방법
KR100674898B1 (ko) 반도체 메모리 소자의 제조방법
KR20100081019A (ko) 반도체 소자의 제조 방법
KR20090057696A (ko) 반도체 소자 및 그의 키 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106