CN102347217B

CN102347217B - 半导体器件精细图案的制作方法

Info

Publication number: CN102347217B
Application number: CN 201010245580
Authority: CN
Inventors: 何其旸; 张翼英
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-07-27
Filing date: 2010-07-27
Publication date: 2013-01-16
Anticipated expiration: 2030-07-27
Also published as: CN102347217A

Abstract

本发明提供了一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线。本发明采用对有机层两侧进行离子注入的方式，形成硬化的侧壁层，然后灰化去除硬化侧壁层之间的未被注入的有机层，该硬化的侧壁层宽度即为精细图案的线宽，硬化侧壁层之间的空隙即为精细图案的间隔。采用本发明的制作方法在确保精细图案准确度的情况下，大大简化了自对准双图案技术。

Description

半导体器件精细图案的制作方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件精细图案的制作方法。

背景技术

目前，对于衬底上由相间排列的线(line)和间隔(space)形成的精细图案，一般采用自对准双图案(SADP，Self-Aligned Double Patterning)技术。

现有采用SADP技术形成精细图案的方法包括以下步骤，下面结合图1a至图1e进行说明。

步骤11、请参阅图1a，在半导体衬底100上沉积刻蚀目标层101。

步骤12、请参阅图1b，在刻蚀目标层101的表面依次沉积牺牲层102、涂布光阻胶层(图中未示)，并曝光显影图案化所述光阻胶层，图案化的光阻胶层宽度用于定义精细图案的间隔；以图案化的光阻胶层为掩膜，刻蚀所述牺牲层102形成图案化的牺牲层102。其中，牺牲层一般为氧化层。

步骤13、请参阅图1c，在图案化的牺牲层102表面以及显露出的刻蚀目标层101表面沉积侧壁层103，并各向异性刻蚀所述侧壁层103，使得经过刻蚀的侧壁层103位于图案化的牺牲层102两侧，其宽度为精细图案的线宽。其中，侧壁层一般为氮化层。参照图1c可知，相邻侧壁层103之间的空隙宽度同样定义了精细图案的间隔。

步骤14、请参阅图1d，湿法去除图案化的牺牲层102。由于牺牲层一般为氧化层，侧壁层一般为氮化层，所以采用氢氟酸去除图案化的牺牲层102，可以确保去除牺牲层102的同时侧壁层不被去除。

步骤15、请参阅图1e，以刻蚀后的侧壁层103为掩膜，对刻蚀目标层进行刻蚀，形成精细图案。从上述描述可以看出，刻蚀后的相邻侧壁层103之间的空隙宽度定义了精细图案的间隔，刻蚀后的侧壁层103的宽度定义了精细图案的线宽。

基于上述说明，现有的SADP技术是比较复杂的，实现起来生产效率较低。而且，侧壁层103经过异向刻蚀之后，需要保持垂直且规则的形状，来定义精细图案的线宽，这一点对于异向刻蚀工艺来说，难以很好地实现。进一步地，侧壁层103沉积在图案化的牺牲层102表面以及显露出的刻蚀目标层101表面，对于更小尺寸的精细图案，显露出的刻蚀目标层101表面宽度很窄，侧壁层103在该位置上沉积的厚度均匀性就会很差，因而很难刻蚀得到理想形状的侧壁层。所以最终以刻蚀后的侧壁层为掩膜，对刻蚀目标层101进行刻蚀时，很难得到理想尺寸的精细图案。

发明内容

有鉴于此，本发明解决的技术问题是：在确保精细图案准确度的情况下，简化SADP技术。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明公开了一种所述精细图案为相间排列的间隔和线，该方法包括：

在半导体衬底上依次沉积刻蚀目标层、有机层和第一硬掩膜层；

在第一硬掩膜层的表面涂布光阻胶层，并图案化所述光阻胶层，图案化的光阻胶层之间的空隙定义精细图案的间隔；

以图案化的光阻胶层为掩膜，依次刻蚀第一硬掩膜层和有机层；

对有机层两侧壁进行离子注入，形成硬化侧壁，所述硬化侧壁的宽度定义精细图案的线宽，相邻硬化侧壁之间的宽度定义精细图案的间隔；

去除第一硬掩膜层后，显露出硬化侧壁和未被离子注入的有机层，灰化去除未被离子注入的有机层；

以硬化侧壁为掩膜，对刻蚀目标层进行刻蚀，形成精细图案。

在刻蚀目标层和有机层之间，该方法进一步包括：沉积第二硬掩膜层的步骤；

所述去除第一硬掩膜层的同时，去除显露出的第二硬掩膜层；

所述灰化去除未被离子注入的有机层之后，显露出第二硬掩膜层，对刻蚀目标层进行刻蚀之前，刻蚀显露出的第二硬掩膜层。

在第一硬掩膜层和光阻胶层之间，该方法进一步包括：涂布抗反射层的步骤；所述抗反射层在刻蚀时开口缩小，所述缩小的抗反射层开口宽度小于图案化的光阻胶层的空隙宽度，其用于定义精细图案的间隔。

所述刻蚀抗反射层的气体包括四氟化碳CF₄和三氟甲烷CHE₃。

所述有机层为光阻胶或者抗反射层；所述离子注入种类为氩Ar离子或磷P离子。

所述有机层为光阻胶，形成硬化侧壁的离子注入角度为7～15度，注入能量为50±10千电子伏；

当离子注入种类为Ar离子时，形成硬化侧壁的宽度为50～60纳米；

当离子注入种类为P离子时，形成硬化侧壁的宽度为60～80纳米。

所述灰化去除未被离子注入的有机层的工艺参数为：反应腔内的压力为10～20毫托；源功率为700～1200瓦；反应腔内通入氧气进行灰化的流量为100～300标准立方厘米/分钟。

所述第一硬掩膜层或者第二硬掩膜层为氧化硅层。

由上述的技术方案可见，本发明为简化SADP技术，采用对有机层两侧进行离子注入的方式，形成硬化的侧壁层，然后灰化去除硬化侧壁层之间的未被注入的有机层。该硬化的侧壁层宽度即为精细图案的线宽，硬化侧壁层之间的空隙即为精细图案的间隔。现有技术为形成侧壁层，需要首先沉积、刻蚀形成牺牲层，然后经过侧壁层沉积和侧壁层异向刻蚀的步骤，不但工艺过程复杂，而且去除牺牲层的方法为湿法去除，需要将用于形成精细图案的晶片从反应腔(chamber)内取出来，置入酸槽内进行操作，这个过程很可能使晶片受到污染。而本发明去除未被注入的有机层，仍然在反应腔内执行即可，不需要从中取出来，所以与现有方法相比，大大提高了生产效率，也避免了从反应腔内取出而被污染的可能。而且经过本发明的方法，由于能够准确控制离子注入有机层的角度和能量，所以可以准确形成规则的侧壁层形状，从而更加准确定义精细图案的间隔和线宽。

附图说明

图1a至图1e为现有采用SADP技术形成精细图案的剖面示意图；

图2为本发明采用简化的SADP技术制作精细图案的方法流程示意图；

图2a至图2e为本发明具体实施例采用简化的SADP技术制作精细图案的剖面示意图；

图3a至图3g为本发明优选实施例采用简化的SADP技术制作精细图案的剖面示意图。

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明采用简化的SADP技术制作精细图案的方法流程示意图如图2所示，其包括以下步骤，下面结合图2a至图2e进行说明。

步骤21、请参阅图2a，在半导体衬底200上沉积刻蚀目标层201。

步骤22、请参阅图2b，在刻蚀目标层201的表面依次沉积有机层202、第一硬掩膜层203、涂布光阻胶层(图中未示)，并曝光显影图案化所述光阻胶层，图案化的光阻胶层之间的空隙用于定义精细图案的间隔；以图案化的光阻胶层为掩膜，依次刻蚀第一硬掩膜层203、有机层202。其中，有机层202可以为光阻胶，也可以为有机抗反射层。第一硬掩膜层203可以是氧化硅层。

步骤23、请参阅图2c，对有机层202两侧壁进行离子注入，形成硬化侧壁。具体地，对有机层202的侧壁进行离子注入，通过控制离子注入的能量和角度，确保离子注入于刻蚀后的有机层202两侧。经过离子注入的有机层被硬化，称为硬化侧壁204，用于定义精细图案的线宽，相邻硬化侧壁之间的空隙宽度同样定义了精细图案的间隔，该间隔与步骤22中图案化的光阻胶层之间的空隙所定义的精细图案的间隔相同。第一硬掩膜层203作为离子注入的阻挡层，防止离子注入到有机层202的上表面。

具体的，所述离子注入工艺中，离子的轰击方向与有机层侧壁的夹角可以为7～15度，注入的离子种类可以为氩(Ar)离子或磷(P)离子。本实施例中，所述有机层为光阻胶，因此在受到上述离子的轰击后，受到轰击的一侧表面，将形成较硬的炭化层，所述炭化层即作为硬化侧壁204。所采用的离子种类以及注入角度将影响所述硬化侧壁204的宽度。例如注入夹角均为7～15度，注入离子能量均为50±10千电子伏(Kev)，当采用Ar离子时，所形成的硬化侧壁204宽度约为50～60纳米(nm)；而当采用P离子时，所形成的硬化侧壁204宽度约为60～80nm。通常上述离子注入的夹角越大，所形成的硬化侧壁204越宽，反之则越薄。其中，炭化层的形成原理主要在于：有机层例如光阻胶，包含6个碳原子的原子环，经离子注入后，碳环被破坏，形成由两个碳原子构成的碳-碳键，该结构比较耐灰化，也就是说在经过后续的灰化步骤时，硬化侧壁204不会被去除，留作精细图案的线宽。

步骤24、请参阅图2d，去除第一硬掩膜层203后，显露出硬化侧壁204和未被离子注入的有机层202’，采用灰化的方法去除未被离子注入的有机层202’。灰化参数为：反应腔内的压力为10～20毫托(mt)，源功率为700～1200瓦，通入氧气进行灰化的流量为100～300标准立方厘米/分钟(sccm)。

步骤25、请参阅图2e，以硬化侧壁204为掩膜，对刻蚀目标层201进行刻蚀，形成精细图案。从上述描述可以看出，硬化侧壁204之间的空隙宽度定义了精细图案的间隔，硬化侧壁204的宽度定义了精细图案的线宽。

现有技术为形成侧壁层，需要首先沉积、刻蚀形成牺牲层，然后经过侧壁层沉积和侧壁层异向刻蚀的步骤，而本发明形成侧壁层的方法只需要对有机层进行离子注入，而使注入离子部分的有机层硬化，该硬化的有机层就构成侧壁层；现有去除牺牲层的方法为湿法去除，需要将用于形成精细图案的晶片从反应腔内取出来，置入酸槽内进行操作，而本发明去除未被注入的有机层，仍然在反应腔内执行即可，不需要从中取出来，所以与现有方法相比，大大提高了生产效率，也避免了从反应腔内取出而被污染的可能。

而且，通过控制离子注入的能量和角度，可以准确形成规则的侧壁层形状，从而更加准确定义精细图案的间隔和线宽。

需要说明的是，如果刻蚀目标层例如是多晶硅栅极，则离子一旦打到多晶硅栅极上则会严重影响形成的半导体器件的性能，所以为防止这种情况的发生，需要在刻蚀终止层的表面沉积硬掩膜层，该硬掩膜层能够将注入的离子阻挡住，避免打到多晶硅栅极上。也就是说是否在刻蚀目标层和有机层之间沉积硬掩膜层，可以根据刻蚀目标层而异，如果刻蚀目标层即使被注入离子也不会对器件性能产生影响，就不需要沉积硬掩膜层作为阻挡层，也使流程得到简化。其中，硬掩膜层可以是氧化硅层。

随着半导体器件尺寸的不断缩小，光刻特征尺寸逐渐接近甚至超过了光学光刻的物理极限，即利用现有光刻设备无法曝光显影得到尺寸更小的精细图案，或者说，实现起来比较困难，难于得到理想的尺寸。所以，为增加制作精细图案的工艺窗口(process window)，本实施例在涂布光阻胶层之前，加入了涂布抗反射层的步骤，该抗反射层在刻蚀时能够产生聚合物(polymer)，覆盖刻蚀位置的侧壁，从而缩小抗反射层开口的宽度，也就是说，图案化的光阻胶层的开口宽度，定义了精细图案的初始间隔宽度，而缩小的抗反射层开口宽度能够定义一个更小的间隔宽度，由于该间隔宽度是通过在刻蚀抗反射层的过程中实现的，与光刻设备无关，所以对于尺寸更小的精细图案，也能够实现。

本发明优选实施例采用简化的SADP技术制作精细图案的方法包括以下步骤，结合图3a至图3g进行说明。

步骤31、请参阅图3a，在半导体衬底200上沉积刻蚀目标层201。

步骤32、请参阅图3b，在刻蚀目标层201的表面依次沉积第二硬掩膜层301、有机层202、第一硬掩膜层203、涂布抗反射层302以及光阻胶层303，并曝光显影图案化所述光阻胶层，图案化的光阻胶层之间的空隙用于定义精细图案的初始间隔。该初始间隔可以是光刻设备的最小尺寸，涂布抗反射层303的采用，可以将所述初始间隔进一步缩小。其中，有机层202可以为光阻胶，也可以为有机抗反射层。第一硬掩膜层203和第二硬掩膜层301可以是氧化硅层，用于离子注入时的阻挡层。

步骤33、请参阅图3c，以图案化的光阻胶层为掩膜，刻蚀抗反射层302。该步骤中采用气体四氟化碳(CF₄)和三氟甲烷(CHF₃)相结合刻蚀抗反射层302，CHF₃产生的聚合物，在刻蚀过程中逐渐覆盖刻蚀位置的侧壁，从而使侧壁倾斜，缩小抗反射层302开口的宽度，CHF₃的比例越大，产生的聚合物越多，所形成的抗反射层302的开口也就越小。由于抗反射层302的开口宽度决定了精细图案的间隔宽度，所以调整CF₄和CHF₃的比例，对抗反射层302进行刻蚀，可以形成不同的开口宽度。显然，刻蚀气体并不限于CF₄和CHF₃，只要能够在刻蚀抗反射层302的过程中产生聚合物，缩小抗反射层302开口的宽度即可。

步骤34、请参阅图3d，以刻蚀后的抗反射层302为掩膜，依次刻蚀第一硬掩膜层203、有机层202。第一硬掩膜层203和有机层202的开口宽度与抗反射层302的开口宽度相同，也就是说刻蚀过程中不会产生很重的Polymer，改变开口的宽度。

步骤35、请参阅图3e，对有机层202的两侧壁进行离子注入，通过控制离子注入的能量和角度，确保离子注入于刻蚀后的有机层202两侧。经过离子注入的有机层被硬化，称为硬化侧壁204，用于定义精细图案的线宽，相邻硬化侧壁之间的空隙宽度同样定义了精细图案的间隔，该间隔与步骤33中抗反射层的开口宽度所定义的精细图案的间隔相同。第一硬掩膜层203作为离子注入的阻挡层，防止离子注入到有机层202的上表面。

具体地，所述离子注入工艺中，离子的轰击方向与有机层侧壁的夹角可以为7～15度，注入的离子种类可以为氩(Ar)离子或磷(P)离子。本实施例中，所述有机层为光阻胶，因此在受到上述离子的轰击后，受到轰击的一侧表面，将形成较硬的炭化层，所述炭化层即作为硬化侧壁204。所采用的离子种类以及注入角度将影响所述硬化侧壁204的宽度。例如注入夹角均为7～15度，注入离子能量均为50±10千电子伏(Kev)，当采用Ar离子时，所形成的硬化侧壁204宽度约为50～60纳米(nm)；而当采用P离子时，所形成的硬化侧壁204宽度约为60～80nm。通常上述离子注入的夹角越大，所形成的硬化侧壁204越宽，反之则越薄。其中，炭化层的形成原理主要在于：有机层例如光阻胶，包含6个碳原子的原子环，经离子注入后，碳环被破坏，形成由两个碳原子构成的碳-碳键，该结构比较耐灰化，也就是说在经过后续的灰化步骤时，硬化侧壁204不会被去除，留作精细图案的线宽。

步骤36、请参阅图3f，去除第一硬掩膜层203和显露出的第二硬掩膜层301后，接着会显露出硬化侧壁204和未被离子注入的有机层202’，采用氧气灰化的方法去除未被离子注入的有机层202’。然后刻蚀硬化侧壁204之间显露出的第二硬掩膜层301。灰化参数为：反应腔内的压力为10～20毫托(mt)，源功率为700～1200瓦，通入氧气进行灰化的流量为100～300标准立方厘米/分钟(sccm)。

步骤37、请参阅图3g，以硬化侧壁204为掩膜，对刻蚀目标层进行刻蚀，形成精细图案。从上述描述可以看出，硬化侧壁204之间的空隙宽度定义了精细图案的间隔，硬化侧壁204的宽度定义了精细图案的线宽。

对于刻蚀目标层的材质不作限定，可以包括多晶硅栅极以及位于其下的栅氧化层；也可以是其它用于形成光栅的材料。

综上所述，本发明的形成精细图案的方法，操作起来简单易实现，而且能够确保精细图案的尺寸准确度。进一步地，本发明加入了抗反射层，大大增加了制作精细图案的工艺窗口，对于更小尺寸的精细图案也能够准确实现。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims

1.一种半导体器件精细图案的制作方法，所述精细图案为相间排列的间隔和线，该方法包括：

对有机层两侧壁进行离子注入，形成硬化侧壁，所述硬化侧壁的宽度定义精细图案的线宽，相邻硬化侧壁之间的宽度定义精细图案的间隔，该间隔与图案化的光阻胶层之间的空隙定义的精细图案的间隔相同；

2.如权利要求1所述的方法，其特征在于，在刻蚀目标层和有机层之间，该方法进一步包括：沉积第二硬掩膜层的步骤；

3.如权利要求1或2所述的方法，其特征在于，在第一硬掩膜层和光阻胶层之间，该方法进一步包括：涂布抗反射层的步骤；

则图案化的光阻胶层之间的空隙定义精细图案的初始间隔；

以图案化的光阻胶层为掩膜，依次刻蚀抗反射层、第一硬掩膜层和有机层；所述抗反射层在刻蚀时开口缩小，所述缩小的抗反射层开口宽度小于图案化的光阻胶层的空隙宽度，其用于定义精细图案的间隔；

对有机层两侧壁进行离子注入，形成硬化侧壁，所述硬化侧壁的宽度定义精细图案的线宽，相邻硬化侧壁之间的宽度定义精细图案的间隔，该间隔与缩小的抗反射层开口宽度定义的精细图案的间隔相同。

4.如权利要求3所述的方法，其特征在于，刻蚀抗反射层的气体包括四氟化碳CF₄和三氟甲烷CHF₃。

5.如权利要求1所述的方法，其特征在于，所述有机层为光阻胶或者抗反射层；所述离子注入种类为氩Ar离子或磷P离子。

6.如权利要求5所述的方法，其特征在于，所述有机层为光阻胶，形成硬化侧壁的离子注入角度为7～15度，注入能量为50±10千电子伏；

7.如权利要求6所述的方法，其特征在于，所述灰化去除未被离子注入的有机层的工艺参数为：反应腔内的压力为10～20毫托；源功率为700～1200瓦；反应腔内通入氧气进行灰化的流量为100～300标准立方厘米/分钟。

8.如权利要求2所述的方法，其特征在于，所述第一硬掩膜层或者第二硬掩膜层为氧化硅层。