CN102034704A - 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 - Google Patents
提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 Download PDFInfo
- Publication number
- CN102034704A CN102034704A CN2009101964287A CN200910196428A CN102034704A CN 102034704 A CN102034704 A CN 102034704A CN 2009101964287 A CN2009101964287 A CN 2009101964287A CN 200910196428 A CN200910196428 A CN 200910196428A CN 102034704 A CN102034704 A CN 102034704A
- Authority
- CN
- China
- Prior art keywords
- etching
- hard mask
- silicon nitride
- oxide layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法，刻蚀硬掩膜氧化层在刻蚀反应腔内进行，刻蚀硬掩膜氧化层时向刻蚀反应腔内通入含氟类刻蚀气体和氧气的比例为0.25～2，刻蚀反应腔内的源功率为0～100瓦。采用该方法能够大大提高硬掩膜氧化层和氮化硅层的刻蚀选择比。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法。
背景技术
目前，在制造半导体器件时，可使用氮化硅在晶体管沟道中引发应力，从而调节沟道中载流子迁移率。互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)结构包括NMOS结构和PMOS结构，对于CMOS结构来说，需要在NMOS结构上沉积具有张应力(tensile stress)的氮化硅层，在PMOS结构上沉积具有压应力(compressive stress)的氮化硅层，以确保NMOS结构和PMOS结构的沟道中载流子具有相同的迁移率。
现有技术中CMOS结构的制作方法，结合其具体剖面结构示意图，图1a至图1e进行说明。
请参阅图1a，提供一半导体衬底100，在该半导体衬底100上形成半导体器件的有源区和隔离区。通过在半导体衬底100中注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作浅沟槽隔离区(STI)12。其中，N阱结构用以制作PMOS结构，注入杂质离子为磷或砷；P阱结构用以制作NMOS结构，注入杂质离子为硼或铟。
在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，然后对多晶硅层102进行刻蚀，形成多晶硅栅极。其中位于STl12上的多晶硅栅极直接与STI12接触。
接下来在栅极两侧形成侧壁层103，具体为：可以通过化学气相沉积(CVD)方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成侧壁层103，厚度约为几十纳米。
以栅极和侧壁层103为屏蔽，进行有源区注入步骤，以形成源极和漏极104。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。
实施硅化物工艺(silicide process)，就是沉积镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，由于这些金属可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)等反应，所以该工艺只会在露出的多晶硅栅极表面或者半导体衬底100表面，硅与沉积的金属反应形成硅化物层105。
请参阅图1b，在上述结构的表面沉积具有tensile stress的氮化硅层106，接着在具有tensile stress的氮化硅层106的表面沉积硬掩膜氧化层(Hard Mask Oxide，HMO)107，然后在HMO107的表面涂布光阻胶层108，并曝光显影图案化该光阻胶层108，使得图案化的光阻胶层108的开口显露出图左侧的PMOS结构，同时覆盖右侧的NMOS结构。即图案化的光阻胶层108的开口显露出图左侧的硬掩膜氧化层，但覆盖右侧的硬掩膜氧化层。
请参阅图1c，以图案化的光阻胶层108为掩膜，对显露出的HMO107进行刻蚀。由于HMO107与具有tensile stress的氮化硅层106在刻蚀时具有很高的选择比，所以刻蚀在具有tensile stress的氮化硅层106终止。接着采用光阻胶灰化(ashing)的方法，将光阻胶干法刻蚀去除。这时，右侧的HMO107由于之前被图案化的光阻胶层108覆盖，所以仍然保留，以右侧的HMO107为硬掩膜，对左侧的具有tensile stress的氮化硅层106进行去除。
其中，硬掩膜氧化层的材料为氧化硅层，采用化学气相沉积的方法形成，例如采用正硅酸乙酯-臭氧方法进行等离子增强方式(Plasma Enhanced TEOS，PETEOS)的沉积，或者等离子增强型化学气相沉积(PECVD)，或者深高宽比的亚大气压制程化学气相沉积(HARP-CVD)等。HMO107的主要作用在于作为刻蚀具有tensile stress的氮化硅层106的硬掩膜，否则如果将HMO107和具有tensile stress的氮化硅层106都刻蚀完成之后，再去除光阻胶层108，这时下层的硅化物层105在氮化硅层106剥离之后就显露出来，而灰化去除光阻胶层108的时候是需要氧气进行去除的，氧气与硅化物层105一旦接触，就会将硅化物层105氧化，这是制程中所不允许的。所以在将HMO107去除之后，需要先将光阻胶层108去除，再去除具有tensile stress的氮化硅层106。
请参阅图1d，在右侧HMO107的表面以及左侧结构的表面沉积具有compressive stress的氮化硅层109，接着在所述具有compressive stress的氮化硅层109表面涂布第二光阻胶层110，并曝光显影图案化该第二光阻胶层110，使得图案化的第二光阻胶层110的开口显露出图右侧的具有compressive stress的氮化硅层109，同时覆盖左侧的具有compressive stress的氮化硅层109。
请参阅图1e，以图案化的第二光阻胶层110为掩膜，对显露出的右侧具有compressive stress的氮化硅层109进行刻蚀，以下层的HMO 107作为蚀刻的停止层。然后去除第二光阻胶层110。
至此，左侧为PMOS的结构，右侧为NMOS的结构已经形成。
需要注意的是，对于飞速发展的亚微米级的半导体器件，栅极与栅极之间的间距是很窄的，大都小于10纳米，该处的高宽比(aspect ratio)大约为7∶1，即如图1b所示的栅极与栅极之间的位置高宽比为7∶1，所以在前面步骤：在栅极与栅极之间的区域沉积HMO107时，HMO107往往在栅极与栅极之间的区域堆积的比其他位置上的HMO107要厚很多，并不像示意图中显示的那么理想。所以在如图1c所示的图中，以图案化的光阻胶层108为掩膜，对显露出的HMO107进行刻蚀时，首先要确保HMO107与其下的具有tensile stress的氮化硅层106具有极高的刻蚀选择比，不仅将其他位置上的硬掩膜氧化层去除，而且将栅极与栅极之间的区域上较厚的硬掩膜氧化层全部去除，否则，如果栅极与栅极之间的区域还残留有硬掩膜氧化层，则该硬掩膜氧化层下面的具有tensile stress的氮化硅层106无法在后续制程中去除，严重影响制程的进行。
而且，如果不能确保HMO107与其下的具有tensile stress的氮化硅层106具有极高的刻蚀选择比，以图案化的光阻胶层108为掩膜，对显露出的HMO107进行刻蚀时，位于多晶硅栅极尖角位置上的硬掩膜氧化层刻蚀比其他位置的要快，尖角位置如图1b中的虚线圈所示，为保证将栅极与栅极之间区域上较厚的HMO107全部去除时，很容易刻蚀其下的具有tensile stress的氮化硅层106，严重时就会刻蚀到多晶硅栅极，使得半导体器件受到损伤。
发明内容
有鉴于此，本发明解决的技术问题是：提高硬掩膜氧化层和氮化硅层的刻蚀选择比。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法，刻蚀硬掩膜氧化层在刻蚀反应腔内进行，刻蚀硬掩膜氧化层时向刻蚀反应腔内通入含氟类刻蚀气体和氧气的比例为0.25～2，刻蚀反应腔内的源功率为0～100瓦。
所述含氟类刻蚀气体中碳元素和氟元素的比例不小于0.5。
所述含氟类刻蚀气体为六氟化四碳C4F6、八氟化五碳C5F8或者八氟化四碳C4F8。
所述C4F6的流量为0～100标准立方厘米每分钟sccm。
刻蚀硬掩膜氧化层时，在刻蚀反应腔内还通入氩气，所述氩气流量为10～50sccm。
刻蚀硬掩膜氧化层时，刻蚀反应腔内的压力10～40毫托mT。
刻蚀硬掩膜氧化层时，刻蚀反应腔内的偏置功率为500～1500瓦。
所述方法在制作CMOS结构中采用。
由上述的技术方案可见，本发明通过优化刻蚀硬掩膜氧化层时的工艺参数，包括源功率和偏置功率的设置、通入刻蚀气体的种类及流量的控制，得到非常高的硬掩膜氧化层和氮化硅层的刻蚀选择比，使得在刻蚀硬掩膜氧化层的同时，基本上不对氮化硅层进行刻蚀。
附图说明
图1a至图1e为现有技术中形成CMOS结构的具体制作过程的结构示意图。
图2a和2b为本发明刻蚀硬掩膜氧化层时，硬掩膜氧化层和氮化硅层的刻蚀速率分别在晶圆上的示意图。
图3为形成CMOS结构的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示结构的示意图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。
本发明的核心思想是：通过优化刻蚀硬掩膜氧化层时的工艺参数，包括源功率和偏置功率的设置、通入刻蚀气体的种类及流量的控制，得到非常高的硬掩膜氧化层和氮化硅层的刻蚀选择比，使得在刻蚀硬掩膜氧化层的同时，基本上不对氮化硅层进行刻蚀。
形成CMOS结构的流程示意图如图3所示，具体结构示意图仍然如图1a至图1e所示。
步骤31、在半导体衬底上定义PMOS结构和NMOS结构的位置，并形成凸起结构，所述凸起结构包括隔离区和有源区。
请参阅图1a，提供一半导体衬底100，在该半导体衬底100上形成半导体器件的有源区和隔离区。通过在半导体衬底100中注入杂质离子形成阱结构11，来定义有源区；在阱结构11之间制作STl12。其中，N阱结构用以制作PMOS结构，注入杂质离子为磷或砷；P阱结构用以制作NMOS结构，注入杂质离子为硼或铟。
在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，然后对多晶硅层102进行刻蚀，形成多晶硅栅极。其中位于STl12上的多晶硅栅极直接与STl12接触。(STI12的上方也可以不形成栅极)
接下来在栅极两侧形成侧壁层103，具体为：可以通过化学气相沉积方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成侧壁层103，厚度约为几十纳米。
以栅极和侧壁层103为屏蔽，进行有源区注入步骤，以形成源极和漏极104。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。
实施硅化物工艺，就是沉积镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，由于这些金属可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)等反应，所以该工艺只会在露出的多晶硅栅极表面或者半导体衬底100表面，硅与沉积的金属反应形成硅化物层105。
将在半导体衬底100上形成的上述结构称为凸起结构。
步骤32、在所述凸起结构的表面依次沉积具有tensile stress的氮化硅层106和HMO107。
请参阅图1b，在上述结构的表面沉积具有tensile stress的氮化硅层106，接着在具有tensile stress的氮化硅层106的表面沉积HMO107，然后在HMO107的表面涂布光阻胶层108，并曝光显影图案化该光阻胶层108，使得图案化的光阻胶层108的开口显露出图左侧的PMOS结构，同时覆盖右侧均NMOS结构。也就是说图案化的光阻胶层108的开口显露出图左侧的硬掩膜氧化层，但覆盖右侧的硬掩膜氧化层。
步骤33、以图案化的光阻胶层108为掩膜，对显露出PMOS结构上的HMO107进行刻蚀，并去除该图案化的光阻胶层108。
请参阅图1c，以图案化的光阻胶层108为掩膜，对显露出的HMO107进行刻蚀。由于HMO107与具有tensile stress的氮化硅层106在刻蚀时具有很高的选择比，所以刻蚀在具有tensile stress的氮化硅层106终止。接着采用光阻胶氧气灰化(ashing)的方法，将光阻胶干法刻蚀去除。这时，右侧的HMO107由于之前有图案化的光阻胶层108的覆盖，所以仍然保留，以右侧的HMO107为硬掩膜，对左侧的具有tensiIe stress的氮化硅层106进行去除。
其中，硬掩膜氧化层的材料为氧化硅层，采用化学气相沉积的方法形成，例如采用PETEOS方式的沉积，或者PECVD方式的沉积，或者深高宽比的亚大气压制程化学气相沉积等。硬掩膜氧化层107的主要作用在于：作为刻蚀具有tensile stress的氮化硅层106的硬掩膜，否则如果将HMO107和具有tensile stress的氮化硅层106都刻蚀完成之后，再去除光阻胶层108，这时下层的硅化物层105在氮化硅层106剥离之后就显露出来，而灰化去除光阻胶层108的时候是需要氧气进行去除的，氧气与硅化物层105一旦接触，就会将硅化物层105氧化，这是制程中所不允许的。所以在将HMO107去除之后，需要先将光阻胶层108去除，再去除具有tensile stress的氮化硅层106。
本发明在对硬掩膜氧化层进行刻蚀时，采用了较低的源功率(source power)和较高的偏置功率(bias power)。偏置功率较高，用于控制等离子体刻蚀的方向性，在500～1500瓦，优选为600瓦、700瓦或1000瓦。为了凸现偏置功率的控制等离子体刻蚀的方向性的作用，本发明中采用了较低的源功率，源功率用于提供等离子体的密度，且等向刻蚀性较好，刻蚀反应腔内的源功率在0～100瓦，优选为0瓦、10瓦或50瓦。
在对硬掩膜氧化层进行刻蚀时，向刻蚀反应腔通入的刻蚀气体为含氟类气体，如六氟化四碳(C4F6)、八氟化五碳(C5F8)或者八氟化四碳(C4F8)等等，总之，该类气体中碳元素和氟元素的比例控制在大于等于0.5为最佳，这样氟元素的比例相对较低，能够实现在刻蚀硬掩膜氧化层的同时，基本上不对氮化硅层进行刻蚀。本发明的具体实施例中采用C4F6作为刻蚀气体，流量控制在0～100标准立方厘米每分钟(sccm)，优选为10sccm、20sccm或40sccm。
在刻蚀反应腔内还通入氧气和氩气(Ar)，氧气流量控制在10～50sccm，优选为15sccm、20sccm或30sccm，能够提高刻蚀反应速率，还可以控制消除刻蚀过程中产生的聚合物。需要注意的是，含氟类刻蚀气体与氧气的比例最好控制在0.25～2之间，而且该比例值越小越好，优选为0.5、0.8或1。将C4F6和氧气以该比例进行搭配，达到了较好的刻蚀效果。
其中，Ar主要用于物理刻蚀，Ar等离子体会在晶片表面产生离子轰击，能够物理地从晶片表面移除材料并能够破坏晶圆片表面原子之间的化学键，从而显著地提高刻蚀反应速率。Ar流量控制在800～2000sccm之间，优选为900sccm、1000sccm或1200sccm。
刻蚀在低压下进行，这样在等离子体进行碰撞时，可以保证有较高的能量，刻蚀反应腔内的压力为10～40毫托(mT)，优选为15mT、20mT或35mT。
需要说明的是，本发明最为关键的是：将刻蚀硬掩膜氧化层时，采用了较低的0～100瓦的源功率，而且向刻蚀反应腔内通入含氟类刻蚀气体和氧气的比例控制在0.25～2，就可以实现本发明硬掩膜氧化层和氮化硅层具有非常高的刻蚀选择比，从而实现本发明的目的。现有技术中源功率都比较高，一般大于500瓦，而且含氟类刻蚀气体和氧气的比例大都大于5，使得刻蚀硬掩膜氧化层时，硬掩膜氧化层和氮化硅层的刻蚀选择比只能达到8。
通过对上述刻蚀硬掩膜氧化层时工艺参数的设置，使得硬掩膜氧化层和氮化硅层的刻蚀选择比非常高，可以达到约50∶1，图2a和图2b分别为晶圆上各个位置上硬掩膜氧化层的刻蚀速率和氮化硅层的刻蚀速率的示意图，从图2a和图2b中可以看出，在晶圆的相同位置，与硬掩膜氧化层的刻蚀速率相比，氮化硅层的刻蚀速率相当低，两个图中刻蚀速率的单位都是埃/秒。这样在刻蚀硬掩膜氧化层时，即使位于多晶硅栅极尖角位置上的硬掩膜氧化层刻蚀比其他位置的要快，由于刻蚀完硬掩膜氧化层也不会对其下的氮化硅层进行刻蚀，所以不会对半导体器件造成损伤；而且，也能够将栅极与栅极之间的区域上较厚的硬掩膜氧化层全部去除，而不损伤到其他位置，从而实现本发明的目的。
步骤34、在所述PMOS的凸起结构和剩余的HMO107表面沉积具有compressive stress的氮化硅层109。
接着，请参阅图1d，在右侧HMO107的表面以及左侧结构的表面沉积具有compressive stress的氮化硅层109，接着在所述具有compressive stress的氮化硅层109表面涂布第二光阻胶层110，并曝光显影图案化该第二光阻胶层110，使得图案化的第二光阻胶层110的开口显露出图右侧的具有compressive stress的氮化硅层109，同时覆盖左侧的具有compressive stress的氮化硅层109。
步骤35、以图案化的第二光阻胶层为掩膜，对显露出NMOS结构上的具有compressive stress的氮化硅层109进行刻蚀，并去除图案化的第二光阻胶层。
请参阅图1e，以图案化的第二光阻胶层110为掩膜，对显露出的右侧具有compressive stress的氮化硅层109进行刻蚀，至显露出其下层的HMO107。然后去除第二光阻胶层110。
至此，左侧为PMOS的结构，右侧为NMOS的结构已经形成。
在本发明具体实施例中硬掩膜氧化层下面是具有tensile stress的氮化硅层，刻蚀硬掩膜氧化层时采用本发明的刻蚀工艺参数可以得到硬掩膜氧化层和具有tensile stress的氮化硅层具有非常高的刻蚀选择比。需要说明的是，本发明的技术方案不但适用于硬掩膜氧化层和其下具有tensile stress的氮化硅层，而且适用于以氧化硅层作为刻蚀氮化硅层的硬掩膜层。也就是说本发明不但适用于CMOS结构的制作过程，而且适用于其他任意涉及到需要在刻蚀硬掩膜氧化层时，尽量保持不刻蚀氮化硅层的制程。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法，刻蚀硬掩膜氧化层在刻蚀反应腔内进行，
其特征在于，刻蚀硬掩膜氧化层时向刻蚀反应腔内通入含氟类刻蚀气体和氧气的比例为0.25～2，刻蚀反应腔内的源功率为0～100瓦。
2.如权利要求1所述的方法，其特征在于，所述含氟类刻蚀气体中碳元素和氟元素的比例不小于0.5。
3.如权利要求2所述的方法，其特征在于，所述含氟类刻蚀气体为六氟化四碳C4F6、八氟化五碳C5F8或者八氟化四碳C4F8。
4.如权利要求3所述的方法，其特征在于，所述C4F6的流量为0～100标准立方厘米每分钟sccm。
5.如权利要求1所述的方法，其特征在于，刻蚀硬掩膜氧化层时，在刻蚀反应腔内还通入氩气，所述氩气流量为10～50sccm。
6.如权利要求1所述的方法，其特征在于，刻蚀硬掩膜氧化层时，刻蚀反应腔内的压力10～40毫托mT。
7.如权利要求1所述的方法，其特征在于，刻蚀硬掩膜氧化层时，刻蚀反应腔内的偏置功率为500～1500瓦。
8.如权利要求1所述的方法，其特征在于，所述方法在制作CMOS结构中采用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101964287A CN102034704B (zh) | 2009-09-25 | 2009-09-25 | 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101964287A CN102034704B (zh) | 2009-09-25 | 2009-09-25 | 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102034704A true CN102034704A (zh) | 2011-04-27 |
| CN102034704B CN102034704B (zh) | 2012-07-25 |
Family
ID=43887417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101964287A Active CN102034704B (zh) | 2009-09-25 | 2009-09-25 | 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102034704B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241103A (zh) * | 2013-06-14 | 2014-12-24 | 无锡华润上华科技有限公司 | 一种wsi复合栅的制造方法 |
| CN104681597A (zh) * | 2013-11-28 | 2015-06-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106206444A (zh) * | 2015-05-05 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN111081547A (zh) * | 2018-10-22 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111696863A (zh) * | 2019-03-15 | 2020-09-22 | 北京北方华创微电子装备有限公司 | 硅介质材料刻蚀方法 |
-
2009
- 2009-09-25 CN CN2009101964287A patent/CN102034704B/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104241103A (zh) * | 2013-06-14 | 2014-12-24 | 无锡华润上华科技有限公司 | 一种wsi复合栅的制造方法 |
| CN104681597A (zh) * | 2013-11-28 | 2015-06-03 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN106206444A (zh) * | 2015-05-05 | 2016-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106206444B (zh) * | 2015-05-05 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN111081547A (zh) * | 2018-10-22 | 2020-04-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111081547B (zh) * | 2018-10-22 | 2023-07-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN111696863A (zh) * | 2019-03-15 | 2020-09-22 | 北京北方华创微电子装备有限公司 | 硅介质材料刻蚀方法 |
| CN111696863B (zh) * | 2019-03-15 | 2024-04-12 | 北京北方华创微电子装备有限公司 | 硅介质材料刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102034704B (zh) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10468251B2 (en) | Method for forming spacers using silicon nitride film for spacer-defined multiple patterning | |
| EP2378543B1 (en) | Method of forming semiconductor patterns | |
| JP6950096B2 (ja) | 半導体装置の製造方法及びプラズマ処理装置 | |
| CN100555577C (zh) | 半导体器件的制造方法 | |
| US7105431B2 (en) | Masking methods | |
| US20170243734A1 (en) | Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches | |
| CN102034704B (zh) | 提高刻蚀硬掩膜氧化层和氮化硅层刻蚀选择比的方法 | |
| US9780000B2 (en) | Method for forming spacers for a transitor gate | |
| KR100706784B1 (ko) | 반도체 장치 및 그 제조 방법. | |
| US6271144B1 (en) | Process for etching a polycrystalline Si(1-x)Ge(x) layer or a stack of polycrystalline Si(1-x)Ge(x) layer and of a polycrystalline Si layer, and its application to microelectronics | |
| CN102446724A (zh) | 一种制作栅极的方法 | |
| CN109326518B (zh) | 一种形成具有高深宽比图形的结构的方法 | |
| CN101989576A (zh) | 半导体器件的制作方法 | |
| CN102054769B (zh) | 互补型金属氧化物半导体结构的形成方法 | |
| US20110309452A1 (en) | Methods of manufacturing semiconductor devices | |
| CN102054778B (zh) | 互补金属氧化物半导体结构的制作方法 | |
| CN102097380B (zh) | 互补型金属氧化物半导体结构的形成方法 | |
| KR101062835B1 (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR100838377B1 (ko) | 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| US20230360925A1 (en) | Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers | |
| CN116053308B (zh) | 半导体结构制备方法及半导体结构 | |
| US20080150028A1 (en) | Zero interface polysilicon to polysilicon gate for semiconductor device | |
| KR100792410B1 (ko) | 듀얼폴리 리세스게이트의 제조 방법 | |
| KR100772262B1 (ko) | 반도체 소자의 살리사이드 방지막 제조 방법 | |
| US20120289017A1 (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20190415 Address after: 518118 No. 18 Gaoxin Road, Longtian Street Export Processing Zone, Pingshan District, Shenzhen City, Guangdong Province Patentee after: Zhongxin International Integrated Circuit Manufacturing (Shenzhen) Co., Ltd. Address before: No. 18 Zhangjiang Road, Pudong New Area, Shanghai Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| TR01 | Transfer of patent right |