CN110010447B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN110010447B CN110010447B CN201810010759.6A CN201810010759A CN110010447B CN 110010447 B CN110010447 B CN 110010447B CN 201810010759 A CN201810010759 A CN 201810010759A CN 110010447 B CN110010447 B CN 110010447B
- Authority
- CN
- China
- Prior art keywords
- layer
- side wall
- etched
- sacrificial
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 86
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 143
- 230000008569 process Effects 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000000737 periodic effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 290
- 125000006850 spacer group Chemical group 0.000 description 15
- 239000007789 gas Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- CKUAXEQHGKSLHN-UHFFFAOYSA-N [C].[N] Chemical compound [C].[N] CKUAXEQHGKSLHN-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 229920002313 fluoropolymer Polymers 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
一种半导体器件及其形成方法，其中方法包括：提供待刻蚀层，待刻蚀层表面具有若干相互分立的牺牲层；在牺牲层表面和待刻蚀层表面形成第一侧墙材料层；回刻蚀第一侧墙材料层直至暴露出牺牲层顶部表面和待刻蚀层表面，在牺牲层侧壁形成第一侧墙，相邻第一侧墙之间暴露出的待刻蚀层表面具有凹陷；采用原子层沉积工艺在第一侧墙侧壁、第一侧墙和牺牲层的顶部表面、以及所述凹陷中形成第二侧墙材料层；去除第一侧墙和牺牲层顶部表面的第二侧墙材料层，使第一侧墙侧壁的第二侧墙材料层形成第二侧墙，且使凹陷中的第二侧墙材料层形成补偿层；之后去除牺牲层。所述方法使半导体器件的性能提高。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在半导体衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。
自对准型双重构图(SADP)技术是一种重要的双重构图技术，进行自对准型双重构图的步骤包括：提供待刻蚀材料层；在待刻蚀材料层上形成牺牲材料层；通过光刻工艺对牺牲材料层进行构图，形成牺牲层；然后在牺牲层和待刻蚀材料层上沉积间隙侧壁材料层；刻蚀间隙侧壁材料层，至少露出牺牲材料层的顶部表面，从而在牺牲材料层的侧壁形成间隙侧壁；去除牺牲材料层，保留间隙侧壁；以间隙侧壁作为掩膜，对待刻蚀材料层进行刻蚀。
然而，采用现有的自对准型双重构图技术形成的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供待刻蚀层，待刻蚀层表面具有若干相互分立的牺牲层；在牺牲层表面和待刻蚀层表面形成第一侧墙材料层；回刻蚀第一侧墙材料层直至暴露出牺牲层顶部表面和待刻蚀层表面，在牺牲层侧壁形成第一侧墙，相邻第一侧墙之间暴露出的待刻蚀层表面具有凹陷；采用原子层沉积工艺在第一侧墙侧壁、第一侧墙和牺牲层的顶部表面、以及所述凹陷中形成第二侧墙材料层；去除第一侧墙和牺牲层顶部表面的第二侧墙材料层，使第一侧墙侧壁的第二侧墙材料层形成第二侧墙，且使凹陷中的第二侧墙材料层形成补偿层；形成第二侧墙和补偿层后，去除牺牲层。
可选的，相邻牺牲层的中心之间的周期距离为T；所述第一侧墙的厚度为d1；所述第二侧墙的厚度为d2；所述牺牲层的宽度为K；K+d1+d2＝T/2。
可选的，所述第二侧墙的厚度与所述第一侧墙的厚度之比为1:2～2:1。
可选的，所述第二侧墙的材料为氮化硅、氧化硅、氮氧化硅或氮化钛。
可选的，所述第二侧墙的材料和第一侧墙的材料相同。
可选的，形成所述第一侧墙材料层的工艺包括原子层沉积工艺。
可选的，所述第二侧墙的侧壁表面和所述补偿层表面相交的拐角处呈直角。
可选的，还包括：形成所述第二侧墙材料层后，且在去除第一侧墙和牺牲层顶部表面的第二侧墙材料层之前，形成覆盖第二侧墙材料层的覆盖层，所述覆盖层的整个表面高于牺牲层的顶部表面；平坦化所述覆盖层和所述第二侧墙材料层直至暴露出牺牲层和第一侧墙的顶部表面，形成所述第二侧墙和补偿层；平坦化所述覆盖层和所述第二侧墙材料层后，去除覆盖层和牺牲层；去除覆盖层和牺牲层后，以第一侧墙和第二侧墙为掩膜刻蚀补偿层和待刻蚀层。
可选的，在去除所述覆盖层的同时去除所述牺牲层。
可选的，所述覆盖层的材料与所述牺牲层的材料相同。
可选的，去除牺牲层后，以第一侧墙和第二侧墙为掩膜刻蚀补偿层和待刻蚀层。
本发明还提供一种采用上述任意一项方法形成的半导体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体器件的形成方法中，采用原子层沉积工艺在第一侧墙侧壁、第一侧墙和牺牲层的顶部表面、以及所述凹陷中形成第二侧墙材料层。在第二侧墙材料层的各层原子膜中，后一层原子膜沿着前一层原子膜表面原子进行排列，随着原子层沉积工艺的进行，在第一侧墙侧壁和凹陷表面之间的拐角区域，后一层原子膜表面的面积相对于前一层原子膜表面的面积减小，最终使覆盖第一侧墙侧壁的第二侧墙材料层的表面和凹陷中第二侧墙材料层的表面相交的拐角处趋于垂直。形成第二侧墙和补偿层后，第二侧墙的侧壁和补偿层表面相交的拐角处趋于垂直，满足工艺的要求，提高了半导体器件的性能。
进一步，以第一侧墙和第二侧墙为掩膜刻蚀补偿层和待刻蚀层后，使半导体器件中图案底部的平坦性较好，满足工艺的要求，提高了半导体器件的性能。
附图说明
图1至图4是一种半导体器件形成过程的结构示意图；
图5至图12是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的形成较差。
图1至图4是一种半导体器件形成过程的结构示意图。
参考图1，提供待刻蚀层100；在待刻蚀层100表面形成若干分立的牺牲层110；在牺牲层110表面和待刻蚀层100表面形成侧墙材料层120。
参考图2，回刻蚀侧墙材料层120直至暴露出牺牲层110顶部表面和待刻蚀层100表面，在牺牲层110两侧侧壁形成侧墙121。
参考图3，形成侧墙121后，去除牺牲层110(参考图2)。
参考图4，去除牺牲层110(参考图2)后，以所述侧墙121为掩膜刻蚀待刻蚀层100。
然而，上述方法形成的半导体器件的性能较差，经研究发现，原因在于：
为了方便说明，侧墙121具有相对的第一侧壁和第二侧壁，第二侧壁与牺牲层110接触。
回刻蚀侧墙材料层120的工艺为各向异性干法刻蚀工艺，在回刻蚀侧墙材料层120的过程中，牺牲层110侧壁顶部的侧墙材料层120受到损耗，导致第一侧壁的高度小于第二侧壁的高度。
在回刻蚀侧墙材料层120的过程中，为了保证将牺牲层110顶部表面的侧墙材料层120以及待刻蚀层100表面的侧墙材料层120完全去除，需要有一定的过刻蚀量，因此在相邻侧墙121之间暴露出的待刻蚀层100表面形成凹陷130(参考图2)。在回刻蚀侧墙材料层120的过刻蚀中，由于第一侧壁的高度小于第二侧壁的高度，即侧墙121顶部表面的平坦性较差，因此使凹陷130的中间深度大于边缘深度。侧墙121的侧壁与凹陷130内壁表面相交的拐角处具有一定的弧度。因此导致以侧墙121为掩膜刻蚀待刻蚀层100后，在待刻蚀层100中形成的图案底部平坦性较差，不能满足工艺的要求。
在此基础上，本发明提供一种半导体器件的形成方法，采用原子层沉积工艺在第一侧墙侧壁、第一侧墙和牺牲层的顶部表面、以及所述凹陷中形成第二侧墙材料层；去除第一侧墙和牺牲层顶部表面的第二侧墙材料层，使第一侧墙侧壁的第二侧墙材料层形成第二侧墙，且使凹陷中的第二侧墙材料层形成补偿层；之后去除牺牲层。所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明一实施例中半导体器件形成过程的结构示意图。
参考图5，提供待刻蚀层200，待刻蚀层200表面具有若干相互分立的牺牲层210。
所述待刻蚀层200为后续需要刻蚀的材料层。所述待刻蚀层200可以为单层结构或多层堆叠结构。
当所述待刻蚀层200为单层结构时，所述待刻蚀层200的材料可以为半导体材料，如硅、锗或锗化硅，所述待刻蚀层200的材料还可以为氧化硅或低K(K小于3.9)介质材料。
当所述待刻蚀层200为多层堆叠结构时，在一个实施例中，所述待刻蚀层200包括本证待刻蚀层和位于本证待刻蚀层上的阻挡层。所述本证待刻蚀层的材料为半导体材料，如硅、锗或锗化硅，所述本证待刻蚀层的材料还可以为氧化硅或低K(K小于3.9)介质材料。所述阻挡层的材料为SiN或SiCN。所述阻挡层和后续第一侧墙以及第二侧墙的材料不同。在后续刻蚀第一侧墙材料层以形成第一侧墙的过程中，对阻挡层的刻蚀速率小于对第一侧墙材料层的刻蚀速率，从而起到刻蚀停止作用。
所述待刻蚀层200中还可以形成有半导体结构，如PMOS晶体管、NMOS晶体管、电阻或电容。
本实施例中，以所述待刻蚀层200为单层结构，所述待刻蚀层200的材料为氧化硅作为示例。
所述牺牲层210沿着第一方向X周期性排列。第一方向平行于牺牲层210的宽度方向。
相邻牺牲层210的中心之间的周期距离为T，所述牺牲层210的宽度为K。
本实施例中，所述牺牲层210的材料为多晶硅。在其它实施例中，牺牲层的材料可以为无定型碳。
所述牺牲层210的材料和后续形成的第一侧墙材料层和第二侧墙材料层的材料不同，使得在后续去除牺牲层210的过程中，对牺牲层210的刻蚀速率大于对第二侧墙的刻蚀速率，对牺牲层210的刻蚀速率大于对第一侧墙的刻蚀速率。
本实施例中，形成牺牲层210的步骤包括：在所述待刻蚀层表面形成牺牲材料层(未图示)；在所述牺牲材料层上形成掩膜层(未图示)；以所述掩膜层为掩膜，采用各向异性干刻工艺刻蚀牺牲材料层直至暴露出待刻蚀层表面，形成牺牲层。
参考图6，在牺牲层210表面和待刻蚀层200表面形成第一侧墙材料层220。
所述第一侧墙材料层220的材料为氮化硅、氧化硅、氮氧化硅或氮化钛。
形成第一侧墙材料层220的工艺为沉积工艺，如等离子体化学气相沉积工艺、原子层沉积工艺、低压化学气相沉积工艺或者亚大气压化学气相沉积工艺。本实施例中，采用原子层沉积工艺形成第一侧墙材料层220，使牺牲层210表面的第一侧墙材料层220的厚度均匀性较好。
参考图7，回刻蚀第一侧墙材料层220直至暴露出牺牲层210顶部表面和待刻蚀层200表面，在牺牲层210侧壁形成第一侧墙221，相邻第一侧墙221之间暴露出的待刻蚀层200表面具有凹陷230。
具体的，采用各向异性干法刻蚀工艺刻蚀第一侧墙材料层220以形成第一侧墙221，如各向异性等离子体刻蚀工艺或反应离子刻蚀工艺。
为了方便说明，第一侧墙221具有相对的第一侧壁和第二侧壁，第二侧壁与牺牲层210接触。各向异性干法刻蚀工艺刻蚀第一侧墙材料层220中的阴影效应，导致第一侧壁的高度小于第二侧壁的高度。
在回刻蚀第一侧墙材料层220的过程中，为了保证将牺牲层210顶部表面的第一侧墙材料层220以及待刻蚀层200表面的第一侧墙材料层220完全去除，需要有一定的过刻蚀量，因此在相邻第一侧墙221之间暴露出的待刻蚀层200表面形成凹陷230。
在回刻蚀第一侧墙材料层220的过刻蚀中，由于第一侧壁的高度小于第二侧壁的高度，即第一侧墙221顶部表面的平坦性较差，因此使凹陷230的中间深度大于边缘深度。第一侧墙221的侧壁与凹陷230底部的待刻蚀层200表面相交的拐角处具有一定的弧度。
所述凹陷230的最大深度与第一侧墙材料层220的厚度相关，第一侧墙材料层220的厚度越厚，回刻蚀第一侧墙材料层220需要的过刻蚀量越大，凹陷230的最大深度越大。
参考图8，采用原子层沉积工艺在第一侧墙221侧壁、第一侧墙221和牺牲层210的顶部表面、以及所述凹陷230中形成第二侧墙材料层240。
所述第二侧墙材料层240的材料为氮化硅、氧化硅、氮氧化硅或氮化钛。
第二侧墙材料层240的材料和第一侧墙材料层220的材料相同或不同。
本实施例中，第二侧墙材料层240的材料和第一侧墙材料层220的材料相同，使后续形成的第二侧墙中各处的材料为同一种材料，后续去除牺牲后，以第二侧墙为掩膜刻蚀补偿层和待刻蚀层200，避免第二侧墙顶部表面一侧材料的损耗相对于另一侧材料的损耗有较大的差异，避免在刻蚀的过程中第二侧墙顶部表面的平坦性变差，进一步提高半导体器件中图案底部的平坦性。
所述原子层沉积工艺是一种可以将物质以单原子膜形式一层一层的镀在相应材料表面的工艺。在原子层沉积工艺进行的过程中，后一层原子膜的化学反应直接与前一层原子膜相关联，使每次反应只沉积一层原子。
采用原子层沉积工艺形成所述第二侧墙材料层240。在第二侧墙材料层240的各层原子膜中，后一层原子膜沿着前一层原子膜表面原子进行排列，随着原子层沉积工艺的进行，在第一侧墙221侧壁和凹陷230表面之间的拐角区域，后一层原子膜表面的面积相对于前一层原子膜表面的面积减小，最终使覆盖第一侧墙221侧壁的第二侧墙材料层240的表面和凹陷230中第二侧墙材料层240的表面相交的拐角处趋于垂直。
本实施例中，覆盖第一侧墙221侧壁的第二侧墙材料层240的表面和凹陷230中第二侧墙材料层240的表面相交的拐角处呈直角。
接着，去除第一侧墙221和牺牲层210顶部表面的第二侧墙材料层240，使第一侧墙221侧壁的第二侧墙材料层240形成第二侧墙，且使凹陷230中的第二侧墙材料层240形成补偿层。
本实施例中，还包括：形成第二侧墙材料层240后，且在去除第一侧墙221和牺牲层210顶部表面的第二侧墙材料层240之前，形成覆盖第二侧墙材料层240的覆盖层，所述覆盖层的整个表面高于牺牲层的顶部表面；平坦化覆盖层和第二侧墙材料层240直至暴露出牺牲层210和第一侧墙221的顶部表面，形成所述第二侧墙和补偿层；平坦化覆盖层和第二侧墙材料层240后，去除覆盖层和牺牲层210；去除覆盖层和牺牲层210后，以第一侧墙221和第二侧墙为掩膜刻蚀补偿层和待刻蚀层200。
参考图9，形成第二侧墙材料层240后，形成覆盖第二侧墙材料层240的覆盖层250，所述覆盖层250的整个表面高于牺牲层210的顶部表面。
在一个实施例中，所述覆盖层250的材料与所述牺牲层的材料相同，形成所述覆盖层250的工艺为沉积工艺。
在另一个实施例中，覆盖层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；覆盖层通过在干刻蚀机台中形成。
当覆盖层为碳氟聚合物或碳氢氟聚合物时，形成所述覆盖层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。
当覆盖层的材料为碳氮聚合物时，形成覆盖层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。
参考图10，平坦化覆盖层250和第二侧墙材料层240直至暴露出牺牲层210和第一侧墙221的顶部表面，形成所述第二侧墙260和补偿层270。
平坦化覆盖层250和第二侧墙材料层240以去除第一侧墙221和牺牲层210顶部表面的第二侧墙材料层240。第二侧墙260由第一侧墙221侧壁的第二侧墙材料层240形成，补偿层270由凹陷230中的第二侧墙材料层240形成。
平坦化覆盖层250和第二侧墙材料层240的工艺包括回刻蚀工艺或化学机械研磨工艺。
平坦化覆盖层250和第二侧墙材料层240的作用还包括：去除第一侧墙221顶部平坦性较差的区域，使第一侧墙221和形成的第二侧墙260的顶部平坦性较好，进一步提高半导体器件中图案底部的平坦性。
形成第二侧墙260和补偿层270后，第二侧墙260的侧壁和补偿层270表面相交的拐角处趋于垂直。
本实施例中，所述第二侧墙260的侧壁表面和所述补偿层270表面相交的拐角处呈直角。
本实施例中，所述第一侧墙221的厚度为d1，所述第二侧墙260的厚度为d2，K+d1+d2＝T/2。
在一个实施例中，所述第二侧墙260的厚度与所述第一侧墙221的厚度之比为1:2～2:1。
参考图11，平坦化覆盖层250和第二侧墙材料层240后，去除覆盖层250和牺牲层210。本实施例中，在去除所述覆盖层250的同时去除所述牺牲层210，从而简化了工艺。在其它实施例中，在不同的步骤中分别去除覆盖层和牺牲层。
本实施例中，去除覆盖层250和牺牲层210的工艺为各向同性等离子体化学刻蚀工艺。
所述各向同性等离子体化学刻蚀工艺的过程为：将刻蚀气体引入初始腔室，射频源电源激发气体产生等离子体，等离子体中有离子、电子、游离的基、分子和原子等；将等离子体中的离子过滤去除；去除离子后，将等离子体扩散通过扩散的方式引入刻蚀腔室，使得离子体中电子的电子能量为0eV；然后等离子体中的游离的基、分子和原子与覆盖层250和牺牲层210进行化学反应，将覆盖层250和牺牲层210刻蚀去除。
由于将等离子体中的离子过滤去除，且等离子体中电子的电子能量为0eV，从而能够减小等离子体对待刻蚀层200表面的刻蚀损伤。
等离子体中的游离的基、分子和原子与覆盖层250和牺牲层210进行化学反应，对覆盖层250和牺牲层210的物理轰击的作用较少，相应的，对第一侧墙221、第二侧墙260和待刻蚀层200的物理轰击的作用较少，对第一侧墙221、第二侧墙260和待刻蚀层200的刻蚀损耗较少。
参考图12，去除覆盖层250和牺牲层210后，以第一侧墙221和第二侧墙260为掩膜刻蚀补偿层270和待刻蚀层200。
由于第二侧墙260的侧壁和补偿层270表面相交的拐角处趋于垂直，因此以第一侧墙221和第二侧墙260为掩膜刻蚀补偿层270和待刻蚀层200后，使半导体器件中图案底部的平坦性较好，满足工艺的要求，提高了半导体器件的性能。
相应的，本实施例还提供一种采用上述方法形成的半导体器件。
相应的，本实施例还提供一种半导体器件，请参考图10，包括：待刻蚀层200；位于待刻蚀层200表面的若干相互分立的牺牲层210；位于牺牲层210侧壁的第一侧墙221；位于相邻第一侧墙221之间待刻蚀层200表面的凹陷230(参考图7)，所述相邻第一侧墙221位于相邻的牺牲层210侧壁；位于第一侧墙221侧壁的第二侧墙260；位于所述凹陷230中的补偿层270。
所述第二侧墙260的侧壁表面和所述补偿层270表面相交的拐角处呈直角。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种半导体器件的形成方法，其特征在于，包括：
提供待刻蚀层，待刻蚀层表面具有若干相互分立的牺牲层；
在牺牲层表面和待刻蚀层表面形成第一侧墙材料层；
回刻蚀第一侧墙材料层直至暴露出牺牲层顶部表面和待刻蚀层表面，在牺牲层侧壁形成第一侧墙，相邻第一侧墙之间暴露出的待刻蚀层表面具有凹陷；
采用原子层沉积工艺在第一侧墙侧壁、第一侧墙和牺牲层的顶部表面、以及所述凹陷中形成第二侧墙材料层；
去除第一侧墙和牺牲层顶部表面的第二侧墙材料层，使第一侧墙侧壁的第二侧墙材料层形成第二侧墙，且使凹陷中的第二侧墙材料层形成补偿层；
形成第二侧墙和补偿层后，去除牺牲层；
形成所述第二侧墙材料层后，且在去除第一侧墙和牺牲层顶部表面的第二侧墙材料层之前，形成覆盖第二侧墙材料层的覆盖层，所述覆盖层的整个表面高于牺牲层的顶部表面；平坦化所述覆盖层和所述第二侧墙材料层直至暴露出牺牲层和第一侧墙的顶部表面，形成所述第二侧墙和补偿层；平坦化所述覆盖层和所述第二侧墙材料层后，去除覆盖层和牺牲层；去除覆盖层和牺牲层后，以第一侧墙和第二侧墙为掩膜刻蚀补偿层和待刻蚀层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，相邻牺牲层的中心之间的周期距离为T；所述第一侧墙的厚度为d1；所述第二侧墙的厚度为d2；所述牺牲层的宽度为K；K+d1+d2＝T/2。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的厚度与所述第一侧墙的厚度之比为1:2～2:1。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的材料为氮化硅、氧化硅、氮氧化硅或氮化钛。
5.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的材料和第一侧墙的材料相同。
6.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一侧墙材料层的工艺包括原子层沉积工艺。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二侧墙的侧壁表面和所述补偿层表面相交的拐角处呈直角。
8.根据权利要求1所述的半导体器件的形成方法，其特征在于，在去除所述覆盖层的同时去除所述牺牲层。
9.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述覆盖层的材料与所述牺牲层的材料相同。
10.根据权利要求1所述的半导体器件的形成方法，其特征在于，去除牺牲层后，以第一侧墙和第二侧墙为掩膜刻蚀补偿层和待刻蚀层。
11.一种根据权利要求1至10任意一项方法形成的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810010759.6A CN110010447B (zh) | 2018-01-05 | 2018-01-05 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810010759.6A CN110010447B (zh) | 2018-01-05 | 2018-01-05 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110010447A CN110010447A (zh) | 2019-07-12 |
| CN110010447B true CN110010447B (zh) | 2021-02-02 |
Family
ID=67164578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810010759.6A Active CN110010447B (zh) | 2018-01-05 | 2018-01-05 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110010447B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115810534A (zh) * | 2021-09-16 | 2023-03-17 | 长鑫存储技术有限公司 | 硬掩膜的制作方法、图形的制作方法及半导体结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7807578B2 (en) * | 2007-06-01 | 2010-10-05 | Applied Materials, Inc. | Frequency doubling using spacer mask |
| CN104701158B (zh) * | 2013-12-05 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 自对准双重图形的形成方法 |
| CN104752223B (zh) * | 2013-12-31 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN107437497B (zh) * | 2016-05-27 | 2019-11-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2018
- 2018-01-05 CN CN201810010759.6A patent/CN110010447B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110010447A (zh) | 2019-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10073342B2 (en) | Method of forming patterns | |
| KR102296810B1 (ko) | 블록 공중합체의 직접 자기 조립을 사용하는 자기 정렬 패턴화 | |
| US8338304B2 (en) | Methods to reduce the critical dimension of semiconductor devices and related semiconductor devices | |
| US11587794B2 (en) | Semiconductor device and fabrication method thereof | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| US9728419B2 (en) | Fin density control of multigate devices through sidewall image transfer processes | |
| US9698015B2 (en) | Method for patterning a semiconductor substrate | |
| CN108573974B (zh) | 存储器及其形成方法 | |
| US20230238245A1 (en) | Semiconductor structure and forming method thereof | |
| US9984930B2 (en) | Method for processing a carrier | |
| CN108573864B (zh) | 基本无缺陷的多晶硅栅极阵列 | |
| CN111834203B (zh) | 半导体器件及其形成方法 | |
| CN108573865B (zh) | 半导体器件及其形成方法 | |
| CN110010447B (zh) | 半导体器件及其形成方法 | |
| CN111834214B (zh) | 半导体结构及其形成方法 | |
| CN111640659B (zh) | 半导体器件及其形成方法 | |
| CN109830438B (zh) | 半导体器件及其形成方法 | |
| CN108010966B (zh) | 一种半导体器件的制造方法 | |
| KR20160087533A (ko) | 반도체 소자의 제조 방법 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| WO2008150703A1 (en) | Reverse masking profile improvements in high aspect ratio etch | |
| US20200343100A1 (en) | Semiconductor device and fabrication method thereof | |
| US8524608B1 (en) | Method for fabricating a patterned structure of a semiconductor device | |
| CN107785252B (zh) | 双重图形化的方法 | |
| CN111668155B (zh) | 图形化方法及其形成的半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |