CN104752223B - 半导体器件及其形成方法 - Google Patents
半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN104752223B CN104752223B CN201310754038.3A CN201310754038A CN104752223B CN 104752223 B CN104752223 B CN 104752223B CN 201310754038 A CN201310754038 A CN 201310754038A CN 104752223 B CN104752223 B CN 104752223B
- Authority
- CN
- China
- Prior art keywords
- sedimentary
- substrate
- side wall
- grid
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 156
- 239000000463 material Substances 0.000 claims abstract description 65
- 238000000151 deposition Methods 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 15
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000003475 lamination Methods 0.000 description 4
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其形成方法，包括：提供衬底；在衬底上形成栅极；在栅极的侧壁上形成侧墙；在栅极、侧墙以及衬底上形成沉积层，沉积层与衬底的材料相同；在形成沉积层后，对栅极两侧的沉积层以及衬底进行掺杂，以形成源区以及漏区。此外，本发明还提供一种半导体器件，包括：衬底、设于衬底上的栅极、设于栅极的侧壁的侧墙、设于栅极、侧墙以及衬底上的沉积层，沉积层与衬底的材料相同。本发明的技术方案具有以下优点：尽量补偿在进行第一掺杂之前，衬底上可能产生的凹陷；尽量补偿在第一掺杂之后、第二掺杂之前，衬底或者第一沉积层上可能产生的凹陷，以尽量填平衬底上的凹陷，同时尽量使形成的源区、漏区不向衬底底部偏移。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体器件及其形成方法。
背景技术
在现有的形成半导体器件的各个步骤中往往不可避免的在栅极两侧的衬底上形成凹陷（recess）。
例如，在形成栅极的工艺中，现有的做法是在衬底上覆盖一层栅极材料层，然后通过掩模刻蚀的方法，去除部分栅极材料层，保留下来的剩余的栅极材料层便作为栅极。在刻蚀栅极材料层的过程中，往往难以避免对衬底部分造成损耗（loss），特别是在栅极材料层与衬底材料相接近的情况下，对衬底的损耗更为明显。
此外，在制作半导体器件的其它步骤比如形成栅极侧墙的工艺中，现有的做法是在衬底以及栅极上覆盖一层侧墙材料，并通过掩模刻蚀的方法，保留栅极侧壁部分的侧墙材料以形成栅极的侧墙，同样的，在刻蚀侧墙材料的过程中，也难免对衬底在造成损耗。
与此同时，由于衬底与栅极连接的部分始终没有暴露出，所以该部分不会发生凹陷的情况，所以，衬底与栅极的连接处基本不发生损耗，而衬底位于栅极两侧的部分发生损耗，也就是说，衬底与栅极的连接处与衬底在栅极两侧的位置之间产生了高度差，这种高度差便形成了所述的凹陷。所述凹陷会使得后续形成的源区、漏区的位置向衬底的底部偏移，进而影响半导体器件的性能。
除此之外。在后续形成层间互联结构的步骤中，源区、漏区的位置向衬底底部偏移意味着在源区、漏区上形成的硅化物层也会相应的向衬底方向偏移，影响工艺的进行。
在半导体器件尺寸逐渐减小的今天，所述凹陷带来的负面效果变得越来越明显。
因此，如何改善半导体器件中衬底的凹陷以尽量避免后续形成的源区、漏区向衬底的底部偏移，成为本领域技术人员亟待解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，通过在衬底上形成沉积层，以补偿衬底上的高度差，进而尽量避免衬底中形成的源区以及漏区向衬底底部偏移。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供衬底；
在所述衬底上形成栅极；
在所述栅极的侧壁上形成侧墙；
在所述栅极、侧墙以及衬底上形成沉积层，所述沉积层与所述衬底的材料相同；
在形成所述沉积层后，对所述栅极两侧的沉积层以及衬底进行掺杂，以形成源区以及漏区。
可选的，形成栅极的步骤包括：形成多晶硅栅极。
可选的，形成侧墙的步骤包括：在所述栅极的侧壁上形成第一侧墙，在第一侧墙的侧壁上形成第二侧墙；
形成沉积层、进行掺杂的步骤包括：在形成第二侧墙之前，在所述栅极、第一侧墙以及衬底上形成第一沉积层，所述第一沉积层与所述衬底的材料相同；
在形成所述第一沉积层后，对所述栅极两侧的第一沉积层以及衬底进行第一掺杂；以及，
在形成第二侧墙之后，在所述第一侧墙、第二侧墙以及衬底上形成第二沉积层，所述第二沉积层与所述衬底的材料相同；
在形成第二沉积层后，对所述栅极两侧的第二沉积层、第一沉积层以及衬底进行第二掺杂，以形成源区以及漏区。
可选的，所述第一侧墙为二氧化硅或者氮化硅侧墙。
可选的，在形成栅极的步骤之后，形成第一侧墙的步骤之前，还包括以下步骤：在所述衬底以及栅极上形成第三沉积层，所述第三沉积层与所述衬底的材料相同。
可选的，所述衬底、第一沉积层、第二沉积层以及第三沉积层均采用硅作为材料。
可选的，所述第一沉积层、第二沉积层以及第三沉积层的厚度不超过20埃。
可选的，所述第一沉积层、第二沉积层以及第三沉积层均采用原子层沉积的方法形成。
可选的，述第一沉积层、第二沉积层以及第三沉积层的材料为硅，原子层沉积的反应气体包括二氯二氢硅以及氢气。
可选的，在原子层沉积的过程中，使沉积的气压在5～50托的范围内，沉积温度在400～800摄氏度的范围内；二氯二氢硅的流量在10～500标况毫升每分，氢气的流量在1～100标准升每分钟。
可选的，所述第一沉积层、第二沉积层以及第三沉积层的材料为硅，原子层沉积的反应气体包括乙硅烷。
可选的，在原子层沉积的过程中，使沉积的气压在100～500托的范围内，沉积温度在400～600摄氏度的范围内；乙硅烷的流量在500～1500标准升每分钟。
可选的，进行第一掺杂的步骤包括：对所述栅极两侧的第一沉积层进行轻掺杂，或者，对所述栅极两侧的第一沉积层以及衬底进行轻掺杂。
可选的，所述第二侧墙为氮氧化物侧墙。
此外，本发明还提供一种半导体器件，包括：
衬底；
设于所述衬底上的栅极；
设于所述栅极的侧壁的侧墙；
设于所述栅极、侧墙以及衬底上的沉积层，所述沉积层与所述衬底的材料相同。
可选的：所述侧墙包括第一侧墙以及第二侧墙；
所述沉积层包括第一沉积层以及第二沉积层，其中：所述第一沉积层设于所述衬底、栅极以及第一侧墙上；
所述第二侧墙设于所述第一沉积层上；
所述第二沉积层设于第一沉积层以及第二侧墙上。
可选的，在所述栅极与所述第一侧墙之间还设有第三沉积层，所述第三沉积层位于所述衬底与第一沉积层之间，所述第三沉积层与所述衬底的材料相同。
可选的，其特征在于，所述衬底、第一沉积层、第二沉积层以及第三沉积层的材料为硅。
可选的，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层的厚度不超过20埃。
与现有技术相比，本发明的技术方案具有以下优点：
在所述栅极、侧墙以及衬底上形成与衬底相同材料的沉积层，以尽量在进行掺杂之前，补偿所述衬底上可能产生的凹陷，以减少凹陷对掺杂区的影响。
进一步，在可选方案中，在轻掺杂之前，在第一侧墙上形成第一沉积层，还在形成源区以及漏区之前，在第一沉积层以及第二侧墙上覆盖与衬底相同材料的第二沉积层，以尽量补偿在第一掺杂之后、第二掺杂之前，衬底或者第一沉积层上可能产生的凹陷，以尽量填平衬底上的凹陷，同时尽量使形成的源区、漏区不向衬底底部偏移。
进一步，采用原子层沉积的方法形成第一沉积层以及第二沉积层，有利于较为精确的控制第一沉积层以及第二沉积层的厚度，尽量避免出现形成的第一沉积层或者第二沉积层过薄或者过厚的情况。
附图说明
图1是本发明一种半导体器件的形成方法在一实施例的流程示意图；
图2至图8是图1的半导体器件在各个步骤的结构示意图；
图9是本发明一种半导体器件在一实施例的结构示意图。
具体实施方式
在现有的形成半导体器件的过程中，比如形成栅极或者栅极侧墙的步骤中，难免对衬底造成损耗（loss），使得衬底上用于形成源区以及漏区的部分发生凹陷（recess），一方面，衬底上的凹陷部分会影响半导体器件性能，比如在凹陷处会产生寄生电容；另一方面，衬底上的凹陷会导致形成的源区、漏区向衬底的底部偏移，这种偏移会影响后续形成层间互联结构的工艺的进行。因此，本发明提供一种半导体器件的形成方法，包括：提供衬底；在所述衬底上形成栅极；在所述栅极的侧壁上形成侧墙；在所述栅极、侧墙以及衬底上形成沉积层，所述沉积层与所述衬底的材料相同；在形成所述沉积层后，对所述栅极两侧的沉积层以及衬底进行掺杂。本发明在所述栅极、侧墙以及衬底上形成与衬底相同材料的沉积层，以尽量在进行掺杂之前，补偿所述衬底上可能产生的凹陷，以减少凹陷对掺杂区的影响。
参考图1为本发明半导体器件的形成方法在一实施例的流程示意图，本发明在本实施例包括以下步骤：
步骤S1，提供衬底；
步骤S2，在所述衬底上形成栅极；
步骤S3，在所述衬底以及栅极上覆盖第三沉积层，所述第三沉积层与所述衬底的材料相同；
步骤S4，在所述栅极的侧壁上形成第一侧墙；
步骤S5，在所述栅极、第一侧墙以及衬底上覆盖第一沉积层，所述第一沉积层与所述衬底的材料相同；
步骤S6，在覆盖所述第一沉积层后，对所述栅极两侧的第一沉积层以及衬底进行第一掺杂；
步骤S7，在所述第一掺杂后，在所述第一侧墙的侧壁形成第二侧墙；
步骤S8，在第一沉积层以及第二侧墙上覆盖第二沉积层，所述第二沉积层与所述衬底的材料相同；
步骤S9，在覆盖第二沉积层后，对所述栅极两侧的第二沉积层、第一沉积层以及衬底进行第二掺杂，以形成源区以及漏区。
通过上述步骤，形成第二沉积层以在第一掺杂的步骤前，补偿衬底上可能产生的凹陷；通过形成第一沉积层以尽量补偿在第二掺杂以形成源区以及漏区的步骤之前，在衬底以及第二沉积层上可能产生的凹陷，以尽量在形成源区、漏区之前，将衬底上的凹陷填平，并尽量避免形成的源区以及漏区向衬底的底部偏移。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
参考图2，执行步骤S1，提供衬底100。在本实施例中，衬底100为硅衬底，但是本发明对此不作限制，也可以采用其他材料形成所述衬底。此外，本步骤S1为本领域基本工艺步骤，本发明在此不作赘述。
参考图3，执行步骤S2，在所述衬底上形成栅极110。
在本实施例中，所述栅极110的材料可以是用于形成高K金属栅及的金属材料，也可以是后栅工艺中采用的多晶硅材料，本发明对此不作限制。
此外，形成所述栅极110包括以下分步骤：
步骤S21，在所述衬底100上覆盖栅极材料层（图中未示出）；
步骤S22，在所述栅极材料层覆盖刻蚀掩模；
步骤S23，图形化所述掩模以暴露出部分栅极材料层；
步骤S24，对暴露出的栅极材料层进行刻蚀，以形成所述栅极110。
需要说明的是，以上分步骤仅为本实施例所采用的形成所述栅极110的步骤，本发明对此不做限定。
此时，在刻蚀栅极材料层的过程中，刻蚀剂可能对所述衬底100的表面造成损耗，以形成图3中的凹陷10，图3中的虚线表示衬底100原本的表面位置。
参考图4，执行步骤S3，在所述衬底100以及栅极110上覆盖第三沉积层50，所述第三沉积层50与所述衬底100的材料相同。
本步骤S3的目的在于尽量填平在上一步骤S2中，在衬底100上形成的凹陷10。
由于本实施例中的衬底100为硅衬底，所以所述第三沉积层50的材料为硅。
在本实施例中，所述第三沉积层50的厚度不大于20埃，因为通常情况下，在形成栅极后，衬底100上的凹陷10的深度不会大于20埃。但是，本发明旨在填平衬底100上的凹陷10，所以对第三沉积层50的厚度不作任何限定，而是根据实际情况而定。
另外，在本实施例中，采用原子层沉积（Atomic Layer Deposition,ALD）的方式形成所述第三沉积层50，这样的好处在于，一方面，通过原子层沉积形成的第三沉积层50具有良好的均匀性和规整性，另一方面，由于原子层沉积的方式为逐层反应并沉积形成单一的分子层，这种沉积方式易于控制所述第三沉积层50的生长速度，进而可以精确控制第三沉积层50的厚度，尽量避免发生所述第三沉积层50形成的过薄或者过厚的情况，尽量使得第三沉积层50的高度与原衬底100的高度相同。
在本实施例中，原子层沉积的反应气体包括二氯二氢硅（SiH2Cl2）以及氢气（H2），反应式如下：
Si*+SiH2Cl2→SiCl2*+H2
SiCl2*+2H2→Si*+2HCl
其中，*号表示活性基团。
通过上述反应，以形成硅的第三沉积层50。
此外，为了使第三沉积层50的形成易于控制且厚度适当，在原子层沉积的过程中，使沉积的气压在5～50托（torr）的范围内，沉积温度在400～800摄氏度的范围内；二氯二氢硅的流量在10～500标况毫升每分（sccm），氢气的流量在1～100标准升每分钟。
需要说明的是，本发明对于原子层沉积的反应气体并不做限制，在本发明的其他实施例中，所述原子层沉积的反应气体也可以采用其他气体，例如乙硅烷（Si2H6），相应的，此时的沉积气压在100～500托的范围内，沉积温度在400～600摄氏度的范围内；乙硅烷的流量在500～1500标准升每分钟。
需要说明的是，本发明旨在进行第一掺杂的步骤之前，通过形成沉积层来填平衬底100在之前的步骤中产生的凹陷。本步骤S3仅仅是本实施例的一个步骤，但并不是必须实施的，原因在于，在后续的步骤S5中，通过形成的第一沉积层也可以起到填平衬底100上的凹陷的作用，也就是说，在本发明的其他实施例中，如果不实施本实施例的步骤S3，也可以通过调整形成的第一沉积层的厚度来达到填平衬底100的目的，所以本发明对于本步骤S3并不做限制。
参考图5，执行步骤S4，在所述栅极110的侧壁上形成第一侧墙111。由于在步骤S3中，在所述衬底100以及栅极110上覆盖有第三沉积层50，所以，本步骤S4的第一侧墙111具体是形成于所述栅极110的侧壁部分的第三沉积层50上。
所述第一侧墙111用于在后续的步骤S6中，在进行所述第一掺杂时保护所述栅极110不受影响。
本实施例中的第一侧墙111为二氧化硅侧墙，但是本发明对此不作限定，也可以采用其他材料如氮化硅等，作为所述第一侧墙111的材料。
在本实施例中，形成所述第一侧墙111包括以下分步骤：
在所述第三沉积层50上覆盖第一侧墙材料；
刻蚀掉部分所述第一侧墙材料，保留所述第一侧墙材料在栅极110侧壁的部分，以形成所述第一侧墙111。
由上述步骤可以看出，在刻蚀第一侧墙材料的过程中，可能对所述第三沉积层50甚至包括第三沉积层50下方的衬底100造成影响。本图5中仅画出了对第三沉积层50造成影响以形成凹陷11的情况，图5中的虚线表示所述第三沉积层50本来达到的高度。但是实际操作的过程中，所述衬底100也可能被影响到，也就是说，凹陷11也会产生于所述衬底100的表面。
参考图6，执行步骤S5，在所述栅极110、第一侧墙111以及衬底100上覆盖第一沉积层60，所述第一沉积层60与所述衬底100的材料相同。
所述的第一沉积层60的作用在于填平衬底100上可能产生的凹陷。在本实施例中，由于在步骤S3中形成了第三沉积层50，所以本步骤S5中，所述第一沉积层60具体形成于所述第三沉积层50以及第一侧墙111上。
由于本实施例中的衬底100为硅衬底，所以所述第一沉积层60的材料为硅。
在本实施例中，所述第一沉积层60的厚度不大于20埃。但是本发明旨在通过第一沉积层60使衬底100上的凹陷被填平，所以对形成的第一沉积层60的厚度不作任何限定，而是根据实际情况而定。
另外，在本实施例中，形成所述第一沉积层60的方式可以与上述步骤S3中形成所述第三沉积层50相同，相应的，沉积参数也可以相同，但是，本发明对此不作限定。
执行步骤S6，在覆盖所述第一沉积层60后，对所述栅极110两侧的第一沉积层60以及衬底100进行第一掺杂。在本实施例中，所述第一掺杂为轻掺杂，以形成轻掺杂漏区（Lightly Doped Drain,LDD）。
这样的好处在于改善半导体器件的沟道电场分布。
参考图7，执行步骤S7，在所述第一掺杂后，在所述第一侧墙111的侧壁形成第二侧墙120。所述第二侧墙120用于在后续的第二掺杂以形成源区以及漏区的步骤中，作为所述栅极110的掺杂阻挡层。
在本实施例中，所述第二侧墙120为氮氧化物侧墙，但是本发明对此并不做限制。
由于在之前的步骤中，在所述第一侧墙111的侧壁形成有第一沉积层60，所以具体的，所述第二侧墙120形成于第一侧墙111侧壁部分的第一沉积层60上。
在本实施例中，形成所述第二侧墙120包括以下分步骤：
在所述第一沉积层60上覆盖第二侧墙材料；
刻蚀掉部分所述第二侧墙材料，保留位于所述第一侧墙111侧壁部分的第二侧墙材料以形成所述第二侧墙120。
在刻蚀所述第二侧墙材料的过程中，所述第一沉积层60可能受到刻蚀影响而产生凹陷12。需要说明的是，刻蚀的影响有可能会穿透所述第一沉积层60，进一步影响到第一沉积层60下方的第三沉积层50甚至是衬底100。而本图7仅表示出了第一沉积层60受到刻蚀影响的情况，图7中的虚线表示所述第一沉积层60原本达到的高度。
参考图8，执行步骤S8，在第一沉积层60以及第二侧墙120上覆盖第二沉积层70，所述第二沉积层70与所述衬底100的材料相同；本步骤的目的在于，通过第二沉积层70填平在第一沉积层60上产生的凹陷12。
由于本实施例中的衬底100为硅衬底，所以所述第二沉积层70的材料为硅。
在本实施例中，所述第二沉积层70的厚度不大于20埃。但是，本发明旨在填平凹陷12，所以对第二沉积层70的厚度不作任何限定，而是根据实际情况而定。
另外，在本实施例中，可以采用与上述步骤S3中形成所述第三沉积层50相同的原子层沉积的方式形成所述第二沉积层70，且沉积参数也可以相同。但是，本发明对此不作限定。
执行步骤S9，在覆盖第二沉积层70后，对所述栅极110两侧的第二沉积层70、第一沉积层60以及衬底100进行第二掺杂，以形成源区以及漏区。
由于本实施例中形成有第三沉积层50，所以所述的第二掺杂还包括所述第三沉积层50。
另外，本步骤为本领域常用技术手段，本发明在此不作赘述。
还需要说明的是，上述实施例中分别形成第一侧墙和第二侧墙，并分别在第一侧墙之后进行轻掺杂，在形成第二侧墙之后进行源、漏区掺杂，因而为了在进行掺杂之前对衬底进行补偿，在第一侧墙之后，轻掺杂之前在第一侧墙、栅极和衬底上覆盖了沉积层，并且在源、漏区掺杂之前在第二侧墙、栅极和衬底上又覆盖了一层沉积层。但是本发明侧墙的数量以及掺杂步骤的数量不作限制，对沉积层的数量也不作限制。在每一侧墙形成之后，进行掺杂之前形成沉积层或者在任一侧墙形成之后，进行掺杂之前形成沉积层均能够起到补偿衬底的作用，从而减小衬底凹陷对掺杂区带来的影响。
此外，参考图9，本发明还提供一种半导体器件，包括：
衬底100`以及形成于所述衬底100`上的栅极110`，；
设于所述栅极110`侧壁的第一侧墙111`；
覆盖于所述衬底100`、栅极110`以及第一侧墙111`的第一沉积层60`，所述第一沉积层60`与所述衬底100`的材料相同；
设于栅极110`两侧的第一沉积层60`上的第二侧墙120`；
设于第一沉积层60`以及第二侧墙120`上的第二沉积层70`，所述第二沉积层70`与所述衬底100`的材料相同，所述第一沉积层60`以及第二沉积层70`将所述衬底100`上的凹陷填平。
在本实施例中，在所述栅极110`与所述第一侧墙111`之间还设有第三沉积层50`，所述第三沉积层50`位于所述衬底100`与第一沉积层60`之间，所述第三沉积层`与所述衬底100`的材料相同。本发明对第三沉积层50`不做限定。
在本实施例中，所述衬底100`、第一沉积层60`、第二沉积层70`以及第三沉积层50`的材料为硅。
在本实施例中，所述第一沉积层60`、第二沉积层70`以及第三沉积层50`的厚度不超过20埃。但是，本发明对此不作限制，可以根据实际的凹陷情况调整上述三种沉积层的厚度。
通过形成第一沉积层60`、第二沉积层70`以及第三沉积层50`，以尽量补偿在形成源区以及漏区的步骤之前，在衬底上可能产生的凹陷，以尽量在形成源区、漏区之前，将衬底上的凹陷填平，并尽量避免形成的源区以及漏区向衬底的底部偏移。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极；
在所述栅极的侧壁上形成侧墙；
在所述栅极、侧墙以及衬底上形成沉积层，所述沉积层与所述衬底的材料相同；
在形成所述沉积层后，对所述栅极两侧的沉积层以及衬底进行掺杂。
2.如权利要求1所述的方法，其特征在于，形成栅极的步骤包括：形成多晶硅栅极。
3.如权利要求1所述的方法，其特征在于，形成侧墙的步骤包括：在所述栅极的侧壁上形成第一侧墙，在第一侧墙的侧壁上形成第二侧墙；
形成沉积层、进行掺杂的步骤包括：在形成第二侧墙之前，在所述栅极、第一侧墙以及衬底上形成第一沉积层，所述第一沉积层与所述衬底的材料相同；
在形成所述第一沉积层后，对所述栅极两侧的第一沉积层以及衬底进行第一掺杂；以及，
在形成第二侧墙之后，在所述第一侧墙、第二侧墙以及衬底上形成第二沉积层，所述第二沉积层与所述衬底的材料相同；
在形成第二沉积层后，对所述栅极两侧的第二沉积层、第一沉积层以及衬底进行第二掺杂，以形成源区以及漏区。
4.如权利要求3所述的方法，其特征在于，所述第一侧墙为二氧化硅或者氮化硅侧墙。
5.如权利要求3所述的方法，其特征在于，在形成栅极的步骤之后，形成侧墙的步骤之前，还包括以下步骤：在所述衬底以及栅极上形成第三沉积层，所述第三沉积层与所述衬底的材料相同。
6.如权利要求5所述的方法，其特征在于，所述衬底、第一沉积层、第二沉积层以及第三沉积层均采用硅作为材料。
7.如权利要求5所述的方法，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层的厚度不超过20埃。
8.如权利要求5所述的方法，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层均采用原子层沉积的方法形成。
9.如权利要求8所述的方法，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层的材料为硅，原子层沉积的反应气体包括二氯二氢硅以及氢气。
10.如权利要求9所述的方法，其特征在于，在原子层沉积的过程中，使沉积的气压在5～50托的范围内，沉积温度在400～800摄氏度的范围内；二氯二氢硅的流量在10～500标况毫升每分，氢气的流量在1～100标准升每分钟。
11.如权利要求8所述的方法，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层的材料为硅，原子层沉积的反应气体包括乙硅烷。
12.如权利要求11所述的方法，其特征在于，在原子层沉积的过程中，使沉积的气压在100～500托的范围内，沉积温度在400～600摄氏度的范围内；乙硅烷的流量在500～1500标准升每分钟。
13.如权利要求3所述的方法，其特征在于，进行第一掺杂的步骤包括：对所述栅极两侧的第一沉积层进行轻掺杂，或者，对所述栅极两侧的第一沉积层以及衬底进行轻掺杂。
14.如权利要求3所述的方法，其特征在于，所述第二侧墙为氮氧化物侧墙。
15.一种半导体器件，其特征在于，包括：
衬底；
设于所述衬底上的栅极；
设于所述栅极的侧壁的侧墙；
设于所述栅极、侧墙以及衬底上的沉积层，所述沉积层与所述衬底的材料相同；
所述侧墙包括第一侧墙以及第二侧墙；
所述沉积层包括第一沉积层以及第二沉积层，其中：所述第一沉积层设于所述衬底、栅极以及第一侧墙上；
所述第二侧墙设于所述第一沉积层上；
所述第二沉积层设于第一沉积层以及第二侧墙上。
16.如权利要求15所述的半导体器件，其特征在于，在所述栅极与所述第一侧墙之间还设有第三沉积层，所述第三沉积层位于所述衬底与第一沉积层之间，所述第三沉积层与所述衬底的材料相同。
17.如权利要求15或者16所述的半导体器件，其特征在于，所述衬底、第一沉积层、第二沉积层以及第三沉积层的材料为硅。
18.如权利要求17所述的半导体器件，其特征在于，所述第一沉积层、第二沉积层以及第三沉积层的厚度不超过20埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754038.3A CN104752223B (zh) | 2013-12-31 | 2013-12-31 | 半导体器件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310754038.3A CN104752223B (zh) | 2013-12-31 | 2013-12-31 | 半导体器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104752223A CN104752223A (zh) | 2015-07-01 |
| CN104752223B true CN104752223B (zh) | 2017-12-29 |
Family
ID=53591733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310754038.3A Active CN104752223B (zh) | 2013-12-31 | 2013-12-31 | 半导体器件及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104752223B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010447B (zh) * | 2018-01-05 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100339961C (zh) * | 2002-03-19 | 2007-09-26 | 飞思卡尔半导体公司 | 集成电路器件及其方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100374550B1 (ko) * | 2000-01-25 | 2003-03-04 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US6645861B2 (en) * | 2001-04-18 | 2003-11-11 | International Business Machines Corporation | Self-aligned silicide process for silicon sidewall source and drain contacts |
| JP2005109381A (ja) * | 2003-10-02 | 2005-04-21 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2013
- 2013-12-31 CN CN201310754038.3A patent/CN104752223B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100339961C (zh) * | 2002-03-19 | 2007-09-26 | 飞思卡尔半导体公司 | 集成电路器件及其方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104752223A (zh) | 2015-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576389B (zh) | 鳍式场效应管及其制作方法 | |
| US8293608B2 (en) | Intermediate product for a multichannel FET and process for obtaining an intermediate product | |
| US8273664B2 (en) | Method for etching and filling deep trenches | |
| CN106653751B (zh) | 半导体器件及其制造方法 | |
| TW200612484A (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
| CN104733312A (zh) | 鳍式场效应晶体管的形成方法 | |
| WO2009129391A2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US8440529B2 (en) | Method of manufacturing superjunction structure | |
| US10068983B2 (en) | High-K metal gate | |
| CN103794543B (zh) | 隔离结构及其形成方法 | |
| US20110287613A1 (en) | Manufacturing method of superjunction structure | |
| US9099324B2 (en) | Semiconductor device with trench isolation | |
| CN104733311A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104979266A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101755333B (zh) | 用于在包含密间隔线的结构上形成具增加可靠度的层间介电材料的技术 | |
| US20120299121A1 (en) | Source/Drain Formation and Structure | |
| CN104752223B (zh) | 半导体器件及其形成方法 | |
| CN105140127B (zh) | 具有突变隧穿结的pnin/npip型utb‑soi tfet及制备方法 | |
| CN101996951B (zh) | 非易失性存储器结构及其形成方法 | |
| CN106571298B (zh) | 半导体结构的形成方法 | |
| CN105261567B (zh) | 嵌入式外延锗硅层的盖帽层的制作方法 | |
| TW201715652A (zh) | Ｃｍｏｓ結構其製備方法 | |
| CN102867749B (zh) | Mos晶体管的形成方法 | |
| CN102768953B (zh) | 一种消除侧墙宽度负载效应的工艺 | |
| CN105185838B (zh) | 薄膜晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |