JP2005109381A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005109381A JP2005109381A JP2003344056A JP2003344056A JP2005109381A JP 2005109381 A JP2005109381 A JP 2005109381A JP 2003344056 A JP2003344056 A JP 2003344056A JP 2003344056 A JP2003344056 A JP 2003344056A JP 2005109381 A JP2005109381 A JP 2005109381A
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- gate electrode
- oxide film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 125000006850 spacer group Chemical group 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 66
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 45
- 239000010941 cobalt Substances 0.000 claims description 6
- 229910017052 cobalt Inorganic materials 0.000 claims description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000007790 scraping Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 43
- 150000004767 nitrides Chemical class 0.000 description 21
- 238000001312 dry etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- -1 for example Chemical compound 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 サリサイド構造のＭＯＳ型半導体装置の製造方法において、ゲート電極と拡散層との間のリーク電流を防止し得るようにする。
【解決手段】 シリコン基板（１０１）上にゲート電極（１０５）を形成し、ゲート電極（１０５）の側面に第１のスペーサ（１１２）を形成し、ゲート電極（１０５）および第１のスペーサ（１１２）をマスクとして、シリコン基板（１０１）の表面を削り取って第１のスペーサ（１１２）の基底部に隣接した位置に段差部（１１８、１２８、１３８、１４８）を形成し、この段差部に第２のスペーサ（１１４ｒ）を形成し、第１のスペーサ（１１２）および第２のスペーサ（１１４ｒ）をマスクとして、シリコン基板（１０１）にシリサイド（１２４）を形成する。
【選択図】 図９
【解決手段】 シリコン基板（１０１）上にゲート電極（１０５）を形成し、ゲート電極（１０５）の側面に第１のスペーサ（１１２）を形成し、ゲート電極（１０５）および第１のスペーサ（１１２）をマスクとして、シリコン基板（１０１）の表面を削り取って第１のスペーサ（１１２）の基底部に隣接した位置に段差部（１１８、１２８、１３８、１４８）を形成し、この段差部に第２のスペーサ（１１４ｒ）を形成し、第１のスペーサ（１１２）および第２のスペーサ（１１４ｒ）をマスクとして、シリコン基板（１０１）にシリサイド（１２４）を形成する。
【選択図】 図９
Description
この発明は、半導体装置の製造方法に関し、特にサリサイド（salicide:
self-aligned silicide）構造のＭＯＳ型半導体装置の製造方法に関する。
self-aligned silicide）構造のＭＯＳ型半導体装置の製造方法に関する。
サリサイド構造のＭＯＳ型半導体装置の一例が下記の特許文献１に記載されている。
この半導体装置は、ゲート電極の上面と拡散層の表面とにシリサイド膜が選択的に形成されており、この結果拡散層の抵抗と配線としてのゲート電極の抵抗とが低減され、半導体装置の高速化、高性能化に大きく寄与している。シリサイドとしては、チタンシリサイド（ＴｉＳｉ２）やコバルトシリサイド（ＣｏＳｉ２）が用いられる。
拡散層の表面のシリサイドは、ゲート電極及びその側面のスペーサによってその形成領域が規制され、ゲート電極と整列したものとなるもので、自己整合型のシリサイド膜、即ちサリサイド膜と呼ばれる。
然るに、シリサイドが、スペーサの下の部分で横方向に過剰に成長して、シリサイドの端部がゲート電極に異常に近くなりすぎて、半導体装置の動作に際し、ゲートと拡散層との間にリーク電流が発生する恐れがあった。
本発明は、上記の問題に鑑みてなされたものであり、その目的は、ゲート電極と拡散層との間のリーク電流を防止し得る半導体装置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、
シリコン基板上のゲート電極を形成する工程と、
前記ゲート電極の側面に第１のスペーサを形成する工程と、
前記ゲート電極および前記第１のスペーサをマスクとして、シリコン基板の表面を削り取って前記第１のスペーサの基底部に隣接した位置に段差部を形成する工程と、
前記段差部に第２のスペーサを形成する工程と、
前記第１のスペーサおよび第２のスペーサをマスクとして、前記シリコン基板にシリサイドを形成する工程と
を有する。
シリコン基板上のゲート電極を形成する工程と、
前記ゲート電極の側面に第１のスペーサを形成する工程と、
前記ゲート電極および前記第１のスペーサをマスクとして、シリコン基板の表面を削り取って前記第１のスペーサの基底部に隣接した位置に段差部を形成する工程と、
前記段差部に第２のスペーサを形成する工程と、
前記第１のスペーサおよび第２のスペーサをマスクとして、前記シリコン基板にシリサイドを形成する工程と
を有する。
本発明によれば、第１のスペーサの基底部に隣接して、基板に段差部を形成し、この段差部に第２のスペーサを形成し、第１のスペーサのみならず第２のスペーサをもマスクとしてシリサイド層を形成することとしたので、シリサイドがゲート電極側に若干成長してもゲート電極と拡散層（ソース／ドレイン領域）の間のリーク電流を確実に防止することができる。
以下に図面を参照して本発明の実施の形態を説明する。
実施の形態１．
図１乃至図９に実施の形態１の製造方法の各過程における半導体装置の状態を示す。この半導体装置は、ＮＭＯＳＦＥＴを含むものである。
図１乃至図９に実施の形態１の製造方法の各過程における半導体装置の状態を示す。この半導体装置は、ＮＭＯＳＦＥＴを含むものである。
まず、図１に示すように、シリコン基板１０１上には、各素子を隣接素子から電気的に分離するための素子分離領域１０２が形成される。
このようなシリコン基板１０１上に厚さ３ｎｍ程度の酸化膜１０３を形成する。この酸化膜はゲート酸化膜（絶縁膜）となるものである。
このようなシリコン基板１０１上に厚さ３ｎｍ程度の酸化膜１０３を形成する。この酸化膜はゲート酸化膜（絶縁膜）となるものである。
次に、ゲート酸化膜１０３上の所定の位置にゲート電極１０５を形成する。このゲート電極１０５は、例えば、厚さ１２０ｎｍ程度のポリシリコン膜１０６と、その上に位置する厚さ１００ｎｍ程度のタングステン膜１０７と、その上に位置する厚さ２００ｎｍ程度の窒化膜（窒化珪素膜）１０８とを含む。
このようなゲート電極１０５は、酸化膜１０３の上、ポリシリコン層、タングステン層、窒化膜を順に形成し、パターニングすることにより形成される。
このようなゲート電極１０５は、酸化膜１０３の上、ポリシリコン層、タングステン層、窒化膜を順に形成し、パターニングすることにより形成される。
次に、ゲート電極１０５の上面及び側面、並びに基板１０１の表面に酸化膜１１０を形成する。これは例えば、ゲート酸化膜１０３およびゲート電極１０５を形成したシリコン基板１０１に対し、９００℃、ドライＯ２雰囲気中で熱酸化を行なうことにより行なわれる。酸化膜１１０の厚さは１０ｎｍ程度とする。図１は、酸化膜１１０が形成された状態を示す。
次に、図２に示すように、シリコン基板１０１の表面に例えばリンを４０ｋｅＶ、７Ｅ１３ｃｍ−２の条件でイオン注入し、Ｎ−層（Ｎ型の低濃度拡散層）１１５を形成する。このように、低濃度拡散層１１５は、ゲート電極１０５及びその側面に形成された酸化膜１１０をマスクとして、自己整合的に形成される。
次に、図３に示すように、酸化膜１１０で覆われたゲート電極１０５の上面及び側面、並びに基板１０１の表面上に、例えばＬＰＣＶＤ法で、窒化膜１１２を形成する。
次に、図４に示すように、異方性エッチングを行なうことにより、ゲート電極１０５の上面の窒化膜１１２及び酸化膜１１０、並びに基板１０１の表面の窒化膜１１２及び酸化膜１１０及び１０３をエッチング除去する一方、ゲート電極１０５の側面上の窒化膜１１２を残すとともに、さらにオーバーエッチングにより、基板１０１の表面を２５ｎｍ程度削り取る。
ゲート電極１０５の側面に残った窒化膜１１２は、スペーサとなるものであり、その厚さ（横方向、即ちゲート電極１０５の側面に垂直な方向の寸法）は例えば６０ｎｍ程度とする。なお、スペーサ１１２は、後述の第２のスペーサとの区別のため、第１のスペーサと呼ばれることもある。
このような異方性エッチングは、例えば、マグネトロンＲＩＥタイプのエッチング装置を用いて、例えば処理圧力１８ｍＴ、ＲＦ出力５００Ｗ、ＣＨＦ３／Ａｒ／Ｏ２：３０／７０／５ｓｃｃｍの混合ガスを用い、下部電極温度を５０℃とし、処理時間３５秒で行なわれる。
さらに、同じく、マグネトロンＲＩＥタイプのエッチング装置を用いて、例えば処理圧力１８ｍＴ、ＲＦ出力５００Ｗ、ＣＨＦ３／Ａｒ／Ｏ２：５０／７０／３ｓｃｃｍの混合ガスを用い、下部電極温度を５０℃とし、処理時間１０秒で、オーバーエッチングを行うことにより基板１０１の表面を２５ｎｍ程度削り取るとともに、第１のスペーサ１１２の基底部に隣接する部分に、基板１０１の段差部（ステップ状部）１１８が形成される。この実施の形態１では、段差部１１８は、基板１０１の表面に対して傾斜した、上向きの傾斜面１１８ａを有するように形成される。この傾斜面１１８ａの上端は、第１のスペーサ１１２の基底部に隣接した位置で、基板１０１のうちの、第１のスペーサ１１２などで覆われていて、上記の異方性エッチングで削り取られなかった部分に接続され、傾斜面１１８ａの下端が基板１０１のうちの、上記のエッチングで削り取られた部分の表面に接続されている。
この後、図５に示すように、ゲート電極１０５の上面、第１のスペーサ（窒化膜）１１２の側面、基板１０１の表面に酸化膜１１４を形成する。これは例えば、図４に示す構造体を、８５０℃、ドライＯ２雰囲気中で熱酸化することにより行なわれる。酸化膜１１４の厚さは２０ｎｍ程度とする。
この後、ゲート電極１０５、並びにゲート電極１０５の側面の酸化膜１１０、第１のスペーサ１１２及び酸化膜１１４ｒをマスクとして、例えば砒素を５０ｋｅＶ、３Ｅ１５ｃｍ−２の条件でイオン注入し、１０００℃で２０秒間Ｎ２中で活性化し、Ｎ＋層、即ちＮ型の高濃度拡散層１１６を形成する。この高濃度拡散層１１６は拡散層ソース／ドレイン領域を形成するものである。
このように、高濃度拡散層１１６は、ゲート電極１０５、並びにその側面に形成された酸化膜１１０、第１のスペーサ１１２及び酸化膜１１４をマスクとして、自己整合的に形成される。
次に、ゲート電極１０５の上面、第１のスペーサ１１２の側面、及び基板１０１の拡散層（ソース／ドレイン領域）の表面上の酸化膜１１４を除去する。
これはフォトリソグラフィーにより行なわれる。即ち、まず、ゲート電極１０５の上面及び側面を含む基板１０１の全面にレジスト膜を形成し、選択的露光を行い、レジストパターン１２０を形成する（図６及び図７）。このレジストパターン１２０は、素子領域（一対の拡散層１１６及びこれらの拡散層１１６相互間に位置するゲート電極１０５の上面）に対応する略矩形の開口１２２を有する一方、上記の素子領域外の部分を覆うものである(図７参照)。
これはフォトリソグラフィーにより行なわれる。即ち、まず、ゲート電極１０５の上面及び側面を含む基板１０１の全面にレジスト膜を形成し、選択的露光を行い、レジストパターン１２０を形成する（図６及び図７）。このレジストパターン１２０は、素子領域（一対の拡散層１１６及びこれらの拡散層１１６相互間に位置するゲート電極１０５の上面）に対応する略矩形の開口１２２を有する一方、上記の素子領域外の部分を覆うものである(図７参照)。
次に、異方性エッチングにより、レジストパターン１２０の開口１２２内に位置する酸化膜１１４、即ち基板１０１の素子領域の酸化膜１１４を除去する（図８）。この除去は、異方性エッチングにより行われる。エッチングが異方性エッチングにより行なわれるので、基板１０１の段差部１１８の酸化膜１１４ｒが残される。
この異方性エッチングは、例えばドライエッチングにより行なわれる。例えば、マグネトロンエッチャで、処理圧力４０ｍＴ、ＲＦ出力３００Ｗ、Ｃ４Ｆ８／Ａｒ／Ｏ２：２０／５００／４ｓｃｃｍの混合ガスで行なう。
この処理によって、上記のように、段差部１１８に酸化膜１１４ｒが残る。この酸化膜１１４ｒは第２のスペーサとして用いられる。なお、素子領域外にも酸化膜１１４が残るが、これは図示されていない。
次に、残っているレジストパターン１２０を除去する。
次に、酸化膜１１４（段差部１１８上の酸化膜１１４ｒを含む）、酸化膜１１０及び第１のスペーサ１１２のいずれに覆われていない部分にシリサイド、例えばコバルトシリサイドを形成する。これは、基板１０１の全面に金属例えばコバルトをスパッタリングにより厚さ６ｎｍ程度堆積させ、熱処理によりシリサイド化する。例えば、Ｎ２中で３０秒間熱処理を施し、拡散層（ソース／ドレイン領域）及びゲート電極１０５上のコバルトをシリサイド化する。図９には、シリサイド化された部分が符号１２４、１２６で示されている。
拡散層の表面部に形成されたシリサイド層１２４は、ゲート電極１０５、並びにゲート電極１０５の側面に形成された酸化膜１１０及び第１のスペーサ（窒化膜）１１２、及び段差部１１８の第２のスペーサ（酸化膜）１１４ｒと自己整合的に形成されているので、自己整合的シリサイド層、即ちサリサイド層とも呼ばれる。
サリサイド層１２４の形成に際し、第１のスペーサ１１０のみならず、第２のスペーサ１１４ｒがマスクとして働くので、拡散層（ソース／ドレイン領域）のうちの第２のスペーサ１１４ｒに覆われていない部分のゲート電極１０５側の端部と、ゲート電極１０５との間の間隔Ｄｓが比較的大きく、サリサイド層１２４が、第１のスペーサ１１０や第２のスペーサ１１４ｒの下部において、ゲート電極１０５の側に若干成長した場合にも、サリサイド層１２４と、ゲート電極１０５との距離が小さくなりすぎることが回避される。この結果、ゲート電極１０５とサリサイド層１２４（乃至はサリサイド層１２４が形成された拡散層１１６）との間のリーク電流を確実に防止することができる。
即ち、従来の方法で形成されたＭＯＳトランジスタは、図９の酸化膜１１４ｒで形成された第２のスペーサが存在せず、図１０に示すような構造を有するため、拡散層（ソース／ドレイン領域）のうちの第１のスペーサ１１２で覆われていない部分の、ゲート電極１０５に近い側の端部とゲート電極１０５との間隔Ｄａが比較的小さく、サリサイド層１２４がゲート電極側に成長した場合に、ゲート電極１０５との距離が小さくなりすぎて、リーク電流Ｌｃが流れることがあったが、上記の実施の形態のように第２のスペーサ１１４ｒを設ける結果、このようなリーク電流の発生を抑制することができる。
実施の形態２．
上記の実施の形態１では、段差部１１８が、上向きの傾斜面１１８ａを有するように形成されたものであるが、このようにする代わりに、図１１に示すように、垂直な面１２８ａを有する段差部１２８を形成することとしても良い。
上記の実施の形態１では、段差部１１８が、上向きの傾斜面１１８ａを有するように形成されたものであるが、このようにする代わりに、図１１に示すように、垂直な面１２８ａを有する段差部１２８を形成することとしても良い。
この場合、図３までの工程は、実施の形態１について説明したのと同様である。
図３の構造体に対し、異方性エッチングを行なうことにより、ゲート電極１０５の上面の窒化膜１１２及び酸化膜１１０、並びに基板１０１の表面の窒化膜１１２及び酸化膜１１０及び１０３をエッチング除去する一方、ゲート電極１０５の側面上の窒化膜１１２を残すとともに、さらにオーバーエッチングにより、基板１０１の表面を２５ｎｍ程度削り取る。
ゲート電極１０５の側面に残った窒化膜１１２は、スペーサ（第１のスペーサ）となるものであり、その厚さは例えば６０ｎｍ程度とする。
このような異方性エッチングは、例えば、マグネトロンＲＩＥタイプのエッチング装置を用いて、例えば処理圧力１８ｍＴ、ＲＦ出力５００Ｗ、ＣＨＦ３／Ａｒ／Ｏ２：３０／７０／５ｓｃｃｍの混合ガスを用い、下部電極温度を５０℃とし、処理時間３５秒で行なわれる。
さらに、同じく、マグネトロンＲＩＥタイプのエッチング装置を用いて、例えば処理圧力１８ｍＴ、ＲＦ出力５００Ｗ、ＣＨＦ３／Ａｒ／Ｏ２：３０／７０／５ｓｃｃｍの混合ガスを用い、下部電極温度を５０℃とし、処理時間７秒で、オーバーエッチングを行うことにより基板１０１の表面を２５ｎｍ程度削り取るとともに、第１のスペーサ１１２の基底部に隣接する位置に段差部１２８を形成する。この実施の形態では、段差部１２８は、基板１０１の表面に対して垂直な面１２８ａを有するように形成される。この垂直な面１２８ａは、ゲートの長さ方向（図において左右方向）に対して垂直であり、この垂直な面１２８ａの上端は、第１のスペーサ１１２の基底部に隣接した位置で、基板１０１のうちの、第１のスペーサ１１２などで覆われていて、上記の異方性エッチングで削り取られなかった部分に接続され、垂直な面１２８ａの下端が基板１０１のうちの、上記のエッチングで削り取られた部分の表面に接続されている。
この後、図１２に示すように、実施の形態１と同様にして、ゲート電極１０５の上面、第１のスペーサ１１２の側面、基板１０１の表面に厚さ２０ｎｍ程度の酸化膜１１４を形成する。
この後、実施の形態１と同様に、イオン注入などにより、ソース／ドレイン領域を構成する高濃度拡散層１１６を形成する。
次に、実施の形態１と同様に、ゲート電極１０５の上面、第１のスペーサ１１２の側面、及び基板１０１の拡散層の表面上の酸化膜１１４を除去する。
次に、実施の形態１と同様に、レジストパターン１２０の開口１２２内に位置する酸化膜１１４、即ち基板１０１の素子領域の酸化膜１１４を除去する（図１３）。この除去は、異方性エッチングにより行われる。エッチングが異方性エッチングにより行なわれるので、基板１０１の段差部１２８の酸化膜１１４ｒが残される（図１３）。
この処理によって上記のように段差部１２８に残された酸化膜１１４ｒは第２のスペーサとして用いられる。
次に、残っているレジストパターン１２０を除去する。
次に、酸化膜１１４（段差部１２８上の酸化膜１１４ｒを含む）、酸化膜１１０及び第１のスペーサ１１２のいずれに覆われていない部分にシリサイド層１２４、１２６を形成する（図１４）。
拡散層の表面部に形成されたシリサイド層１２４は、ゲート電極１０５、並びにゲート電極１０５の側面に形成された酸化膜１１０及び第１のスペーサ１１２、及び段差部１２８の第２のスペーサ（酸化膜）１１４ｒと自己整合的に形成されているので、サリサイド層とも呼ばれる。
サリサイド層１２４の形成に際し、第１のスペーサ１１０のみならず、第２のスペーサ１１４ｒがマスクとして働くので、拡散層（ソース／ドレイン領域）のうちの第２のスペーサ１１４ｒに覆われていない部分のゲート電極１０５側の端部と、ゲート電極１０５との間の間隔Ｄｓが比較的大きく、サリサイド層１２４が、第１のスペーサ１１０や第２のスペーサ１１４ｒの下部において、ゲート電極１０５の側に若干成長した場合にも、サリサイド層１２４と、ゲート電極１０５との距離が小さくなりすぎることが回避される。この結果、ゲート電極１０５とサリサイド層１２４（乃至はサリサイド層１２４が形成された拡散層１１６）との間のリーク電流を確実に防止することができる。
また段差部が垂直面で構成されているので、酸化膜１１４を除去する異方性エッチングの際、段差部の酸化膜を確実に残すことができ、第２のスペーサを確実に形成することができる。
さらに段差部が垂直面で構成されるので、第２のスペーサがより厚く安定して形成されるので、シリサイドの過剰成長によるゲート電極と拡散層（ソース／ドレイン）間のリーク電流を一層確実に防止することができる。
さらにまた、ゲート長を実質的に変えることなく、リーク電流を防止することができる。
さらに段差部が垂直面で構成されるので、第２のスペーサがより厚く安定して形成されるので、シリサイドの過剰成長によるゲート電極と拡散層（ソース／ドレイン）間のリーク電流を一層確実に防止することができる。
さらにまた、ゲート長を実質的に変えることなく、リーク電流を防止することができる。
実施の形態３．
上記の実施の形態１では、段差部１１８が、上向きの傾斜面１１８ａを有するように形成されたものであり、実施の形態２では、段差部１２８が垂直な面１２８ａを有するように形成されたものであるが、このようにする代わりに、図１５に示すように、ゲート電極に向かって凸の曲面１３８ａを有する段差部（ラウンド状の段差部）１３８を形成することとしても良い。
上記の実施の形態１では、段差部１１８が、上向きの傾斜面１１８ａを有するように形成されたものであり、実施の形態２では、段差部１２８が垂直な面１２８ａを有するように形成されたものであるが、このようにする代わりに、図１５に示すように、ゲート電極に向かって凸の曲面１３８ａを有する段差部（ラウンド状の段差部）１３８を形成することとしても良い。
この場合、図３までの工程は、実施の形態１について説明したのと同様である。
図３の構造体に対し、異方性エッチングを行なうことにより、ゲート電極１０５の上面の窒化膜１１２及び酸化膜１１０、並びに基板１０１の表面の窒化膜１１２及び酸化膜１１０及び１０３をエッチング除去する一方、ゲート電極１０５の側面上の窒化膜１１２を残すとともに、さらにダウンフロータイプのエッチング装置を用いて、基板１０１の表面を２５ｎｍ程度削り取る。
ゲート電極１０５の側面に残った窒化膜１１２は、スペーサ（第１のスペーサ）となるものであり、その厚さは例えば６０ｎｍ程度とする。
このような異方性エッチングは、例えば、マグネトロンＲＩＥタイプのエッチング装置を用いて、例えば処理圧力１８ｍＴ、ＲＦ出力５００Ｗ、ＣＨＦ３／Ａｒ／Ｏ２：３０／７０／５ｓｃｃｍの混合ガスを用い、下部電極温度を５０℃とし、処理時間３５秒で行なわれる。
その後、マイクロ波タイプのケミカル・ドライ・エッチング装置を用いて、例えば処理圧力３０Ｐａ、マイクロ波出力４００Ｗ、ＣＦ４／Ｏ２：１５０／１５０ｓｃｃｍの混合ガスを用い、下部電極温度を２５℃とし、処理時間４０秒で、オーバーエッチングを行うことにより、シリコン基板１０１の表面を２５ｎｍ程度削り取るととともに、第１のスペーサ１１２の基底部に隣接した位置にラウンド状の段差部１３８を形成するようなエッチングを行う。
このラウンド状の段差部は、縦断面がゲート電極１０５側に凸となる曲面、例えば略円筒状の面（縦断面が略円弧状の面）１３８ａを有するように形成される。曲面１３８ａの上端は、第１のスペーサ１１２の基底部に隣接した位置で、基板１０１のうちの、第１のスペーサ１１２などで覆われていて、上記の異方性エッチングで削り取られなかった部分に接続され、曲面１３８ａの下端が基板１０１のうちの、上記のエッチングで削り取られた部分の表面に接続されている。
この後、図１６に示すように、実施の形態１と同様にして、ゲート電極１０５の上面、第１のスペーサ１１２の側面、基板１０１の表面に厚さ２０ｎｍ程度の酸化膜１１４を形成する。
この後、実施の形態１と同様に、イオン注入などにより、ソース／ドレイン領域を構成する高濃度拡散層１１６を形成する。
次に、実施の形態１と同様に、ゲート電極１０５の上面、第１のスペーサ１１２の側面、及び基板１０１の拡散層の表面上の酸化膜１１４を除去する。
次に、実施の形態１と同様に、レジストパターン１２０の開口１２２内に位置する酸化膜１１４、即ち基板１０１の素子領域の酸化膜１１４を除去する（図１７）。エッチングが異方性エッチングにより行なわれるので、基板１０１の段差部１３８の酸化膜１１４ｒが残される（図１７）。
この処理によって上記のように段差部１３８に残された酸化膜１１４ｒは第２のスペーサとして用いられる。
次に、残っているレジストパターン１２０を除去する。
次に、酸化膜１１４（段差部１３８上の酸化膜１１４ｒを含む）、酸化膜１１０及び第１のスペーサ１１２のいずれに覆われていない部分にシリサイド層１２４、１２６を形成する（図１８（ａ）、（ｂ））。なお、図１８（ｂ）は、図１８（ａ）の酸化膜１１４ｒの部分を拡大して示すものである。
拡散層の表面部に形成されたシリサイド層１２４は、ゲート電極１０５、並びにゲート電極１０５の側面に形成された酸化膜１１０及び第１のスペーサ１１２、及び段差部１３８の酸化膜１１４ｒと自己整合的に形成されているので、サリサイド層とも呼ばれる。
サリサイド層１２４の形成に際し、第１のスペーサ１１０のみならず、第２のスペーサ１１４ｒがマスクとして働くので、拡散層（ソース／ドレイン領域）のうちの第２のスペーサ１１４ｒに覆われていない部分のゲート電極１０５側の端部と、ゲート電極１０５との間の間隔Ｄｓが比較的大きく、サリサイド層１２４が、第１のスペーサ１１０や第２のスペーサ１１４ｒの下部において、ゲート電極１０５の側に若干成長した場合にも、サリサイド層１２４と、ゲート電極１０５との距離が小さくなりすぎることが回避される。この結果、ゲート電極１０５とサリサイド層１２４（乃至はサリサイド層１２４が形成された拡散層１１６）との間のリーク電流を確実に防止することができる。
また段差部がラウンド状に形成されているので、酸化膜１１４を除去する異方性エッチングの際、段差部の酸化膜を確実に残すことができ、第２のスペーサを確実に形成することができる。
さらに段差部がラウンド状に形成されるので、第２のスペーサがより厚く安定して形成されるので、シリサイドの過剰成長によるゲート電極と拡散層（ソース／ドレイン）間のリーク電流を確実に防止することができる。
さらに段差部がラウンド状に形成されるので、第２のスペーサがより厚く安定して形成されるので、シリサイドの過剰成長によるゲート電極と拡散層（ソース／ドレイン）間のリーク電流を確実に防止することができる。
実施の形態４．
上記の実施の形態１では、段差部１１８が、上向きの傾斜面１１８ａを有するように形成されたものであり、実施の形態２では、段差部１２８が垂直な面１２８ａを有するように形成されたものであり、実施の形態３では段差部１３８が曲面１３８ａを有するように形成されたものであるが、このようにする代わりに、図１９に示すように、下向きの傾斜面を有する段差部（逆テーパ状の段差部）１４８を形成することとしても良い。
上記の実施の形態１では、段差部１１８が、上向きの傾斜面１１８ａを有するように形成されたものであり、実施の形態２では、段差部１２８が垂直な面１２８ａを有するように形成されたものであり、実施の形態３では段差部１３８が曲面１３８ａを有するように形成されたものであるが、このようにする代わりに、図１９に示すように、下向きの傾斜面を有する段差部（逆テーパ状の段差部）１４８を形成することとしても良い。
この場合、図３までの工程は、実施の形態１について説明したのと同様である。
図３の構造体に対し、異方性エッチングを行なうことにより、ゲート電極１０５の上面の窒化膜１１２及び酸化膜１１０、並びに基板１０１の表面の窒化膜１１２及び酸化膜１１０及び１０３をエッチング除去する一方、ゲート電極１０５の側面上の窒化膜１１２を残すとともに、さらにマグネトロンタイプのエッチング装置を用いて、基板１０１の表面を２５ｎｍ程度削り取る。
ゲート電極１０５の側面に残った窒化膜１１２は、スペーサ（第１のスペーサ）となるものであり、その厚さは例えば６０ｎｍ程度とする。
このような異方性エッチングは、例えば、マグネトロンＲＩＥタイプのエッチング装置を用いて、例えば処理圧力１８ｍＴ、ＲＦ出力５００Ｗ、ＣＨＦ３／Ａｒ／Ｏ２：３０／７０／５ｓｃｃｍの混合ガスを用い、下部電極温度を５０℃とし、処理時間３５秒で行なわれる。
その後、ＩＣＰタイプのドライ・エッチング装置を用いて、例えば処理圧力５０ｍＴ、ソース出力３００Ｗ、ＲＦ出力１００Ｗ、Ｈｅ／Ｏ２／ＨＢｒ：１００／１／１００ｓｃｃｍの混合ガスを用い、下部電極温度を２５℃とし、処理時間１５秒で、オーバーエッチングを行うことにより、シリコン基板１０１の表面を２５ｎｍ程度削り取るとともに、第１のスペーサ１１２の基底部に隣接した位置に逆テーパ状の段差部１４８を形成するようなエッチングを行う。
この逆テーパ状の段差部１４８は、下向きの傾斜面１４８ａを有するものであり、傾斜面１４８ａの上端が、第１のスペーサ１１２の基底部に隣接した位置で、基板１０１のうちの、第１のスペーサ１１２などで覆われていて、上記の異方性エッチングで削り取られなかった部分に接続され、傾斜面１４８ａの下端が基板１０１のうちの、上記のエッチングで削り取られた部分の表面に接続されている。
この後、図２０に示すように、実施の形態１と同様にして、ゲート電極１０５の上面、第１のスペーサ１１２の側面、基板１０１の表面に厚さ２０ｎｍ程度の酸化膜１１４を形成する。
この後、実施の形態１と同様に、イオン注入などにより、ソース／ドレイン領域を構成する高濃度拡散層１１６を形成する。
次に、実施の形態１と同様に、ゲート電極１０５の上面、第１のスペーサ１１２の側面、及び基板１０１の拡散層（ソース／ドレイン領域）上の酸化膜１１４を除去する。
次に、実施の形態１と同様に、実施の形態１と同様に、レジストパターン１２０の開口１２２内に位置する酸化膜１１４、即ち基板１０１の素子領域の酸化膜１１４を除去する（図２１）。エッチングが異方性エッチングにより行なわれるので、基板１０１の段差部１４８の酸化膜１１４ｒが残される（図２１）。
この処理によって上記のように、段差部１４８に残された酸化膜１１４ｒは第２のスペーサとして用いられる。
次に、残っているレジストパターン１２０を除去する。
次に、酸化膜１１４（段差部１４８上の酸化膜１１４ｒを含む）、酸化膜１１０及び第１のスペーサ１１２のいずれに覆われていない部分にシリサイド層１２４、１２６を形成する（図２２（ａ）、（ｂ））。なお、図２２（ｂ）は、図２２（ａ）の酸化膜１１４ｒの部分を拡大して示すものである。
拡散層の表面部に形成されたシリサイド層１２４は、ゲート電極１０５、並びにゲート電極１０５の側面に形成された酸化膜１１０及び第１のスペーサ１１２、及び段差部１４８の酸化膜１１４ｒと自己整合的に形成されているので、サリサイド層とも呼ばれる。
サリサイド層１２４の形成に際し、第１のスペーサ１１０のみならず、第２のスペーサ１１４ｒがマスクとして働くので、拡散層（ソース／ドレイン領域）のうちの第２のスペーサ１１４ｒに覆われていない部分のゲート電極１０５側の端部と、ゲート電極１０５との間の間隔Ｄｓが比較的大きく、サリサイド層１２４が、第１のスペーサ１１０や第２のスペーサ１１４ｒの下部において、ゲート電極１０５の側に若干成長した場合にも、サリサイド層１２４と、ゲート電極１０５との距離が小さくなりすぎることが回避される。この結果、ゲート電極１０５とサリサイド層１２４（乃至はサリサイド層１２４が形成された拡散層１１６）との間のリーク電流を確実に防止することができる。
また段差部が逆テーパ状に形成されているので、酸化膜１１４を除去する異方性エッチングの際、段差部の酸化膜を確実に残すことができ、第２のスペーサを確実に形成することができる。
さらに段差部が逆テーパ状に形成されるので、第２のスペーサがより厚く安定して形成されるので、シリサイドの過剰成長によるゲート電極と拡散層（ソース／ドレイン）間のリーク電流を確実に防止することができる。
さらに段差部が逆テーパ状に形成されるので、第２のスペーサがより厚く安定して形成されるので、シリサイドの過剰成長によるゲート電極と拡散層（ソース／ドレイン）間のリーク電流を確実に防止することができる。
なお、上記の実施の形態では、シリサイドとしてコバルトシリサイドが用いられているが、本発明はこれに限定されず、例えばチタンシリサイドの場合にも適用可能である。
１０１ 基板、 １０５ ゲート電極、 １１２ 第１のスペーサ
１１４ｒ 第２のスペーサ、 １１８、１２８、１３８、１４８ 段差部、 １２４、１２６ シリサイド層。
１１４ｒ 第２のスペーサ、 １１８、１２８、１３８、１４８ 段差部、 １２４、１２６ シリサイド層。
Claims (11)
- シリコン基板上のゲート電極を形成する工程と、
前記ゲート電極の側面に第１のスペーサを形成する工程と、
前記ゲート電極および前記第１のスペーサをマスクとして、シリコン基板の表面を削り取って前記第１のスペーサの基底部に隣接した位置に段差部を形成する工程と、
前記段差部に第２のスペーサを形成する工程と、
前記第１のスペーサおよび第２のスペーサをマスクとして、前記シリコン基板にシリサイドを形成する工程と
を有する半導体装置の製造方法。 - 前記段差部が上向きの傾斜面を有するように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記段差部が前記シリコン基板の表面に対して垂直な面を有するように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記段差部が、前記ゲート電極に向かって凸となる曲面を有するように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記段差部が下向きの傾斜面を有するように形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記シリサイドの形成が、金属をスパッタリングしてシリコン基板の表面に堆積させ、熱処理を行なうことによりなされることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記金属がコバルトであることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記ゲート電極が、ゲート酸化膜上に位置するポリシリコン層、その上に位置するタングステン層、その上に位置する窒化珪素膜で形成されたものであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記ゲート電極の側面に側壁酸化膜が形成され、その上に前記第１のスペーサが形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２のスペーサは、酸化膜で形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第２のスペーサの形成は、基板の表面を覆う酸化膜を形成した後、基板表面のうちの素子領域以外の部分をレジストパターンで覆い、この状態で前記酸化膜に対して異方性エッチングを行うことによりなされることを特徴とする請求項１０に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003344056A JP2005109381A (ja) | 2003-10-02 | 2003-10-02 | 半導体装置の製造方法 |
| US10/761,186 US7078287B2 (en) | 2003-10-02 | 2004-01-22 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003344056A JP2005109381A (ja) | 2003-10-02 | 2003-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005109381A true JP2005109381A (ja) | 2005-04-21 |
Family
ID=34386300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003344056A Pending JP2005109381A (ja) | 2003-10-02 | 2003-10-02 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7078287B2 (ja) |
| JP (1) | JP2005109381A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100654000B1 (ko) | 2005-10-31 | 2006-12-06 | 주식회사 하이닉스반도체 | 금속실리사이드막을 갖는 반도체소자의 제조방법 |
| JP2006351735A (ja) * | 2005-06-14 | 2006-12-28 | Sharp Corp | Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ |
| JP2007184420A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体装置の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7259050B2 (en) * | 2004-04-29 | 2007-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of making the same |
| JP4971593B2 (ja) * | 2005-01-11 | 2012-07-11 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US7696578B2 (en) * | 2006-02-08 | 2010-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Selective CESL structure for CMOS application |
| US8765556B2 (en) * | 2009-12-23 | 2014-07-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating strained structure in semiconductor device |
| FR3011386B1 (fr) * | 2013-09-30 | 2018-04-20 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Transistor mos a espaceurs d'air |
| CN104752223B (zh) * | 2013-12-31 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186085A (ja) | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
| US6893980B1 (en) * | 1996-12-03 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method therefor |
| US6372673B1 (en) * | 2001-02-13 | 2002-04-16 | Advanced Micro Devices, Inc. | Silicon-starved nitride spacer deposition |
| US6417056B1 (en) * | 2001-10-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge |
| US6753242B2 (en) * | 2002-03-19 | 2004-06-22 | Motorola, Inc. | Integrated circuit device and method therefor |
-
2003
- 2003-10-02 JP JP2003344056A patent/JP2005109381A/ja active Pending
-
2004
- 2004-01-22 US US10/761,186 patent/US7078287B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351735A (ja) * | 2005-06-14 | 2006-12-28 | Sharp Corp | Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ |
| KR100654000B1 (ko) | 2005-10-31 | 2006-12-06 | 주식회사 하이닉스반도체 | 금속실리사이드막을 갖는 반도체소자의 제조방법 |
| US7566603B2 (en) * | 2005-10-31 | 2009-07-28 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device having metal silicide layer |
| JP2007184420A (ja) * | 2006-01-06 | 2007-07-19 | Nec Electronics Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7078287B2 (en) | 2006-07-18 |
| US20050074941A1 (en) | 2005-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5783475A (en) | Method of forming a spacer | |
| US6245626B1 (en) | Method of fabricating a MOS device using a sacrificial layer and spacer | |
| JP2005116633A (ja) | 半導体装置及びその製造方法 | |
| JP4526607B2 (ja) | 突き合せコンタクトを有する半導体素子の製造方法 | |
| JP2005109381A (ja) | 半導体装置の製造方法 | |
| KR100465874B1 (ko) | 반도체 소자 제조방법 | |
| KR100318311B1 (ko) | 반도체장치의 실리사이드층 형성방법 | |
| US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
| JP3041369B2 (ja) | セルフアライン珪化物の製造方法 | |
| JP2010165907A (ja) | 半導体装置の製造方法 | |
| JPH09260656A (ja) | 半導体装置の製造方法 | |
| JP4409983B2 (ja) | 半導体装置及びその製造方法 | |
| JP4981288B2 (ja) | 半導体装置のシリサイド膜の形成方法 | |
| JP2002246593A (ja) | 半導体装置及びその製造方法 | |
| KR100602122B1 (ko) | 반도체 소자의 제조방법 | |
| JP2822795B2 (ja) | 半導体装置の製造方法 | |
| KR100628221B1 (ko) | 반도체 소자의 제조방법 | |
| KR100487629B1 (ko) | 반도체 소자의 살리사이드막을 갖는 게이트 형성방법 | |
| KR100832712B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| JPH10150046A (ja) | 半導体装置及びその製造方法 | |
| KR100444720B1 (ko) | 반도체소자의 살리사이드막 제조방법 | |
| KR20010038087A (ko) | 반도체 소자의 제조방법 | |
| KR20050024667A (ko) | 반도체소자의 버팅컨택 형성방법 | |
| JP2008071914A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |