JP2005116633A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005116633A
JP2005116633A JP2003345956A JP2003345956A JP2005116633A JP 2005116633 A JP2005116633 A JP 2005116633A JP 2003345956 A JP2003345956 A JP 2003345956A JP 2003345956 A JP2003345956 A JP 2003345956A JP 2005116633 A JP2005116633 A JP 2005116633A
Authority
JP
Japan
Prior art keywords
gate
fin
silicon layer
gate electrode
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003345956A
Other languages
English (en)
Other versions
JP3863516B2 (ja
Inventor
Tomohiro Saito
友博 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003345956A priority Critical patent/JP3863516B2/ja
Priority to US10/796,183 priority patent/US20050074972A1/en
Publication of JP2005116633A publication Critical patent/JP2005116633A/ja
Application granted granted Critical
Publication of JP3863516B2 publication Critical patent/JP3863516B2/ja
Priority to US11/882,618 priority patent/US20070284583A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】側壁絶縁膜を形成することなく、ＬＤＤ構造のソース・ドレイン領域を容易に形成することの可能な、フィン型電界効果半導体装置の製造方法、及び半導体装置を提供すること。
【解決手段】フィン型シリコン層にゲート電極（又はダミーゲート）を形成した後、このゲート電極（又はダミーゲート）をマスクとしてフィン型シリコン層に不純物を導入して、第１の不純物領域を形成し、次いでゲート電極（又はダミーゲート）をエッチングしてその寸法を縮小し、この縮小された寸法のゲート電極（又はダミーゲート）をマスクとしてフィン型シリコン層に不純物を導入して、第２の不純物領域を形成することを特徴とする。
【選択図】 図５

Description

本発明は、半導体装置及びその製造方法に係り、特に、３次元構造のフィン型電界効果半導体装置及びその製造方法に関する。
シリコン半導体トランジスタの微細化が進むにつれ、従来の平面型トランジスタに代わって、３次元構造のフィン型電界効果トランジスタが検討されている。このフィン型電界効果トランジスタは、突起状のシリコン層の両側面をチャネルとするダブルゲート型電界効果トランジスタであり、例えば特許文献１に記載の方法により作成することが出来る。
しかし、この方法によると、ソース・ドレイン拡散領域を形成する際に、通常の平面型トランジスタの製造プロセスのように、ゲート電極を形成した後、延長部、例えばＬＤＤ領域のイオン注入を行い、次いでゲート電極の側面部分に側壁を形成し、その後、ＬＤＤ領域より高濃度のイオン注入を行って、ソース・ドレイン領域を形成する際に、次のような不都合が生じる。
即ち、フィン型電界効果トランジスタでは、ゲート電極の形成後にその側壁に絶縁膜を形成しようとすると、フィン型シリコン層のソース・ドレイン拡散領域やチャネルが形成される部分の側面にも同時に側壁絶縁膜が形成されてしまい、ソース・ドレイン領域形成のためのイオン注入が出来ないという問題がある。
特開２００２−１１０９６３号公報
本発明は、このような事情の下になされ、側壁絶縁膜を形成することなく、ＬＤＤ構造のソース・ドレイン領域を容易に形成することの可能な、フィン型電界効果半導体装置の製造方法、及び半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は、以下に示す種々の態様に係る半導体装置の製造方法及び半導体装置を提供する。
本発明の第１の態様は、半導体基板表面のシリコン層上にマスク材を形成する工程と、前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、前記フィン型シリコン層の側面にゲート絶縁膜を形成する工程と、全面にゲート材を堆積する工程と、前記ゲート材をパターニングして、ゲート電極を形成する工程と、前記ゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、前記ゲート電極をエッチングして、寸法が縮小されたゲート電極を形成する工程と、前記寸法が縮小されたゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
本発明の第２の態様は、半導体基板表面のシリコン層上にマスク材を形成する工程と、前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、前記フィン型シリコン層の側面にゲート絶縁膜を形成する工程と、全面にゲート材を堆積する工程と、前記ゲート材を平坦化し、前記マスク材を露出させる工程と、前記ゲート材をパターニングして、ゲート電極を形成する工程と、前記ゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、前記ゲート電極をエッチングして寸法が縮小されたゲート電極を形成する工程と、前記寸法が縮小されたゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
本発明の第３の態様は、半導体基板表面のシリコン層上にマスク材を形成する工程と、前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、前記フィン型シリコン層の側面にゲート絶縁膜を形成する工程と、全面に第１のゲート材を堆積する工程と、前記第１のゲート材を平坦化し、前記マスク材を露出させる工程と、全面に第２のゲート材を堆積する工程と、前記第１及び第２のゲート材をパターニングして、ゲート電極を形成する工程と、前記ゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、前記ゲート電極をエッチングして寸法が縮小されたゲート電極を形成する工程と、前記寸法が縮小されたゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
本発明の第４の態様は、半導体基板表面のシリコン層上にマスク材を形成する工程と、前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、前記フィン型シリコン層の側面にバッファ層を形成する工程と、全面にダミーゲート材を堆積する工程と、前記ダミーゲート材を平坦化し、前記マスク材を露出させる工程と、前記ダミーゲート材をパターニングして、ダミーゲートを形成する工程と、前記ダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、前記ダミーゲートをエッチングして寸法が縮小されたダミーゲートを形成する工程と、前記寸法が縮小されたダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と、全面に層間絶縁膜を形成し、表面を平坦化する工程と、前記ダミーゲート及びバッファ層を除去して、ゲート溝を形成する工程と、前記ゲート溝の内面にゲート絶縁膜を形成する工程と、前記ゲート溝内にゲート電極を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
本発明の第５の態様は、半導体基板表面のシリコン層上にマスク材を形成する工程と、前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、前記フィン型シリコン層の側面にバッファ層を形成する工程と、全面に第１のダミーゲート材を堆積する工程と、前記第１のダミーゲート材を平坦化し、前記マスク材を露出させる工程と、全面に第２のダミーゲート材を堆積する工程と、前記第１及び第２のダミーゲート材をパターニングして、ダミーゲートを形成する工程と、前記ダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、前記ダミーゲートをエッチングして寸法が縮小されたダミーゲートを形成する工程と、前記寸法が縮小されたダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と、全面に層間絶縁膜を形成し、表面を平坦化する工程と、前記ダミーゲート及びバッファ層を除去して、ゲート溝を形成する工程と、前記ゲート溝の内面にゲート絶縁膜を形成する工程と、前記ゲート溝内にゲート電極を形成する工程とを具備することを特徴とする半導体装置の製造方法を提供する。
本発明の第６の態様は、半導体基板上に形成されたフィン型シリコン層と、前記フィン型シリコン層上に形成されたマスク材と、前記フィン型シリコン層の側面及びマスク材に接するように形成されたゲート絶縁膜及びゲート電極と、前記フィン型シリコン層の前記ゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、前記フィン型シリコン層の前記第１の不純物領域と、前記ゲート電極に対応する領域との間に形成された第２の不純物領域とを具備することを特徴とする半導体装置を提供する。
本発明の第７の態様は、基板上に形成されたフィン型シリコン層と、前記フィン型シリコン層の側面及び上面に接するように形成されたゲート絶縁膜及びゲート電極と、前記フィン型シリコン層の前記ゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、前記フィン型シリコン層の前記第１の不純物領域と、前記ゲート電極に対応する領域との間に形成された第２の不純物領域とを具備することを特徴とする半導体装置を提供する。
本発明の第８の態様は、半導体基板上に形成された、第１及び第２の側面を有するフィン型シリコン層と、前記フィン型シリコン層上に形成されたマスク材と、前記フィン型シリコン層の第１の側面に接するように形成された第１のゲート絶縁膜及び第１のゲート電極と、前記フィン型シリコン層の第２の側面に接するように形成された第２のゲート絶縁膜及び第２のゲート電極と、前記フィン型シリコン層の前記第１及び第２のゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、前記フィン型シリコン層の前記第１の不純物領域と、前記第１及び第２のゲート電極に対応する領域との間に形成された第２の不純物領域とを具備することを特徴とする半導体装置を提供する。
本発明の第９の態様は、半導体基板上に形成された、第１及び第２の側面を有するフィン型シリコン層と、前記フィン型シリコン層上に形成されたマスク材と、前記フィン型シリコン層の第１の側面に接するように形成された第１のゲート絶縁膜及び第１のゲート電極と、前記フィン型シリコン層の第２の側面に接するように形成された第２のゲート絶縁膜及び第２のゲート電極と、前記第１のゲート電極及び第２のゲート電極の上面に接するように形成された第３のゲート電極と、前記フィン型シリコン層の前記第１、第２及び第３のゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、前記フィン型シリコン層の前記第１の不純物領域と、前記第１、第２及び第３のゲート電極に対応する領域との間に形成された第２の不純物領域とを具備することを特徴とする半導体装置を提供する。
本発明によれば、ゲート電極（又はダミーゲート）をエッチングしてその寸法を縮小する工程の前後に、ゲート電極（又はダミーゲート）をマスクとしてフィン型シリコン層に不純物を導入して、それぞれ第１及び第２の不純物領域を形成しているため、従来困難であった、フィン型シリコン層への２層構造のソース・ドレイン拡散層（ＬＤＤ構造）の形成を容易に行うことが出来るので、より微細なフィン型電界効果半導体装置を得ることが可能である。
以下、発明を実施するための最良の形態について説明する。
本発明は、フィン型シリコン層にゲート電極（又はダミーゲート）を形成した後、このゲート電極（又はダミーゲート）をマスクとしてフィン型シリコン層に不純物を導入して、第１の不純物領域を形成し、次いでゲート電極（又はダミーゲート）をエッチングしてその寸法を縮小し、この縮小された寸法のゲート電極（又はダミーゲート）をマスクとしてフィン型シリコン層に不純物を導入して、第２の不純物領域を形成することを特徴とする。
このように、ゲート電極（又はダミーゲート）をエッチングしてその寸法を縮小する工程の前後に、ゲート電極（又はダミーゲート）をマスクとしてフィン型シリコン層に不純物を導入して、それぞれ第１及び第２の不純物領域を形成することにより、フィン型シリコン層への２層構造のソース・ドレイン拡散層（ＬＤＤ構造）の形成を容易に行うことが出来る。
なお、本発明において、フィン型シリコン層の高さは、０．１〜０．２μｍ程度、厚さは０．０１〜０．１μｍ程度が好ましく、エッチングによる寸法の縮小量は、１０〜５０ｎｍ程度であるのが好ましい。また、第１の不純物領域の形成のための不純物のドーズ量は、１×１０１３〜１×１０１５／ｃｍ２程度、第２の不純物領域の形成のための不純物のドーズ量は、１×１０１４〜１×１０１６／ｃｍ２程度であるのが好ましい。
本発明の第１の態様に係る半導体装置の製造方法では、全面にゲート材を堆積した後、そのまま、即ちフィン型シリコン層に対応する突起部を有するゲート材をパターニングしてゲート電極を形成している。そのため、形成されたゲート電極はフィン型シリコン層に対応する突起部を有するものとなる。
また、本発明の第２の態様に係る半導体装置の製造方法では、全面にゲート材を堆積した後、ＣＭＰ等によりゲート材を平坦化し、その後ゲート材をパターニングしてゲート電極を形成している。そのため、形成されたゲート電極の上面が平坦になっており、パターニングの焦点あわせがし易く、そのため微細なゲート加工を行う上で有利である。
これら第１及び第２の態様において、ゲート材として、多結晶シリコンまたは非結晶シリコンを主成分とする材料を用いることが出来る。
本発明の第３の態様に係る半導体装置の製造方法では、ゲート電極を２層構造としている。この第３の態様において、第１のゲート材及び第２のゲート材として、多結晶シリコンまたは非結晶シリコンを主成分とする材料を用いることが出来る。また、第１のゲート材として、多結晶シリコンまたは非結晶シリコンを主成分とする材料を用い、第２のゲート材として、金属または金属シリサイドを用いることが出来る。金属としては、ＴｉＮ、Ｗ、Ｍｏ等を、金属シリサイドとしてはＷＳｉｘの他、ニッケルシリサイド（NiSix）、チタンシリサイド（TiSix）、コバルトシリサイド（CoSix）、パラジウムシリサイド（PdSix）、モリブデンシリサイド（MoSix）、タンタルシリサイド（TaSix）、ニオブシリサイド（NbSix）、プラチナシリサイド（PtSix）等を用いることが出来る。
なお、ゲート電極のエッチング量は、マスク材の厚さ以下であることが望ましい。
本発明の第４の態様に係る半導体装置の製造方法では、全面にダミーゲート材を堆積した後、ＣＭＰ等によりゲート材を平坦化し、その後ダミーゲート材をパターニングしてダミーゲートを形成している。その後、第１〜第３の態様と同様にして、第１及び第２の不純物領域を形成した後、ダミーゲートを除去してゲート溝を形成し、このゲート溝内にゲート絶縁膜及びゲート電極を形成している。このようにして、ダマシンメタルゲートを得ることが可能である。この第４の態様において、ダミーゲート材としては、多結晶シリコンまたは非結晶シリコンを主成分とする材料を用いることが出来る。
本発明の第５の態様に係る半導体装置の製造方法では、２層構造のダミーゲートを形成している。この第５の態様において、第１のダミーゲート材及び第２のダミーゲート材としては、ともに多結晶シリコンまたは非結晶シリコンを主成分とする材料を用いることが出来る。或いは、第１のダミーゲート材として多結晶シリコンまたは非結晶シリコンを主成分とする材料を用い、第２のダミーゲート材として多結晶シリコンまたは非結晶シリコンを用いることが出来る。金属または金属シリサイドの具体例は、上述と同様である。
これら第４及び第５の態様に係る半導体装置の製造方法において、ダミーゲートのエッチング量をマスク材の厚さ以下とすることが望ましい。また、第１の不純物領域は、第２の不純物領域より高不純物濃度であることが望ましい。更に、シリコン層は、ＳＯＩ基板のシリコン層とすることが出来る。更にまた、マスク材として、窒化シリコンを用いることが出来る。
本発明の第６の態様に係る半導体装置では、フィン型シリコン層に第１の不純物領域を形成するとともに、この第１の不純物領域の外側に第２の不純物領域を形成している。これら第１及び第２の不純物領域は、ゲート電極又はダミーゲートに何ら側壁を形成することなく、形成され得る。この第６の態様において、第１の不純物領域の幅は、マスク材の厚さより狭いことが望ましい。
本発明の第７の態様に係る半導体装置では、フィン型シリコン層上のマスク材が除去されている。そのためフィン型シリコン層上チャネルを形成することができるので、トランジスタ全体の駆動力を上昇させることが出来る。この第７の態様において、第１の不純物領域より第２の不純物領域の不純物濃度が高いことが望ましい。また、ゲート電極として、金属または金属シリサイドを用いることが出来る。或いは、ゲート電極として、多結晶シリコンまたは非結晶シリコンを主成分とする材料を用いることが出来る。
本発明の第８の態様に係る半導体装置では、フィン型シリコン層の両側面に、それぞれ第１のゲート及びに第２のゲートを形成している。即ち、ダブルゲート構造のフィン型電界効果半導体装置が提供される。
本発明の第９の態様に係る半導体装置では、フィン型シリコン層の両側面に、それぞれ第１のゲート及びに第２のゲートを形成しているとともに、フィン型シリコン層の上面に第３のゲートを形成している。この第９の態様において、第１、第２及び第３のゲート電極として、多結晶シリコンまたは非結晶シリコンを主成分とする材料を用いることが出来る。また、第３のゲート電極の幅を、第１及び第２のゲート電極の幅よりも大きくすることが出来る。この場合、第１及び第２のゲート電極として多結晶シリコンまたは非結晶シリコンを主成分とする材料を用い、第３のゲート電極として金属または金属シリサイドを用いることが出来る。
これら第６〜第９の態様において、第１の不純物領域を第２の不純物領域より高不純物濃度とすることが出来る。
以下、本発明の種々の実施例について、図面を参照して説明する。
実施例１
本実施例は、多結晶シリコンからなるゲート電極を形成し、ゲートの平坦化を行わない例を示す。
まず、ＳＯＩ基板上にバッファ酸化膜を介してマスクとなるシリコン窒化膜を全面に堆積する。次いで、レジストパターンをマスクとするＲＩＥ等の異方性エッチングにより、シリコン窒化膜、バッファ酸化膜、及びＳＯＩ活性層を順次エッチングして、図１に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造が得られる。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
次に、図２に示すように、ゲート絶縁膜５を全面に形成した後、ゲート電極材料として多結晶または非結晶シリコン膜６を堆積させる。そして、パターニングと異方性エッチングによりゲート電極材料を加工して、図３に示すように、ゲート電極７を形成する。このとき、ゲート電極７の幅は、ソース・ドレイン拡散層を形成するためのマスクの幅であり、最終的なゲート幅とは異なる。
次いで、図４に示すように、ゲート電極７をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングしてゲート電極７の寸法を縮小し、最終的なゲート寸法のゲート電極７ａを得る。
次に、図６に示すように、ゲート電極７ａをマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
その後は、通常のトランジスタと同様の手順で配線工程を施し、シリコン窒化膜マスク４を除去した後に、シリコン窒化膜ライナーを全面に形成する。そして、層間膜を全面に堆積し、コンタクトホールの形成及びコンタクトの形成を経て、配線を完成させて、トランジスタが完成する。
なお、本実施例では、シリコン窒化膜マスク４を残した状態でゲート電極を形成したが、ゲート絶縁膜５の形成前にシリコン窒化膜マスク４を除去してもよい。このようにして得たトランジスタを図７に示す。このような構成のトランジスタでは、シリコン活性層３の上部にもチャネル部分を形成することができるので、トランジスタ全体の駆動力を上昇させることができるという利点がある。
実施例２
本実施例は、２層のシリコンゲート電極を形成した例である。
実施例１と同様にして、図８に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造を得る。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
Ｓｉ‐フィン層３の表面にゲート絶縁膜５を形成した後、図９に示すように、１層目のゲート電極材料として多結晶または非結晶シリコン膜１６ａを堆積させ、ＣＭＰ等によりシリコン窒化膜４が露出するまで多結晶または非結晶シリコン膜１６ａを平坦化する。次いで、図１０に示すように、更に２層目のゲート電極材料として多結晶または非結晶シリコン膜１６ｂを形成する。
次に、パターニング及び異方性エッチングにより、２層の多結晶または非結晶シリコン膜１６ａ，１６ｂを同時に加工し、ゲート電極１７を形成する。このとき、ゲート電極１７の幅は、ソース・ドレイン拡散層を形成するためのマスクの幅であり、最終的なゲート幅とは異なる。
次いで、図１２に示すように、ゲート電極１７をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングしてゲート電極１７の寸法を縮小し、最終的なゲート寸法のゲート電極１７ａを得る。
次に、図１３に示すように、ゲート電極１７ａをマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
その後は、通常のトランジスタと同様の手順で配線工程を施し、シリコン窒化膜マスク４を除去した後に、シリコン窒化膜ライナーを全面に形成する。そして、層間膜を全面に堆積し、コンタクトホールの形成及びコンタクトの形成を経て、配線を完成させて、トランジスタが完成する。
本実施例によると、ゲート電極のパターニング時点でゲート電極の上面が平坦になっているので、パターニングの焦点あわせがし易く、そのため微細なゲート加工を行う上で有利である。
実施例３
本実施例は、表面を平坦化した多結晶シリコンゲート電極を形成した例である。
まず、ＳＯＩ基板上にバッファ酸化膜を介してマスクとなるシリコン窒化膜を全面に堆積する。次いで、レジストパターンをマスクとするＲＩＥ等の異方性エッチングにより、シリコン窒化膜、バッファ酸化膜、及びＳＯＩ活性層を順次エッチングして、図１５に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造が得られる。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
次に、図１６に示すように、ゲート絶縁膜５を全面に形成した後、ゲート電極材料として多結晶または非結晶シリコン膜２１を堆積し、ＣＭＰ等によりシリコン窒化膜４が露出するまで多結晶または非結晶シリコン膜２１を平坦化する。
次に、多結晶または非結晶シリコン膜２１上に所定のパターンのレジスト（図示せず）を形成し、異方性エッチングにより多結晶または非結晶シリコン膜２１を加工し、図１７に示すようにゲート電極２２を形成する。このときゲート電極２２の幅はソース・ドレイン拡散層を形成するためのマスクの幅とし、最終的なゲート寸法より大きい。
次いで、図１８に示すように、ゲート電極２２をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、図１９に示すように、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングしてゲート電極２２の寸法を縮小し、最終的なゲート寸法のゲート電極２２ａを得る。
次に、図２０に示すように、ゲート電極２２ａをマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
その後は、通常のトランジスタと同様の手順で配線工程を施し、シリコン窒化膜マスク４を除去した後に、シリコン窒化膜ライナーを全面に形成する。そして、層間膜を全面に堆積し、コンタクトホールの形成及びコンタクトの形成を経て、配線を完成させて、トランジスタが完成する。
本実施例によると、ゲート電極のパターニング時点でゲート電極の上面が平坦になっているので、パターニングの焦点あわせがし易く、そのため微細なゲート加工を行う上で有利である。
実施例４
本実施例は、シリコンゲート電極上にタングステンシリサイド（ＷＳｉ）を積層した例である。
実施例１と同様にして、図２１に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造を得る。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
Ｓｉ‐フィン層３の表面にゲート絶縁膜５を形成した後、図２２に示すように、１層目のゲート電極材料として多結晶または非結晶シリコン膜３１を堆積させ、ＣＭＰ等によりシリコン窒化膜４が露出するまで多結晶または非結晶シリコン膜３１を平坦化する。次いで、図２３に示すように、更に２層目のゲート電極材料としてタングステンシリサイド（ＷＳｉ）膜３２を形成する。
次に、パターニング及び異方性エッチングにより、タングステンシリサイド（ＷＳｉ）膜３２及び多結晶または非結晶シリコン膜３１を同時に加工し、ゲート電極３３，３４を形成する。このとき、ゲート電極３３，３４の幅は、ソース・ドレイン拡散層を形成するためのマスクの幅であり、最終的なゲート幅とは異なる。
次いで、図２５に示すように、ゲート電極３３，３４をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、図２６に示すように、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングして１層目のゲート電極３３の寸法を縮小し、最終的なゲート寸法のゲート電極３３ａ，３４を得る。
次に、図２７に示すように、ゲート電極３３ａ，３４をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
その後は、通常のトランジスタと同様の手順で配線工程を施し、シリコン窒化膜マスク４を除去した後に、シリコン窒化膜ライナーを全面に形成する。そして、層間膜を全面に堆積し、コンタクトホールの形成及びコンタクトの形成を経て、配線を完成させて、トランジスタが完成する。
本実施例によると、ゲート電極を多結晶または非結晶シリコンからなる１層目のゲート電極とタングステンシリサイド（ＷＳｉ）からなる２層目のゲート電極とにより構成しているため、ゲート電極の抵抗を低減することが出来るので、高速動作に適している。
実施例５
本実施例は、ダマシンメタルゲートを用いてフィン型ＦＥＴを製造する例である。
まず、ＳＯＩ基板上にバッファ酸化膜を介してマスクとなるシリコン窒化膜を全面に堆積する。次いで、レジストパターンをマスクとするＲＩＥ等の異方性エッチングにより、シリコン窒化膜、バッファ酸化膜、及びＳＯＩ活性層を順次エッチングして、図２８に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造が得られる。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
次いで、図２９に示すように、露出したＳｉ‐フィン層３の側面を酸化する等によりバッファ膜４１を形成した後、多結晶または非結晶シリコン膜（ダミーシリコン膜）４２を全面に形成し、ＣＭＰ等によりシリコン窒化膜４が露出するまでダミーシリコン膜４２を平坦化する。
次に、ダミーシリコン膜４２上に所定のパターンのレジスト（図示せず）を形成し、異方性エッチングによりダミーシリコン膜４２を加工し、図３０に示すようにダミーゲート４３を形成する。このときダミーゲート４３の幅はソース・ドレイン拡散層を形成するためのマスクの幅とし、最終的なゲート寸法より大きい。
その後、図３１に示すように、ダミーゲート４３をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、図３２に示すように、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングしてダミーゲート４３の寸法を縮小し、最終的なゲート寸法のダミーゲート４３ａを得る。
次に、図３３に示すように、ダミーゲート４３ａをマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
この場合、Ｓｉ‐フィン層３上のダミーゲート４３ａと交差する部分のシリコン窒化膜４は、ダミーゲート４３ａを等方的にエッチングする量以上の厚さが必要である。その理由は、上面からダミーゲート４３ａがエッチングされるので、エッチング量以上の厚さのシリコン窒化膜４が存在しないと、イオン注入されるべきでないＳｉ‐フィン層３の部分にもイオン注入がなされてしまい、拡散層がつながって、トランジスタ動作がしなくなってしまうからである。
次いで、シリコン窒化膜４を熱燐酸処理等により除去したのち、全面にシリコン窒化膜ライナーを堆積し、層間膜としてシリコン酸化膜を形成する。次に、ＣＭＰ等の平坦化工程によりダミーゲート４３ａの上面のシリコン窒化膜を露出させる。そして、エッチングにより窒化膜ライナーを除去し、ダミーゲートを露出させる。更に、ＣＤＥ等によりダミーゲート４３ａを除去して、ゲート溝を完成させる。
その後、必要に応じてチャネル部分にイオン注入と活性化アニールを行ってチャネル部分の不純物濃度を調整したのち、バッファ酸化膜を除去してゲート溝部分にゲート絶縁膜を形成する。そして、ゲート電極材料として、例えば窒化チタンを全面に堆積する。ゲート電極の加工は、ゲートパターンよりわずかに大きいパターンを使用して、いわゆるＴ字型ゲートとしても良いし、ＣＭＰを使ってゲート溝に埋め込んでもよい。
ゲート電極を溝に埋め込んだ場合は、ゲート電極がＳｉ‐フィン層３の両側に分断された形になるので、ゲート電極へのコンタクトは両側のゲート電極に対し行う必要がある。また、平坦化の後、新たに導電体材料を形成し、必要な部分にのみパターニングで残してゲート電極を接続しても良い。
ゲート電極形成後は、通常のトランジスタ形成方法と同様にして、全面に層間膜を堆積させ、コンタクトホールを形成し、これにメタルを埋め込んでコンタクトを形成し、その後、アルミニウム等のメタルを全面に形成した後、所望のパターンに加工して配線を形成することにより、トランジスタが完成する。
実施例６
本実施例はダミーゲートを複層にした例を示す。
まず、ＳＯＩ基板上にバッファ酸化膜を介してマスクとなるシリコン窒化膜を全面に堆積する。次いで、レジストパターンをマスクとするＲＩＥ等の異方性エッチングにより、シリコン窒化膜、バッファ酸化膜、及びＳＯＩ活性層を順次エッチングして、図３４に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造が得られる。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
次いで、図３５に示すように、露出したＳｉ‐フィン層３の側面を酸化する等によりバッファ膜４１を形成した後、多結晶または非結晶シリコン膜（ダミーシリコン膜）４２を全面に形成し、ＣＭＰ等によりシリコン窒化膜４が露出するまでダミーシリコン膜４２を平坦化する。そして、シリコン酸化膜５１を全面に堆積させる。
次に、ダミーゲートパターンのレジスト（図示せず）をマスクとして用いて、シリコン酸化膜５１とダミーシリコン膜４２を異方性エッチングにより加工し、図３６に示すように、シリコン酸化膜とシリコン膜からなる２層のダミーゲート４３，５２を形成する。このときゲートパターンの幅はソース・ドレイン拡散層を形成するためのマスクの幅とし、最終的なゲート寸法より大きい。
その後、図３７に示すように、ダミーゲート４３，５２をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、図３８に示すように、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングしてダミーゲート４３の寸法を縮小し、最終的なゲート寸法のダミーゲート４３ａを得る。
次に、図３９に示すように、ダミーゲート４３ａ，５２をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
次いで、全面にシリコン窒化膜ライナーを堆積し、層間膜としてシリコン酸化膜を形成する。次に、ＣＭＰ等により層間シリコン酸化膜を平坦化し、ダミーゲート４３ａ，５２の上面を露出させる。このとき、ダミーゲート４３ａ，５２上のシリコン窒化膜ライナー及び層間シリコン酸化膜は同時に除去される。そして、ＣＤＥ等によりダミーゲート４３ａ，５２を除去して、ゲート溝を形成する。
その後、必要に応じてチャネル部分にイオン注入と活性化アニールを行ってチャネル部分の不純物濃度を調整したのち、バッファ酸化膜を除去してゲート溝内面にゲート絶縁膜を形成する。そして、ゲート電極材料として、例えば窒化チタンを全面に堆積する。ゲート電極の加工は、ゲートパターンよりわずかに大きいパターンを使用して、いわゆるＴ字型ゲートとしても良いし、ＣＭＰを使ってゲート溝に埋め込んでもよい。
ゲート電極を溝に埋め込んだ場合は、ゲート電極がＳｉ‐フィン層３の両側に分断された形になるので、ゲート電極へのコンタクトは両側のゲート電極に対し行う必要がある。また、平坦化の後、新たに導電体材料を形成し、必要な部分にのみパターニングで残してゲート電極を接続しても良い。
ゲート電極形成後は、通常のトランジスタ形成方法と同様にして、全面に層間膜を堆積させ、コンタクトホールを形成し、これにメタルを埋め込んでコンタクトを形成し、その後、アルミニウム等のメタルを全面に形成した後、所望のパターンに加工して配線を形成することにより、トランジスタが完成する。
本実施例は、Ｓｉ‐フィン層上にシリコン窒化膜マスクを残すことができるので、Ｓｉ‐フィン層の側面のみをトランジスタとして利用するものである。従って、Ｓｉ‐フィン層の上面部分はチャネルとして利用しないため、トランジスタの設計が容易になるという利点もある。
実施例７
本実施例はダミーゲートを複層にした例を示す。
まず、ＳＯＩ基板上にバッファ酸化膜を介してマスクとなるシリコン窒化膜を全面に堆積する。次いで、レジストパターンをマスクとするＲＩＥ等の異方性エッチングにより、シリコン窒化膜、バッファ酸化膜、及びＳＯＩ活性層を順次エッチングして、図４０に示すように、Ｓｉ基板１上に絶縁層２が形成され、絶縁層２上にＳｉ‐フィン層３が形成された構造が得られる。Ｓｉ‐フィン層３上にはマスクとして用いたシリコン窒化膜４が被着されている。
次いで、図４１に示すように、露出したＳｉ‐フィン層３の側面を酸化する等によりバッファ膜４１を形成した後、多結晶または非結晶シリコン膜（ダミーシリコン膜）４２を全面に形成し、ＣＭＰ等によりシリコン窒化膜４が露出するまでダミーシリコン膜４２を平坦化する。
次に、図４２に示すように、２層目のダミーシリコン膜６１を全面に堆積させる。そして、ダミーゲートパターンのレジスト（図示せず）をマスクとして用いて、ダミーシリコン膜４２，６１を異方性エッチングにより加工し、図４３に示すように、ダミーゲート４３，６２を形成する。このときゲートパターンの幅はソース・ドレイン拡散層を形成するためのマスクの幅とし、最終的なゲート寸法より大きい。
その後、図４４に示すように、ダミーゲート４３，６２をマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、ソース拡散層８及びドレイン拡散層９を形成する。その後、図４５に示すように、化学的ドライエッチング（ＣＤＥ）等の等方性エッチング手法によりエッチングしてダミーゲート４３，６２の寸法を縮小し、最終的なゲート寸法のダミーゲート４３ａ，６２ａを得る。
次に、図４６に示すように、ダミーゲート４３ａ，６２ａをマスクとして用いてＳｉ‐フィン層３にイオン注入を行い、延長領域１０，１１を形成した後、アニールにより不純物を活性化する。
次いで、全面にシリコン窒化膜ライナーを堆積し、層間膜としてシリコン酸化膜を形成する。次に、ＣＭＰ等により層間シリコン酸化膜を平坦化し、ダミーゲートダミーゲート４３ａ，６２ａの上面を露出させる。このとき、ダミーゲート４３ａ，６２ａ上のシリコン窒化膜ライナー及び層間シリコン酸化膜は同時に除去される。そして、ＣＤＥ等によりダミーゲート４３ａ，６２ａを除去して、ゲート溝を形成する。
その後、必要に応じてチャネル部分にイオン注入と活性化アニールを行ってチャネル部分の不純物濃度を調整したのち、バッファ酸化膜を除去してゲート溝内面にゲート絶縁膜を形成する。そして、ゲート電極材料として、例えば窒化チタンを全面に堆積する。ゲート電極の加工は、ゲートパターンよりわずかに大きいパターンを使用して、いわゆるＴ字型ゲートとしても良いし、ＣＭＰを使ってゲート溝に埋め込んでもよい。
ゲート電極を溝に埋め込んだ場合は、ゲート電極がＳｉ‐フィン層３の両側に分断された形になるので、ゲート電極へのコンタクトは両側のゲート電極に対し行う必要がある。また、平坦化の後、新たに導電体材料を形成し、必要な部分にのみパターニングで残してゲート電極を接続しても良い。
なお、２層目のダミーシリコン層の厚さを最低でもソース／ドレインイオン注入後のエッチング（寸法縮小）量以上にしておくと、ダミーゲートが平坦化後にも分断せず、必ずしもゲート両側にコンタクトを形成する必要がなくなる。
ゲート電極形成後は、通常のトランジスタ形成方法と同様にして、全面に層間膜を堆積させ、コンタクトホールを形成し、これにメタルを埋め込んでコンタクトを形成し、その後、アルミニウム等のメタルを全面に形成した後、所望のパターンに加工して配線を形成することにより、トランジスタが完成する。
本発明は、上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することが出来る。
即ち、本実施例では基板としてＳＯＩ基板を使用した例について示したが、通常のシリコン基板を用いることも可能である。この場合、Ｓｉ−フィン層の加工は、シリコン基板を所望の深さ（平面型の幅に相当する）までエッチングすることにより行う必要がある。
なお、図示しないが、Ｓｉ−フィン層以外の領域は、ダミーパターンを適当に形成することにより、各ＣＭＰ工程におけるディッシングを防止することができる。
本発明のダミーゲートを用いる態様は、ダマシンゲートプロセスにより実施可能な構造であれば、ダミーゲートの構成はどのようなものでもよい。また、ゲート電極の形成方法も、ＣＭＰによりゲート溝に埋め込み方法以外に、レジストをマスクとしてパターニングした後に、ＲＩＥ等の異方性エッチングを行う方法を用いてもよい。
電極を金属により構成した場合は、単層に限らず、複層または複数の金属を混合・反応させて形成してもよい。また、複数種類の電極を一枚の基板上に形成してもよいい。シリコン電極の場合には、ゲルマニウムを含んでいてもよい。ゲート絶縁膜については、熱酸化膜のほか、窒化した酸化膜、Ｈｉｇｈ−ｋ等の高誘電体膜、及びそれらの積層膜でよい。
実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例１に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例２に係る半導体装置の製造工程を模式的に示す断面図。 実施例３に係る半導体装置の製造工程を模式的に示す断面図。 実施例３に係る半導体装置の製造工程を模式的に示す断面図。 実施例３に係る半導体装置の製造工程を模式的に示す断面図。 実施例３に係る半導体装置の製造工程を模式的に示す断面図。 実施例３に係る半導体装置の製造工程を模式的に示す断面図。 実施例３に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例４に係る半導体装置の製造工程を模式的に示す断面図。 実施例５に係る半導体装置の製造工程を模式的に示す断面図。 実施例５に係る半導体装置の製造工程を模式的に示す断面図。 実施例５に係る半導体装置の製造工程を模式的に示す断面図。 実施例５に係る半導体装置の製造工程を模式的に示す断面図。 実施例５に係る半導体装置の製造工程を模式的に示す断面図。 実施例５に係る半導体装置の製造工程を模式的に示す断面図。 実施例６に係る半導体装置の製造工程を模式的に示す断面図。 実施例６に係る半導体装置の製造工程を模式的に示す断面図。 実施例６に係る半導体装置の製造工程を模式的に示す断面図。 実施例６に係る半導体装置の製造工程を模式的に示す断面図。 実施例６に係る半導体装置の製造工程を模式的に示す断面図。 実施例６に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。 実施例７に係る半導体装置の製造工程を模式的に示す断面図。
符号の説明
１・・・Ｓｉ基板、２・・・絶縁層、３・・・Ｓｉ‐フィン層、４・・・シリコン窒化膜、５・・・ゲート絶縁膜、６，１６ａ，１６ｂ，２１，３１・・・多結晶または非結晶シリコン膜、７，７ａ，１７，１７ａ，２２，２２ａ，３３，３３ａ，３４・・・ゲート電極、８・・・ソース拡散層、９・・・ドレイン拡散層、１０，１１・・・延長領域、３２・・・タングステンシリサイド（ＷＳｉ）膜、４１・・・バッファ膜、４２，６１・・・ダミーシリコン膜、４３，４３ａ，５２，６２，６２ａ・・・ダミーゲート、５１・・・シリコン酸化膜。

Claims (28)

  1. 半導体基板表面のシリコン層上にマスク材を形成する工程と、
    前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、
    前記フィン型シリコン層の側面にゲート絶縁膜を形成する工程と、
    全面にゲート材を堆積する工程と、
    前記ゲート材をパターニングして、ゲート電極を形成する工程と、
    前記ゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、
    前記ゲート電極をエッチングして、寸法が縮小されたゲート電極を形成する工程と、
    前記寸法が縮小されたゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 半導体基板表面のシリコン層上にマスク材を形成する工程と、
    前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、
    前記フィン型シリコン層の側面にゲート絶縁膜を形成する工程と、
    全面にゲート材を堆積する工程と、
    前記ゲート材を平坦化し、前記マスク材を露出させる工程と、
    前記ゲート材をパターニングして、ゲート電極を形成する工程と、
    前記ゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、
    前記ゲート電極をエッチングして寸法が縮小されたゲート電極を形成する工程と、
    前記寸法が縮小されたゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  3. 前記ゲート材は、多結晶シリコンまたは非結晶シリコンを主成分とする材料からなることを特徴とする請求項１又は２に記載の半導体装置の製造方法
  4. 半導体基板表面のシリコン層上にマスク材を形成する工程と、
    前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、
    前記フィン型シリコン層の側面にゲート絶縁膜を形成する工程と、
    全面に第１のゲート材を堆積する工程と、
    前記第１のゲート材を平坦化し、前記マスク材を露出させる工程と、
    全面に第２のゲート材を堆積する工程と、
    前記第１及び第２のゲート材をパターニングして、ゲート電極を形成する工程と、
    前記ゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、
    前記ゲート電極をエッチングして寸法が縮小されたゲート電極を形成する工程と、
    前記寸法が縮小されたゲート電極をマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 前記第１のゲート材及び第２のゲート材は、多結晶シリコンまたは非結晶シリコンを主成分とする材料からなることを特徴とする請求項４に記載の半導体装置の製造方法
  6. 前記第１のゲート材は、多結晶シリコンまたは非結晶シリコンを主成分とする材料からなり、前記第２のゲート材は、金属または金属シリサイドからなることを特徴とする請求項４に記載の半導体装置の製造方法
  7. 前記ゲート電極のエッチング量は、前記マスク材の厚さ以下であることを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
  8. 半導体基板表面のシリコン層上にマスク材を形成する工程と、
    前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、
    前記フィン型シリコン層の側面にバッファ層を形成する工程と、
    全面にダミーゲート材を堆積する工程と、
    前記ダミーゲート材を平坦化し、前記マスク材を露出させる工程と、
    前記ダミーゲート材をパターニングして、ダミーゲートを形成する工程と、
    前記ダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、
    前記ダミーゲートをエッチングして寸法が縮小されたダミーゲートを形成する工程と、
    前記寸法が縮小されたダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と、
    全面に層間絶縁膜を形成し、表面を平坦化する工程と、
    前記ダミーゲート及びバッファ層を除去して、ゲート溝を形成する工程と、
    前記ゲート溝の内面にゲート絶縁膜を形成する工程と、
    前記ゲート溝内にゲート電極を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  9. 前記ダミーゲート材は、多結晶シリコンまたは非結晶シリコンを主成分とする材料からなることを特徴とする請求項８に記載の半導体装置の製造方法
  10. 半導体基板表面のシリコン層上にマスク材を形成する工程と、
    前記マスク材をマスクとして用いて、前記シリコン層をパターニングして、表面にマスク材を有するフィン型シリコン層を形成する工程と、
    前記フィン型シリコン層の側面にバッファ層を形成する工程と、
    全面に第１のダミーゲート材を堆積する工程と、
    前記第１のダミーゲート材を平坦化し、前記マスク材を露出させる工程と、
    全面に第２のダミーゲート材を堆積する工程と、
    前記第１及び第２のダミーゲート材をパターニングして、ダミーゲートを形成する工程と、
    前記ダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、第１の不純物領域を形成する工程と、
    前記ダミーゲートをエッチングして寸法が縮小されたダミーゲートを形成する工程と、
    前記寸法が縮小されたダミーゲートをマスクとして用いて前記フィン型シリコン層に不純物を導入して、前記第１の不純物領域に隣接して第２の不純物領域を形成する工程と
    全面に層間絶縁膜を形成し、表面を平坦化する工程と、
    前記ダミーゲート及びバッファ層を除去して、ゲート溝を形成する工程と、
    前記ゲート溝の内面にゲート絶縁膜を形成する工程と、
    前記ゲート溝内にゲート電極を形成する工程と
    を具備することを特徴とする半導体装置の製造方法。
  11. 前記第１のダミーゲート材及び第２のダミーゲート材は、多結晶シリコンまたは非結晶シリコンを主成分とする材料からなることを特徴とする請求項１０に記載の半導体装置の製造方法
  12. 前記ダミーゲートのエッチング量は、前記マスク材の厚さ以下であることを特徴とする請求項８〜１１のいずれかに記載の半導体装置の製造方法。
  13. 前記第１の不純物領域は、前記第２の不純物領域より高不純物濃度であることを特徴とする請求項１〜１２のいずれかに記載の半導体装置の製造方法。
  14. 前記シリコン層は、ＳＯＩ基板のシリコン層であることを特徴とする請求項１〜１３のいずれかに記載の半導体装置の製造方法。
  15. 前記マスク材は、窒化シリコンからなることを特徴とする請求項１〜１４のいずれかに記載の半導体装置の製造方法。
  16. 半導体基板上に形成されたフィン型シリコン層と、
    前記フィン型シリコン層上に形成されたマスク材と、
    前記フィン型シリコン層の側面及びマスク材に接するように形成されたゲート絶縁膜及びゲート電極と、
    前記フィン型シリコン層の前記ゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、
    前記フィン型シリコン層の前記第１の不純物領域と、前記ゲート電極に対応する領域との間に形成された第２の不純物領域と
    を具備することを特徴とする半導体装置。
  17. 前記第２の不純物領域の幅が前記マスク材の厚さより狭いことを特徴とする請求項１６に記載の半導体装置。
  18. 半導体基板上に形成されたフィン型シリコン層と、
    前記フィン型シリコン層の側面及び上面に接するように形成されたゲート絶縁膜及びゲート電極と、
    前記フィン型シリコン層の前記ゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、
    前記フィン型シリコン層の前記第１の不純物領域と、前記ゲート電極に対応する領域との間に形成された第２の不純物領域と
    を具備することを特徴とする半導体装置。
  19. 前記第１の不純物領域より第２の不純物領域の不純物濃度が高いことを特徴とする請求項１６〜１８のいずれかに記載の半導体装置。
  20. 前記ゲート電極が金属または金属シリサイドからなることを特徴とする請求項１６〜１９のいずれかに記載の半導体装置。
  21. 前記ゲート電極が多結晶シリコンまたは非結晶シリコンを主成分とする材料からなることを特徴とする請求項１６〜１９のいずれかに記載の半導体装置。
  22. 半導体基板上に形成された、第１及び第２の側面を有するフィン型シリコン層と、
    前記フィン型シリコン層上に形成されたマスク材と、
    前記フィン型シリコン層の第１の側面に接するように形成された第１のゲート絶縁膜及び第１のゲート電極と、
    前記フィン型シリコン層の第２の側面に接するように形成された第２のゲート絶縁膜及び第２のゲート電極と、
    前記フィン型シリコン層の前記第１及び第２のゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、
    前記フィン型シリコン層の前記第１の不純物領域と、前記第１及び第２のゲート電極に対応する領域との間に形成された第２の不純物領域と
    を具備することを特徴とする半導体装置。
  23. 半導体基板上に形成された、第１及び第２の側面を有するフィン型シリコン層と、
    前記フィン型シリコン層上に形成されたマスク材と、
    前記フィン型シリコン層の第１の側面に接するように形成された第１のゲート絶縁膜及び第１のゲート電極と、
    前記フィン型シリコン層の第２の側面に接するように形成された第２のゲート絶縁膜及び第２のゲート電極と、
    前記第１のゲート電極及び第２のゲート電極の上面に接するように形成された第３のゲート電極と
    前記フィン型シリコン層の前記第１、第２及び第３のゲート電極に対応する領域から所定距離離れて形成された第１の不純物領域と、
    前記フィン型シリコン層の前記第１の不純物領域と、前記第１、第２及び第３のゲート電極に対応する領域との間に形成された第２の不純物領域と
    を具備することを特徴とする半導体装置。
  24. 前記第１、第２及び第３のゲート電極が多結晶シリコンまたは非結晶シリコンを主成分とする材料からなることを特徴とする請求項２３に記載の半導体装置。
  25. 前記第３のゲート電極の幅が、前記第１及び第２のゲート電極の幅よりも大きいことを特徴とする請求項２３に記載の半導体装置
  26. 前記第１及び第２のゲート電極が多結晶シリコンまたは非結晶シリコンを主成分とする材料からなり、前記第３のゲート電極が金属または金属シリサイドからなることを特徴とする請求項２５に記載の半導体装置
  27. 前記第１の不純物領域は、前記第２の不純物領域より高不純物濃度であることを特徴とする請求項１６〜２６のいずれかに記載の半導体装置。
  28. 前記第１、第２及び第３のゲート電極が金属または金属シリサイドを主成分とする材料からなることを特徴とする請求項２３に記載の半導体装置。
JP2003345956A 2003-10-03 2003-10-03 半導体装置及びその製造方法 Expired - Fee Related JP3863516B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003345956A JP3863516B2 (ja) 2003-10-03 2003-10-03 半導体装置及びその製造方法
US10/796,183 US20050074972A1 (en) 2003-10-03 2004-03-10 Semiconductor device and method of manufacturing the same
US11/882,618 US20070284583A1 (en) 2003-10-03 2007-08-03 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003345956A JP3863516B2 (ja) 2003-10-03 2003-10-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005116633A true JP2005116633A (ja) 2005-04-28
JP3863516B2 JP3863516B2 (ja) 2006-12-27

Family

ID=34386356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003345956A Expired - Fee Related JP3863516B2 (ja) 2003-10-03 2003-10-03 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20050074972A1 (ja)
JP (1) JP3863516B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100653536B1 (ko) * 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 핀 전계효과 트랜지스터 제조방법
WO2006132172A1 (ja) * 2005-06-07 2006-12-14 Nec Corporation フィン型電界効果型トランジスタ、半導体装置及びその製造方法
JP2006351781A (ja) * 2005-06-15 2006-12-28 Nec Corp 電界効果トランジスタおよびその製造方法
KR100833595B1 (ko) 2007-04-05 2008-05-30 주식회사 하이닉스반도체 돌기형 트랜지스터 및 그 제조방법
JP2012531745A (ja) * 2009-06-25 2012-12-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 置換ゲート構造体を有するｆｅｔ及びその製造方法
US9401428B2 (en) 2013-02-04 2016-07-26 Samsung Electronics Co., Ltd. Semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4987244B2 (ja) * 2005-04-28 2012-07-25 株式会社東芝 半導体装置の製造方法
US20090256207A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Finfet devices from bulk semiconductor and methods for manufacturing the same
US8598007B1 (en) * 2012-06-04 2013-12-03 Globalfoundries Inc. Methods of performing highly tilted halo implantation processes on semiconductor devices
CN104124168B (zh) * 2013-04-28 2017-11-28 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20150200111A1 (en) * 2014-01-13 2015-07-16 Globalfoundries Inc. Planarization scheme for finfet gate height uniformity control
US10050118B2 (en) 2014-05-05 2018-08-14 Globalfoundries Inc. Semiconductor device configured for avoiding electrical shorting
KR102160100B1 (ko) 2014-05-27 2020-09-25 삼성전자 주식회사 반도체 장치 제조 방법
CN106206303B (zh) * 2015-04-30 2019-09-27 中芯国际集成电路制造(上海)有限公司 N型鳍式场效应晶体管的形成方法
US9490253B1 (en) 2015-09-23 2016-11-08 International Business Machines Corporation Gate planarity for finFET using dummy polish stop
US10121858B2 (en) * 2015-10-30 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated semiconductor structure planarization
CN109698119B (zh) * 2017-10-23 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和半导体器件
US11257932B2 (en) * 2020-01-30 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6657252B2 (en) * 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
US6642090B1 (en) * 2002-06-03 2003-11-04 International Business Machines Corporation Fin FET devices from bulk semiconductor and method for forming
US6844238B2 (en) * 2003-03-26 2005-01-18 Taiwan Semiconductor Manufacturing Co., Ltd Multiple-gate transistors with improved gate control

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132172A1 (ja) * 2005-06-07 2006-12-14 Nec Corporation フィン型電界効果型トランジスタ、半導体装置及びその製造方法
US7859065B2 (en) 2005-06-07 2010-12-28 Nec Corporation Fin-type field effect transistor and semiconductor device
US8247294B2 (en) 2005-06-07 2012-08-21 Nec Corporation Manufacturing process of fin-type field effect transistor and semiconductor
JP2006351781A (ja) * 2005-06-15 2006-12-28 Nec Corp 電界効果トランジスタおよびその製造方法
KR100653536B1 (ko) * 2005-12-29 2006-12-05 동부일렉트로닉스 주식회사 반도체 소자의 핀 전계효과 트랜지스터 제조방법
KR100833595B1 (ko) 2007-04-05 2008-05-30 주식회사 하이닉스반도체 돌기형 트랜지스터 및 그 제조방법
JP2012531745A (ja) * 2009-06-25 2012-12-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 置換ゲート構造体を有するｆｅｔ及びその製造方法
US9401428B2 (en) 2013-02-04 2016-07-26 Samsung Electronics Co., Ltd. Semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer
US10141427B2 (en) 2013-02-04 2018-11-27 Samsung Electronics Co., Ltd. Methods of manufacturing semiconductor devices including gate pattern, multi-channel active pattern and diffusion layer

Also Published As

Publication number Publication date
JP3863516B2 (ja) 2006-12-27
US20050074972A1 (en) 2005-04-07
US20070284583A1 (en) 2007-12-13

Similar Documents

Publication Publication Date Title
JP3863516B2 (ja) 半導体装置及びその製造方法
JP4086926B2 (ja) 半導体装置及びその製造方法
US7871914B2 (en) Methods of fabricating semiconductor devices with enlarged recessed gate electrodes
JP3793190B2 (ja) 半導体装置の製造方法
US7883972B2 (en) Semiconductor device having a fin structure and method of manufacturing the same
US20050121703A1 (en) Semiconductor device and method for manufacturing the same
US7573106B2 (en) Semiconductor device and manufacturing method therefor
US20080146002A1 (en) Method of manufacturing semiconductor device having buried gate
JP2004064083A (ja) 自己整列した接合領域コンタクトホールを有する半導体装置及びその製造方法
KR20210132563A (ko) 다중 게이트 디바이스들을 위한 게이트 패턴화 공정
JP2007059870A (ja) 半導体素子のゲートパターン及びその形成方法
JP2006054423A (ja) 半導体装置及びその製造方法
JP2007165558A (ja) 半導体装置およびその製造方法
US7348254B2 (en) Method of fabricating fin field-effect transistors
JP2002198521A (ja) 半導体装置の製造方法
JP2007165772A (ja) 半導体装置および半導体装置の製造方法
JP4580657B2 (ja) 半導体装置およびその製造方法
JP2007059691A (ja) 半導体装置の製造方法および半導体装置
US6780691B2 (en) Method to fabricate elevated source/drain transistor with large area for silicidation
JP2006295071A (ja) 半導体装置の製造方法
US6271092B1 (en) Method for fabricating a semiconductor device
JP2006086467A (ja) 半導体装置及びその製造方法
JP2003298050A (ja) 半導体装置の製造方法
JP2005259945A (ja) 半導体装置の製造方法及び半導体装置
KR100550345B1 (ko) 반도체 장치의 실리사이드막 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060428

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees