JP2007059870A - 半導体素子のゲートパターン及びその形成方法 - Google Patents
半導体素子のゲートパターン及びその形成方法 Download PDFInfo
- Publication number
- JP2007059870A JP2007059870A JP2006109326A JP2006109326A JP2007059870A JP 2007059870 A JP2007059870 A JP 2007059870A JP 2006109326 A JP2006109326 A JP 2006109326A JP 2006109326 A JP2006109326 A JP 2006109326A JP 2007059870 A JP2007059870 A JP 2007059870A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- gate electrode
- gate
- forming
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 14
- 229910008484 TiSi Inorganic materials 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910007991 Si-N Inorganic materials 0.000 claims description 10
- 229910006294 Si—N Inorganic materials 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 4
- 229910018509 Al—N Inorganic materials 0.000 claims description 4
- 229910019001 CoSi Inorganic materials 0.000 claims description 4
- 229910016006 MoSi Inorganic materials 0.000 claims description 4
- 229910005883 NiSi Inorganic materials 0.000 claims description 4
- 229910006249 ZrSi Inorganic materials 0.000 claims description 4
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 118
- 239000011229 interlayer Substances 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000012827 research and development Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ゲートパターン間に埋め込まれる層間絶縁膜の埋め込み性及びランディングプラグ形成物質の埋め込み性を向上させることができる半導体素子のゲートパターン及びその形成方法を提供すること。
【解決手段】半導体素子のゲートパターンは、基板１１０に形成されたトレンチ１１２の内面及び基板１１０の表面に形成されたゲート絶縁膜１１４と、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４の上面より突出しないように、トレンチ１１２に埋め込まれた第１ゲート電極層１１６Ａと、一部分が第１ゲート電極層１１６Ａと接触するように、第１ゲート電極層１１６Ａ上に形成された第２ゲート電極層１２０Ａとを備えている。
【選択図】図７
【解決手段】半導体素子のゲートパターンは、基板１１０に形成されたトレンチ１１２の内面及び基板１１０の表面に形成されたゲート絶縁膜１１４と、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４の上面より突出しないように、トレンチ１１２に埋め込まれた第１ゲート電極層１１６Ａと、一部分が第１ゲート電極層１１６Ａと接触するように、第１ゲート電極層１１６Ａ上に形成された第２ゲート電極層１２０Ａとを備えている。
【選択図】図７
Description
本発明は、半導体素子のゲートパターン及びその形成方法に関し、特に、１００ｎｍ以下の線幅を有するＤＲＡＭセルトランジスタのリセス（recess）ゲートパターン及びその形成方法に関する。
近年、半導体素子に対しては、いっそうの低電力化及び高容量化が求められており、半導体業界では、半導体素子の高集積化及び高速化に関する研究開発に多くの投資が行われている状況である。研究開発されている半導体素子は、大きさが制限された半導体チップ内に、より多くの素子を集積する必要があるために、そのデザインルールが次第に縮小化されてきている。
特に、ＤＲＡＭの場合には、集積度が急激に高くなってきており、大きさが徐々に小型化されてきている。そのために、デザインルールが１００ｎｍ以下、すなわち、単位素子の製造工程における線幅などの条件が１００ｎｍ以下に低くなっているとともに、動作速度の向上、低電力化、リフレッシュ特性の向上など、半導体素子の性能向上に対する要求が、いっそう厳しくなってきている。
デザインルールが１００ｎｍ以下に縮小化されると、ゲート線幅が狭くなるために、短チャネル効果（short-channel effect）などの問題が発生する。その結果、しきい値電圧の低下、漏れ電流の増加などにより、リフレッシュ特性及び／又はリテンション特性が低下するという問題が発生する。
このような問題を解決するために、平らな半導体基板上にゲートパターンを形成するプレーナタイプとは異なり、半導体基板に形成されたトレンチの内面にゲート絶縁膜を形成した後、トレンチ内にポリシリコンなどの導電材を埋め込むことによって形成されるリセスゲート素子の研究開発が行われている。このようなリセスゲートの場合には、チャネル長を長くすることができるので、リフレッシュ時間及び／又はリテンション時間を長くすることができる。
一方、最近、ゲートパターン（例えば、ワードライン）の高抵抗化に伴う信号伝達の遅延を防止するために、ゲートパターンを、ポリシリコン単一の膜に代えて、非常に低い面抵抗Ｒｓを有するポリシリコン層／シリサイド層の積層膜（以下、「ポリサイド」と記す）又はポリシリコン層／金属層の積層膜（以下、「ポリメタル」と記す）で形成することが行われている。
図１〜図５は、従来の技術に係るポリメタルゲート構造を備えたリセスゲートパターンの形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。
はじめに、図１に示されているように、基板１０の所定の領域にトレンチ１２を形成する。次に、図２に示されているように、トレンチ１２（図１参照）が形成された基板１０の上面及びトレンチ１２の内面を含む全面、すなわち基板１０の上面の段差に沿って、ゲート絶縁膜１４を形成する。
次に、図３に示されているように、トレンチ１２（図１参照）が埋め込まれるように、ゲート絶縁膜１４上に第１ゲート電極用層としてポリシリコン層１６を形成する。
次に、図４に示されているように、ポリシリコン層１６上に、第２ゲート電極用層として金属層１８を形成した後、金属層１８上にハードマスク用層２０を形成する。
次に、図５に示されているように、ハードマスク用層２０（図４参照）上に所定のフォトレジストパターン（図示せず）を形成する。その後、このフォトレジストパターンを利用してハードマスク用層２０にエッチングを施すことにより、ハードマスクパターン２０Ａを形成する。
次に、ハードマスクパターン２０Ａを利用して、順に金属層１８及びポリシリコン層１６のエッチングを行う。ここで、図５に示した符号１６Ａは、パターニングされたポリシリコン層１６を、１８Ａは、パターニングされた金属層１８をそれぞれ示している。これらの処理により、トレンチ１２（図１参照）が形成されていない領域における基板１０上のゲート絶縁膜１４の露出面に対して、所定の部分が突出した形態を有するポリシリコン層１６Ａ及び金属層１８Ａで構成されたリセスゲートパターン２２が形成される。通常、ポリシリコン層１６Ａのうち、トレンチ１２が形成されていない領域における基板１０上に突出した部分の高さは、５００Å〜８００Åの範囲である。
このようにゲートパターンをポリサイドまたはポリメタルで形成する場合には、ゲートパターンの線幅が狭くなるので、面抵抗Ｒｓが大きくなり、ＲＣ（Resistance-Capacitance）遅延が発生する。面抵抗を小さくし、ＲＣ遅延を防止するためには、ゲートパターンの高さを高くしなければならない。
図６は、従来の技術に係る高い縦横比を有するゲートパターンの積層構造を示す走査型電子顕微鏡（ＳＥＭ）写真である。上記のように、高集積化に伴いゲートパターンの線幅が狭くなる状況下で、ゲートパターンの高さが高くなると、図６に示したように、ゲートパターンの縦横比はさらに増加する。さらに、最近、高集積化に伴い、ゲートパターンの線幅が狭くなるだけではなく、ゲートパターン間の間隔も狭くなってきている。したがって、ゲートパターン間に形成される層間絶縁膜形成材料の埋め込み性が低下すること、後に形成されるコンタクトプラグを基板に接続するためのランディングプラグ（landing plug）形成の際に、ランディングプラグ形成材料の埋め込み性が低下すること等の問題が発生する。後続の工程で、ゲートパターンの両側壁にゲートスペーサが形成されると、ゲートパターン間の間隔がさらに狭くなるので、これらの材料の埋込み性の低下は、いっそう大きな問題となる。
上記問題点を解決する方法の一つとして、層間絶縁膜の埋め込み性を向上させるために、ゲートパターンの両側壁にスペーサを形成した後、選択的エピタキシャル成長（Selective Epitaxial Growth；以下、「ＳＥＧ」と記す）法を利用して、ランディングプラグを所定の厚さに形成した後、層間絶縁膜を形成する方法が考えられる。しかし、この方法は、ＳＥＧ処理に必要な熱量が多く、生産性が低いので、商業的な製造には適していない。
また、ゲートパターンを、ポリサイドまたはポリメタルのような２層の積層構造に代えて、１層の金属層にすることにより、高さを低くする方法が考えられる。しかし、この方法の場合には、ゲート絶縁膜の特性の信頼性が低下するという問題があるので、採用することができない。その理由は、金属層単独のゲートパターン（以下、「金属ゲート」と記す）を形成する場合には、原料の金属材料または前駆体（precursor）に含まれるＣ、Ｃｌ、Ｆなどの不純物元素がゲート絶縁膜に混入し、ゲート絶縁膜の特性の信頼性を低下させる可能性があるからである。また、金属層とゲート絶縁膜との界面で反応が生じ、シリサイドが生成する可能性があり、このようなシリサイドは、ゲート絶縁膜の信頼性を低下させる要因になる。
本発明は、上記の問題点を解決するためになされたものであって、その目的は、ゲートパターンの線幅及びゲートパターン間の間隔の減少に伴い、ゲートパターン間に埋め込まれる層間絶縁膜の埋め込み性の低下、コンタクトプラグを基板に接続するためのランディングプラグを構成する物質の埋め込み性の低下を防止することができる、半導体素子のゲートパターン及びその形成方法を提供することにある。
上記課題を達成するため、本発明に係る半導体素子のゲートパターンは、基板に形成されたトレンチの内面を含む前記基板の表面に形成されたゲート絶縁膜と、前記トレンチが形成されていない領域における前記ゲート絶縁膜の上面より突出しないように、前記トレンチに埋め込まれた第１ゲート電極層と、一部分が前記第１ゲート電極層と接触するように、前記第１ゲート電極層上に形成された第２ゲート電極層とを備えることを特徴としている。
ここで、前記第１ゲート電極層は、前記第２ゲート電極層との接触領域において、所定の深さのリセス部を備え、該リセス部において前記第２ゲート電極層と接触していることが好ましい。
また、上記課題を達成するため、本発明に係る半導体素子のゲートパターンの形成方法は、トレンチが形成された基板を準備するステップと、前記トレンチの内面を含む前記基板の表面に、ゲート絶縁膜を形成するステップと、前記トレンチが形成されていない領域における前記ゲート絶縁膜の上面より突出しないように、前記トレンチに埋め込まれた第１ゲート電極層を形成するステップと、一部分が前記第１ゲート電極層と接触するように、前記第１ゲート電極層上に第２ゲート電極層を形成するステップとを含むことを特徴としている。
本発明の係る半導体素子のゲートパターン又はその形成方法によって得られるゲートパターンによれば、基板内のトレンチに埋め込まれた第１ゲート電極層が、トレンチが形成されていない領域における基板上の絶縁膜の上面より高く突出していないので、ゲートパターンのうち絶縁膜を含む基板上に突出する部分の高さを低くすることができる。そのために、ゲートパターンとゲートパターンとの間のスペースの縦横比を小さくすることができる。したがって、ゲートパターン間に埋め込まれる層間絶縁膜の埋め込み性及びランディングプラグ形成物質の埋め込み性を向上させることができる。
また、ゲートパターンのうち基板上に突出する部分の高さが低いので、ゲートパターンとソース／ドレインコンタクトプラグとの間、またはゲートパターンとゲートパターンとの間のオーバーラップにより発生する寄生キャパシタンスを減少させることができる。したがって、ＲＣ遅延を抑制することができるだけではなく、特に、ＤＲＡＭの場合、センシングマージン（sensing margin）及びリテンション特性を改善することができるという効果が得られる。
また、第２ゲート電極層との接触領域における第１ゲート電極層に、所定の深さのリセス部を設けることによって、第１ゲート電極層及び第２ゲート電極層で構成されたゲートパターン内のコンタクト抵抗を、さらに低下させることができる。
以下、添付する図面を参照して、本発明に係る最も好ましい実施の形態を詳細に説明する。また、以下に示す各図面は、素子の構成を理解しやすいように模式的に描かれており、各層、各領域など相互の大きさの関係は、実際の素子に対応するものではない。また、層が他の層上または基板上にあると説明されている場合、その層は、他の層上または基板上に直接形成されている場合のほか、それらの間に第３の層が介在している場合も含まれる。また、明細書及び図面全体を通じて、同じ符号で示された箇所は、同じ構成要素を示している。
なお、本明細書及び特許請求の範囲で用いられている「ゲートパターン」とは、少なくとも「第１ゲート電極層」及び「第２ゲート電極層」を含む部分を意味する。
図７は、本発明の好ましい第１の実施の形態に係る半導体素子のゲートの構成を示す断面図である。図７に示されているように、第１の実施の形態に係る半導体素子のゲートは、トレンチ（図７には、輪郭が符号１１２で示されている）が形成された基板１１０と、トレンチ１１２の内面を含む基板１１０の表面の段差に沿って形成されたゲート絶縁膜１１４と、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４より上方に突出しないように、トレンチ１１２に埋め込まれた第１ゲート電極層１１６Ａと、下端の一部が第１ゲート電極層１１６Ａと接触し、第１ゲート電極層１１６Ａ上に形成された第２ゲート電極層１２０Ａとを備え、第１ゲート電極層１１６Ａ及び第２ゲート電極層１２０Ａにより、１つのゲートパターン１２４が構成されている。また、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４を含む領域上に形成されたエッチング停止膜１１８及び第２ゲート電極層１２０Ａ上に形成されたハードマスク１２２Ａをさらに備えることができる。
ここで、例えば、第１ゲート電極層１１６Ａは、ポリシリコンまたはＰｏｌｙ−ＳｉｘＧｅ1−ｘ（ｘ＝０．０１〜０．９９）で形成され、第２ゲート電極層１２０Ａは、金属またはシリサイドで形成されている。例えば、第２ゲート電極層１２０Ａは、ＷＳｉｘ、ＴｉＳｉｘ、ＮｉＳｉｘ、ＣｏＳｉｘ、ＴａＳｉｘ、ＭｏＳｉｘ、ＨｆＳｉｘ、ＺｒＳｉｘ、ＰｔＳｉｘ、Ｗ／ＷＮ、Ｗ／Ｗ−Ｓｉ−Ｎ／ＷＳｉｘ、Ｗ／ＴｉＮ／ＴｉＳｉｘ、Ｗ／Ｔｉ−Ｓｉ−Ｎ／ＴｉＳｉｘ、Ｔｉ−Ｓｉ−Ｎ、Ｔｉ−Ａｌ−Ｎ、Ｔａ−Ｓｉ−Ｎ、ＭｏＮ、ＨｆＮ、ＴａＮ及びＴｉＮ（ここで、ｘ=１．０〜３．０）から選択されたいずれかで構成されている。
上記ゲートの構成において、第１ゲート電極層１１６Ａと第２ゲート電極層１２０Ａとの接触領域の幅Ｗ２は、トレンチ１１２内における第１ゲート電極層１１６Ａの幅Ｗ１より５〜１０ｎｍ程度狭いことが好ましい。
エッチング停止膜１１８は、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４上、及びトレンチ１１２が形成されている領域のうち、第１ゲート電極層１１６Ａと第２ゲート電極層１２０Ａとが直接接触する部分（図７には幅Ｗ２で表示されている）を除く領域に形成されていることが好ましい。
エッチング停止膜１１８は、酸化物系物質の膜、窒化物系物質の膜または酸化物系物質／窒化物系物質の積層膜で構成されている。例えば、酸化物系物質は、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ここで、ｘ、ｙ、ｚは、それぞれ０．１〜３．０）のいずれか、窒化物系物質はＳｉ３Ｎ４であることが好ましい。
また、ゲート絶縁膜１１４は、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ここで、ｘ、ｙ、ｚは、それぞれ０．１〜３．０）のいずれかで構成されていることが好ましい。
図８〜図１３は、図７に示した半導体素子のゲートパターンの形成方法を説明するための図であり、製造工程の各段階における素子の構造を示す断面図である。
はじめに、図８に示されているように、基板１１０の所定の領域にトレンチ１１２を形成する。基板１１０には、Ｓｉ基板、ＳｉＧｅ基板、Ｓｔｒａｉｎｅｄ−Ｓｉ基板、ＳＯＩ（Silicon On Insulator）基板またはＧＯＩ（Germanium On Insulator）基板を利用することができる。
次に、図９に示されているように、酸化処理を行い、トレンチ１１２（図８参照）の内面及び基板１１０表面に、ゲート絶縁膜１１４として酸化膜を形成する。酸化処理には、水蒸気を含む酸化性雰囲気、温度約９００〜約１０００℃の条件下で、基板１１０を加熱する湿式酸化法、酸化性ガスとして高純度の酸素を使用して、温度約１２００℃の条件下で基板１１０を加熱する乾式酸化法のいずれかを利用することができる。この酸化処理により、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ｘ、ｙ、ｚは、それぞれ０．１〜３．０）から選択されたいずれかの物質で構成されたゲート絶縁膜１１４を形成することができる。
次に、トレンチ１１２（図８参照）が埋め込まれるように、ゲート絶縁膜１１４上に、不純物がドープされたドープトポリシリコン膜などの第１ゲート電極用層１１６を形成する。第１ゲート電極用層１１６は、例えば、ポリシリコンまたはＰｏｌｙ−ＳｉｘＧｅ1−ｘ（ここで、ｘ＝０．０１〜０．９９）をＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法によって形成する。ＬＰＣＶＤには、ＳｉＨ４に、ＰＨ３、ＰＣｌ５、ＢＣｌ３またはＢ２Ｈ６を混合した気体を利用することが好ましい。
次に、図１０に示されているように、エッチバックまたはＣＭＰを行うことにより、トレンチ１１２（図８参照）が形成されていない領域におけるゲート絶縁膜１１４の上方に、第１ゲート電極用層１１６が突出しない高さまで、第１ゲート電極用層１１６を平坦化する。ここで、符号１１６Ａは、上面が平坦化された第１ゲート電極層を示している。平坦化処理として、エッチバックを行う場合には、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４をエッチング停止膜として利用することができる。また、平坦化処理として、ＣＭＰを行う場合には、トレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４を平坦化停止膜として利用することができる。
次に、平坦化された第１ゲート電極層１１６Ａを含む全面にエッチング停止膜１１８（図１１参照）を形成する。このエッチング停止膜１１８は、フォトリソグラフィ、エッチングまたは洗浄などの後に続く処理の際に、ゲート絶縁膜１１４が劣化することを防止することができるように、３０Å〜３００Åの厚さとすることが好ましい。エッチング停止膜１１８は、例えば、酸化物系物質の膜、窒化物系物質の膜または酸化物系物質／窒化物系物質の積層膜で構成することができる。特に、酸化物系物質は、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚから選択されたいずれかで形成し、窒化物系物質は、Ｓｉ３Ｎ４で形成することが好ましい。
次に、エッチング停止膜１１８上にフォトレジスト（図示せず）を塗布した後、フォトマスク（図示せず）を利用した露光及び現像を行うことにより、フォトレジストパターン（図示せず）を形成する。その後、フォトレジストパターンをエッチングマスクとして利用したエッチングを行うことにより、図１１に示したように、エッチング停止膜１１８のうち、第１ゲート電極層１１６Ａ上に位置する部分の一部を除去する。この処理により、第１ゲート電極層１１６Ａの一部の領域が露出する。
第１ゲート電極層１１６Ａ上面の露出した領域は、後続の工程で形成される第２ゲート電極層１２０Ａ（図１３参照）との接触領域となり、その幅Ｗ２は、第１ゲート電極層１１６Ａのトレンチ１１２内における幅Ｗ１より５〜１０ｎｍ程度狭くなるようにする。
次に、通常のストリップ処理を行うことにより、フォトレジストパターン（図示せず）を除去する。
次に、図１２に示されているように、第１ゲート電極層１１６Ａの露出部及びエッチング停止膜１１８上に、第２ゲート電極用層１２０を形成する。この第２ゲート電極用層１２０は、金属またはシリサイドで形成する。例えば、第２ゲート電極用層１２０は、ＷＳｉｘ、ＴｉＳｉｘ、ＮｉＳｉｘ、ＣｏＳｉｘ、ＴａＳｉｘ、ＭｏＳｉｘ、ＨｆＳｉｘ、ＺｒＳｉｘ、ＰｔＳｉｘ、Ｗ／ＷＮ、Ｗ／Ｗ−Ｓｉ−Ｎ／ＷＳｉｘ、Ｗ／ＴｉＮ／ＴｉＳｉｘ、Ｗ／Ｔｉ−Ｓｉ−Ｎ／ＴｉＳｉｘ、Ｔｉ−Ｓｉ−Ｎ、Ｔｉ−Ａｌ−Ｎ、Ｔａ−Ｓｉ−Ｎ、ＭｏＮ、ＨｆＮ、ＴａＮ及びＴｉＮ（ここで、ｘ＝１．０〜３．０）のいずれかで形成する。特に、ＷＳｉｘで形成することが好ましい。
この段階で、第２ゲート電極用層１２０上に、ハードマスク用層１２２を形成してもよい。ここで、ハードマスク用層１２２は、後続の第２ゲート電極用層１２０のエッチングを行う際に、ハードマスクスキーム（scheme）を利用するために形成されるものであって、ハードマスク用層１２２は、必要に応じて用いるものである。ハードマスクスキームとは、ハードマスクパターンをエッチングマスクとして用いて、下部の層をエッチングする処理を意味する。
次に、ハードマスク用層１２２（図１２参照）上にフォトレジスト（図示せず）を塗布した後、フォトマスク（図示せず）を利用した露光及び現像を行うことにより、フォトレジストパターン（図示せず）を形成する。
次に、図１３に示されているように、ハードマスクスキームを利用して、第２ゲート電極用層１２０のエッチングを行う。例えば、フォトレジストパターンをエッチングマスクとして利用したエッチングにより、ハードマスクパターン１２２Ａを形成した後、フォトレジストパターンを除去し、さらに、ハードマスクパターン１２２Ａをエッチングマスクとして利用して、第２ゲート電極用層１２０のエッチングを行う。エッチングにより形成された第２ゲート電極層１２０Ａの幅は、第１ゲート電極層１１６Ａと同様な幅、すなわち上方に位置する第２ゲート電極層１２０Ａが第１ゲート電極層１１６Ａと重なるようにすることが好ましい。
上記の処理により、基板１１０のトレンチ１１２（図８参照）内に形成された第１ゲート電極層１１６Ａと、第１ゲート電極層１１６Ａと一部の領域が接触し、パターニングされた第２ゲート電極層１２０Ａとにより、１つのゲートパターン１２４が構成されたリセス構造のゲートが形成される。
上記のように、本発明に係る好ましい第１の実施の形態によれば、基板１１０に形成されたトレンチ１１２内に埋め込まれた第１ゲート電極層１１６Ａが、基板１１０のうちトレンチ１１２が形成されていない領域におけるゲート絶縁膜１１４の上面より高く突出していないので、ゲートパターン１２４のうち、ゲート絶縁膜１１４を含む基板１１０上に突出する部分の高さを低くすることができる。例えば、従来のゲートパターンの場合には、第１ゲート電極層１６Ａ（図５参照）を構成するポリシリコン層が、トレンチ１２が形成されていない領域における基板１０の上面より５００Å〜８００Å突出しているのに対し、本発明に係る好ましい第１の実施の形態の場合には、第１ゲート電極層１１６Ａが、トレンチ１１２が形成されていない領域における基板１１０の上面より高く突出しないようにすることができる。すなわち、本発明に係る好ましい第１の実施の形態によれば、ゲートパターン１２４の高さを、５００Å〜８００Å低くすることができる。
その結果、リセス構造のゲート形成の際に、ゲートパターンとゲートパターンとの間のスペースの縦横比を小さくすることができる。したがって、ゲートパターン間に埋め込まれる層間絶縁膜の埋め込み性及びランディングプラグ形成用材料の埋め込み性を向上させることができる。
本発明の好ましい第２の実施の形態に係る半導体素子のゲートパターンは、後に、図１４を参照して説明するように、第１ゲート電極層と第２ゲート電極層との間の接触領域で、第１ゲート電極層に、所定の深さ（例えば５〜１００ｎｍ、すなわちトレンチの深さより浅い）のリセス部（凹部）を備えることに構成上の特徴がある。したがって、リセス部の深さに応じて、第１ゲート電極層と第２ゲート電極層との間の接触面積が広くなる。その結果、第１ゲート電極層と第２ゲート電極層間により多くの電流が流れるようになり、本発明に係る第１の実施の形態の場合に比べ、ゲートパターン内のコンタクト抵抗をさらに低下させることができる。
図１４は、本発明の好ましい第２の実施形態に係る半導体素子のゲートの構成を示す断面図である。
図１４に示されているように、第２の実施の形態に係る半導体素子のゲートパターンは、トレンチ（図１４には、輪郭が符号２１２により示されている）が形成された基板２１０の上面及びトレンチ２１２の内面に沿って形成されたゲート絶縁膜２１４と、トレンチ２１２が形成されていない領域におけるゲート絶縁膜２１４の上面より高く突出しないようにトレンチ２１２に埋め込まれ、一部の領域が所定の深さＨだけリセスされた第１ゲート電極層２１６Ａと、リセスされた領域で第１ゲート電極層２１６Ａと接触するように、第１ゲート電極層２１６Ａ上に形成され、第１ゲート電極層２１６Ａと共に１つのゲートパターン２２４を構成する第２ゲート電極層２２０Ａとを備えている。
図１４に示した半導体素子のゲートパターンの形成方法は、図８〜図１１を参照して説明した方法とほぼ同じである。ただし、図１１に示した段階の後、エッチング停止膜２１８をエッチングマスクとして利用したエッチングを行うことにより、第１ゲート電極層２１６Ａの一部の領域に、所定の深さのリセス部を形成する処理を含む点が相違する。その他の処理は、本発明に係る好ましい第１の実施の形態の場合と同様であるので、重複する説明を省略する。
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
１１０ 基板
１１２ トレンチ
１１４ ゲート絶縁膜
１１６ 第１ゲート電極用層
１１６Ａ 第１ゲート電極層
１１８ エッチング停止膜
１２０ 第２ゲート電極用層
１２０Ａ 第２ゲート電極層
１２２ ハードマスク用層
１２２Ａ ハードマスクパターン
１２４ ゲートパターン
１１２ トレンチ
１１４ ゲート絶縁膜
１１６ 第１ゲート電極用層
１１６Ａ 第１ゲート電極層
１１８ エッチング停止膜
１２０ 第２ゲート電極用層
１２０Ａ 第２ゲート電極層
１２２ ハードマスク用層
１２２Ａ ハードマスクパターン
１２４ ゲートパターン
Claims (24)
- 半導体素子のゲートパターンであって、
基板に形成されたトレンチの内面を含む前記基板の表面に形成されたゲート絶縁膜と、
前記トレンチが形成されていない領域における前記ゲート絶縁膜の上面より突出しないように、前記トレンチに埋め込まれた第１ゲート電極層と、
一部分が前記第１ゲート電極層と接触するように、前記第１ゲート電極層上に形成された第２ゲート電極層と
を備えることを特徴とする半導体素子のゲートパターン。 - 前記第１ゲート電極層が、前記第２ゲート電極層との接触領域に、所定の深さのリセス部を備え、該リセス部において前記第２ゲート電極層と接触していることを特徴とする請求項１に記載の半導体素子のゲートパターン。
- 前記第１ゲート電極層と前記第２ゲート電極層との間の接触領域の幅が、前記トレンチ内における前記第１ゲート電極層の幅より５〜１０ｎｍ狭いことを特徴とする請求項２に記載の半導体素子のゲートパターン。
- 前記第１ゲート電極層が、ポリシリコンまたはＰｏｌｙ−ＳｉｘＧｅ1−Ｘ（ｘ＝０．０１〜０．９９）で形成されていることを特徴とする請求項１〜３のいずれかの項に記載の半導体素子のゲートパターン。
- 前記第２ゲート電極層が、金属またはシリサイドで形成されていることを特徴とする請求項１に記載の半導体素子のゲートパターン。
- 前記第２ゲート電極層が、ＷＳｉｘ、ＴｉＳｉｘ、ＮｉＳｉｘ、ＣｏＳｉｘ、ＴａＳｉｘ、ＭｏＳｉｘ、ＨｆＳｉｘ、ＺｒＳｉｘ、ＰｔＳｉｘ、Ｗ／ＷＮ、Ｗ／Ｗ−Ｓｉ−Ｎ／ＷＳｉｘ、Ｗ／ＴｉＮ／ＴｉＳｉｘ、Ｗ／Ｔｉ−Ｓｉ−Ｎ／ＴｉＳｉｘ、Ｔｉ−Ｓｉ−Ｎ、Ｔｉ−Ａｌ−Ｎ、Ｔａ−Ｓｉ−Ｎ、ＭｏＮ、ＨｆＮ、ＴａＮ及びＴｉＮ（ここで、ｘ=１．０〜３．０）のいずれかで形成されていることを特徴とする請求項１または５に記載の半導体素子のゲートパターン。
- 前記トレンチが形成されていない領域における前記ゲート絶縁膜上、及び前記トレンチが形成された領域における前記第１ゲート電極層と前記第２ゲート電極層との接触領域を除く領域上に形成されたエッチング停止膜を、さらに備えることを特徴とする請求項１に記載の半導体素子のゲートパターン。
- 前記エッチング停止膜が、酸化物系物質の膜、窒化物系物質の膜または酸化物系物質／窒化物系物質の積層膜であることを特徴とする請求項７に記載の半導体素子のゲートパターン。
- 前記酸化物系物質が、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ここで、ｘ、ｙ、ｚは、それぞれ０．１〜３．０）のいずれかであり、前記窒化物系物質が、Ｓｉ３Ｎ４であることを特徴とする請求項８に記載の半導体素子のゲートパターン。
- 前記ゲート絶縁膜が、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ここで、ｘ、ｙ、ｚは、それぞれ０．１〜３．０）のいずれかで形成されていることを特徴とする請求項１〜７のいずれかの項に記載の半導体素子のゲートパターン。
- 前記第２ゲート電極層上に形成されたハードマスクを、さらに備えることを特徴とする請求項１〜７のいずれかの項に記載の半導体素子のゲートパターン。
- トレンチが形成された基板を準備するステップと、
前記トレンチの内面を含む前記基板の表面に、ゲート絶縁膜を形成するステップと、
前記トレンチが形成されていない領域における前記ゲート絶縁膜の上面より突出しないように、前記トレンチに埋め込まれた第１ゲート電極層を形成するステップと、
一部分が前記第１ゲート電極層と接触するように、前記第１ゲート電極層上に第２ゲート電極層を形成するステップと
を含むことを特徴とする半導体素子のゲートパターンの形成方法。 - 前記トレンチに埋め込まれた前記第１ゲート電極層を形成するステップが、
前記トレンチを埋め込むように、前記ゲート絶縁膜上に前記第１ゲート電極用層を形成するステップと、
エッチバックまたはＣＭＰにより、前記トレンチが形成されていない領域における前記ゲート絶縁膜の上面まで、前記第１ゲート電極用層を除去するステップと
を含むことを特徴とする請求項１２に記載の半導体素子のゲートパターンの形成方法。 - 前記トレンチが形成されていない領域における前記ゲート絶縁膜の上面まで、前記第１ゲート電極用層を除去した後、前記第２ゲート電極層との接触領域に対応する前記第１ゲート電極層内に、所定の深さのリセス部を形成するステップを、さらに含むことを特徴とする請求項１３に記載の半導体素子のゲートパターンの形成方法。
- 前記第１ゲート電極層と前記第２ゲート電極層との接触領域を、前記トレンチ内における前記第１ゲート電極層の幅より５〜１０ｎｍ狭く形成することを特徴とする請求項１２〜１４のいずれかの項に記載の半導体素子のゲートパターンの形成方法。
- 前記第１ゲート電極層を形成した後、
前記第１ゲート電極層及び前記ゲート絶縁膜上にエッチング停止膜を形成するステップと、
エッチングにより、前記エッチング停止膜を部分的に除去して、前記第１ゲート電極層の一部を露出させるステップとを、
さらに含むことを特徴とする請求項１２に記載の半導体素子のゲートパターンの形成方法。 - 前記エッチング停止膜が、酸化物系物質の膜、窒化物系物質の膜または酸化物系物質／窒化物系物質の積層膜であることを特徴とする請求項１６に記載の半導体素子のゲートパターンの形成方法。
- 前記酸化膜系物質が、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ここで、ｘ、ｙ、ｚは、それぞれ０．１〜３．０）のいずれかであり、前記窒化物系物質が、Ｓｉ３Ｎ４であることを特徴とする請求項１７に記載の半導体素子のゲートパターンの形成方法。
- 前記第１ゲート電極層を、ポリシリコンまたはＰｏｌｙ−ＳｉｘＧｅ１−Ｘ（ｘ＝０．０１〜０．９９）で形成することを特徴とする請求項１２〜１８のいずれかの項に記載の半導体素子のゲートパターンの形成方法。
- 前記第２ゲート電極層を、金属またはシリサイドで形成することを特徴とする請求項１２に記載の半導体素子のゲートパターンの形成方法。
- 前記第２ゲート電極層を、ＷＳｉｘ、ＴｉＳｉｘ、ＮｉＳｉｘ、ＣｏＳｉｘ、ＴａＳｉｘ、ＭｏＳｉｘ、ＨｆＳｉｘ、ＺｒＳｉｘ、ＰｔＳｉｘ、Ｗ／ＷＮ、Ｗ／Ｗ−Ｓｉ−Ｎ／ＷＳｉｘ、Ｗ／ＴｉＮ／ＴｉＳｉｘ、Ｗ／Ｔｉ−Ｓｉ−Ｎ／ＴｉＳｉｘ、Ｔｉ−Ｓｉ−Ｎ、Ｔｉ−Ａｌ−Ｎ、Ｔａ−Ｓｉ−Ｎ、ＭｏＮ、ＨｆＮ、ＴａＮ及びＴｉＮ（ここで、ｘ=１．０〜３．０）のいずれかで形成することを特徴とする請求項１２または２０に記載の半導体素子のゲートパターンの形成方法。
- 前記第２ゲート電極層を形成するステップが、
前記第１ゲート電極層が形成された前記基板上に、第２ゲート電極用層を形成するステップと、
エッチングにより、前記第２ゲート電極用層の所定の領域を除去するステップと
を含むことを特徴とする請求項１２〜２１のいずれかの項に記載の半導体素子のゲートパターンの形成方法。 - 前記第２ゲート電極層の所定の領域を除去するステップが、ハードマスクスキームを利用する処理であることを特徴とする請求項２２に記載の半導体素子のゲートパターンの形成方法。
- 前記ゲート絶縁膜を、ＳｉＯ２、ＳｉＯｘＮｙ、ＨｆＯ２、ＨｆＳｉｘＯｙ及びＨｆＳｉｘＯｙＮｚ（ここで、ｘ、ｙ、ｚは、それぞれ０．１〜３．０）のいずれかで形成することを特徴とする請求項１２〜２１のいずれかの項に記載の半導体素子のゲートパターンの形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050078287A KR100625795B1 (ko) | 2005-08-25 | 2005-08-25 | 반도체 소자의 게이트 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007059870A true JP2007059870A (ja) | 2007-03-08 |
Family
ID=37631817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006109326A Pending JP2007059870A (ja) | 2005-08-25 | 2006-04-12 | 半導体素子のゲートパターン及びその形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070045724A1 (ja) |
| JP (1) | JP2007059870A (ja) |
| KR (1) | KR100625795B1 (ja) |
| CN (1) | CN1921144A (ja) |
| TW (1) | TWI310610B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940275B1 (ko) * | 2008-07-07 | 2010-02-05 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
| CN109390395A (zh) * | 2017-08-08 | 2019-02-26 | 三菱电机株式会社 | 半导体装置及电力变换装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102007045074B4 (de) | 2006-12-27 | 2009-06-18 | Hynix Semiconductor Inc., Ichon | Halbleiterbauelement mit Gatestapelstruktur |
| KR101161796B1 (ko) | 2006-12-27 | 2012-07-03 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
| KR100844940B1 (ko) * | 2006-12-27 | 2008-07-09 | 주식회사 하이닉스반도체 | 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 |
| JP2009071232A (ja) * | 2007-09-18 | 2009-04-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| CN101621008A (zh) | 2008-07-03 | 2010-01-06 | 中芯国际集成电路制造(上海)有限公司 | Tft浮置栅极存储单元结构 |
| JP5662865B2 (ja) | 2010-05-19 | 2015-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8736056B2 (en) | 2012-07-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for reducing contact resistance of a metal |
| CN103681461B (zh) * | 2012-09-10 | 2016-06-01 | 中国科学院微电子研究所 | 半导体器件结构及其制作方法 |
| US8735280B1 (en) | 2012-12-21 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of semiconductor integrated circuit fabrication |
| US9263586B2 (en) | 2014-06-06 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure |
| KR102650539B1 (ko) | 2016-09-23 | 2024-03-27 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| TWI739653B (zh) * | 2020-11-06 | 2021-09-11 | 國立陽明交通大學 | 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法 |
| CN115954383B (zh) * | 2023-03-14 | 2023-06-02 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0246775A (ja) * | 1988-08-08 | 1990-02-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5721148A (en) * | 1995-12-07 | 1998-02-24 | Fuji Electric Co. | Method for manufacturing MOS type semiconductor device |
| KR100295063B1 (ko) * | 1998-06-30 | 2001-08-07 | 김덕중 | 트렌치게이트구조의전력반도체장치및그제조방법 |
| KR20040095075A (ko) * | 2003-05-06 | 2004-11-12 | 삼성전자주식회사 | 반도체 소자에서 게이트 형성 방법 |
| KR20050025197A (ko) * | 2003-09-05 | 2005-03-14 | 삼성전자주식회사 | 반도체 소자에서의 리세스 게이트 구조 및 형성방법 |
| JP2005093773A (ja) | 2003-09-18 | 2005-04-07 | Fuji Electric Device Technology Co Ltd | トレンチゲート型半導体装置およびその製造方法 |
| KR100566303B1 (ko) | 2003-12-15 | 2006-03-30 | 주식회사 하이닉스반도체 | 리세스된 게이트 전극 형성 방법 |
-
2005
- 2005-08-25 KR KR1020050078287A patent/KR100625795B1/ko not_active IP Right Cessation
-
2006
- 2006-02-21 TW TW095105745A patent/TWI310610B/zh not_active IP Right Cessation
- 2006-02-24 US US11/361,378 patent/US20070045724A1/en not_active Abandoned
- 2006-04-12 JP JP2006109326A patent/JP2007059870A/ja active Pending
- 2006-04-27 CN CNA2006100789272A patent/CN1921144A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100940275B1 (ko) * | 2008-07-07 | 2010-02-05 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 패턴 형성방법 |
| CN109390395A (zh) * | 2017-08-08 | 2019-02-26 | 三菱电机株式会社 | 半导体装置及电力变换装置 |
| CN109390395B (zh) * | 2017-08-08 | 2021-10-29 | 三菱电机株式会社 | 半导体装置及电力变换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1921144A (zh) | 2007-02-28 |
| KR100625795B1 (ko) | 2006-09-18 |
| TWI310610B (en) | 2009-06-01 |
| US20070045724A1 (en) | 2007-03-01 |
| TW200709415A (en) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007059870A (ja) | 半導体素子のゲートパターン及びその形成方法 | |
| US8513078B2 (en) | Structure and method for fabricating fin devices | |
| US7923331B2 (en) | Method of fabricating recess channel transistor having locally thick dielectrics and related devices | |
| JP2008004738A (ja) | 半導体装置及びその製造方法 | |
| JP4552908B2 (ja) | 半導体装置の製造方法 | |
| JP2008034785A (ja) | 半導体素子及びその製造方法 | |
| KR100849363B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2007158269A (ja) | 半導体装置及びその製造方法 | |
| JP3863516B2 (ja) | 半導体装置及びその製造方法 | |
| TWI582841B (zh) | 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置 | |
| US20060276001A1 (en) | Method for manufacturing a semiconductor device having a STI structure | |
| JP2004023106A (ja) | 半導体装置及びその製造方法 | |
| JP2007027348A (ja) | 半導体装置及びその製造方法 | |
| JP4600834B2 (ja) | 半導体装置の製造方法 | |
| JP4122181B2 (ja) | 二重ゲート酸化膜を有する半導体素子の製造方法 | |
| JP2008010817A (ja) | ナンドフラッシュメモリ素子の製造方法 | |
| CN109659233B (zh) | 半导体器件及其形成方法 | |
| TWI322472B (en) | Method for fabricating semiconductor device with gate | |
| JP2005197739A (ja) | デュアルゲートの形成方法 | |
| JP4580657B2 (ja) | 半導体装置およびその製造方法 | |
| CN107706111B (zh) | 半导体器件的形成方法 | |
| US7898025B2 (en) | Semiconductor device having recess gate | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| JP4981288B2 (ja) | 半導体装置のシリサイド膜の形成方法 | |
| JP2008171957A (ja) | 半導体装置及びその製造方法 |