KR100844940B1 - 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 - Google Patents

다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR100844940B1
KR100844940B1 KR1020070041288A KR20070041288A KR100844940B1 KR 100844940 B1 KR100844940 B1 KR 100844940B1 KR 1020070041288 A KR1020070041288 A KR 1020070041288A KR 20070041288 A KR20070041288 A KR 20070041288A KR 100844940 B1 KR100844940 B1 KR 100844940B1
Authority
KR
South Korea
Prior art keywords
film
nitrogen
metal
tungsten
silicide
Prior art date
Application number
KR1020070041288A
Other languages
English (en)
Other versions
KR20080061224A (ko
Inventor
임관용
양홍선
조흥재
김태경
김용수
성민규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to DE102007045074A priority Critical patent/DE102007045074B4/de
Priority to US11/862,003 priority patent/US7902614B2/en
Priority to TW096136856A priority patent/TWI349956B/zh
Priority to TW096146218A priority patent/TWI488223B/zh
Priority to TW101107806A priority patent/TWI447790B/zh
Priority to US11/952,128 priority patent/US8008178B2/en
Priority to DE200710060238 priority patent/DE102007060238B4/de
Priority to JP2007327082A priority patent/JP2008166770A/ja
Priority to CN 200710305601 priority patent/CN101257040B/zh
Priority to JP2007335547A priority patent/JP2008166797A/ja
Publication of KR20080061224A publication Critical patent/KR20080061224A/ko
Application granted granted Critical
Publication of KR100844940B1 publication Critical patent/KR100844940B1/ko
Priority to US13/043,385 priority patent/US8441079B2/en
Priority to US13/891,648 priority patent/US9064854B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Abstract

본 발명은 시트저항 및 콘택저항이 작으면서도 불순물의 외확산을 효과적으로 억제할 수 있는 확산방지막을 구비한 반도체소자 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자는 Ti/WNx/WSiNx, TiNx/WNx/WSiNx, Ti/WSiNx, TiNx/WSiNx, Ti/WSiNx/WNx, TiNx/WSiNx/WNx, Ti/WNx/WSiNx/WNx, TiNx/WNx/WSiNx/WNx, Ti/WNx/WSix/WNx, TiNx/WNx/WSix/WNx와 같은 구조의 다중 확산방지막을 구비하므로써, 매우 낮은 시트저항(Rs) 특성을 얻고, 보론침투(boron penetration) 또는 보론 외확산(Boron out-diffusion) 억제에 의한 폴리실리콘공핍현상(p+poly depletion effect)이 감소하며, 텅스텐막과 폴리실리콘막간 낮은 콘택저항(Contact resistance ,Rc) 특성을 모두 만족시킬 수 있는 효과가 있다.
게이트스택, 확산방지막, 질소함유 텅스텐실리사이드막, WSiN, 텅스텐실리사이드막, 시트저항, 콘택저항

Description

다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE WITH MULTI LAYER DIFFUSION BARRIER AND METHOD FOR FABRICATING THE SAME}
도 1a 내지 도 1c는 종래기술에 따른 텅스텐폴리게이트의 게이트스택 구조를 도시한 도면.
도 2a는 확산방지막의 종류별 텅스텐과 폴리실리콘간 콘택저항을 비교한 도면.
도 2b는 게이트스택의 보론농도 깊이 프로파일을 나타낸 도면.
도 2c는 확산방지막 종류별 텅스텐의 시트저항을 비교한 도면.
도 3a는 본 발명의 제1실시예에 따른 게이트스택의 구조를 도시한 도면.
도 3b는 질소함유 텅스텐막 상부에 물리기상증착법(PVD)으로 질소함유 텅스텐실리사이드막을 증착한 후의 사진.
도 3c는 본 발명의 제2실시예에 따른 게이트스택의 구조를 도시한 도면.
도 3d는 본 발명의 제3실시예에 따른 게이트스택의 구조를 도시한 도면.
도 3e는 어닐링 후의 결과를 나타낸 사진.
도 4a는 본 발명의 제4실시예에 따른 게이트스택의 구조를 도시한 도면.
도 4b는 본 발명의 제5실시예에 따른 게이트스택의 구조를 도시한 도면.
도 4c는 본 발명의 제6실시예에 따른 게이트스택의 구조를 도시한 도면.
도 5a는 본 발명의 제7실시예에 따른 게이트스택의 구조를 도시한 도면.
도 5b는 본 발명의 제8실시예에 따른 게이트스택의 구조를 도시한 도면.
도 5c는 본 발명의 제9실시예에 따른 게이트스택의 구조를 도시한 도면.
도 6a는 본 발명의 제10실시예에 따른 게이트스택의 구조를 도시한 도면.
도 6b는 본 발명의 제11실시예에 따른 게이트스택의 구조를 도시한 도면.
도 6c는 본 발명의 제12실시예에 따른 게이트스택의 구조를 도시한 도면.
도 7a는 본 발명의 제13실시예에 따른 게이트스택의 구조를 도시한 도면.
도 7b는 질소함유 텅스텐막 상부에 화학기상증착법(CVD) 및 물리기상증착법(PVD)으로 텅스텐실리사이드를 각각 증착한 후의 사진.
도 7c는 본 발명의 제14실시예에 따른 게이트스택의 구조를 도시한 도면.
도 7d는 본 발명의 제15실시예에 따른 게이트스택의 구조를 도시한 도면.
도 8은 본 발명의 제16실시예에 따른 게이트스택 구조를 도시한 도면.
도 9는 본 발명의 실시예들에 따른 확산방지막의 종류별 텅스텐전극의 시트저항(Rs) 특성을 비교한 도면.
도 10a 내지 도 10c는 도 3a에 도시된 제1실시예에 따른 게이트스택을 이용한 게이트패터닝 방법을 도시한 공정단면도.
도 11은 도 3a에 도시된 제1실시예에 따른 게이트스택을 이용한 게이트패터닝 방법의 다른 예를 도시한 공정단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 제1도전층 22 : 확산방지막
22A : 티타늄막(Ti) 22B : 질소함유 텅스텐막
22C : 질소함유 텅스텐실리사이드막 23 : 제2도전층
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 다중 확산방지막을 구비하는 반도체소자 및 그 제조 방법에 관한 것이다.
폴리실리콘과 텅스텐이 적층된 텅스텐폴리게이트전극(Tungsten poly gate electrode)의 경우, 폴리실리콘과 텅스텐실리사이드가 적층된 폴리실리콘/텅스텐실리사이드(Poly silicon/WSix) 게이트전극에 비해 1/5∼1/10 정도의 매우 낮은 저항을 갖고 있기 때문에, 서브 60nm 메모리소자 제작을 위해서는 반드시 필요하다.
도 1a 내지 도 1c는 종래기술에 따른 텅스텐폴리게이트의 게이트스택 구조를 도시한 도면이다.
도 1a를 참조하면, 텅스텐폴리게이트의 게이트스택은 폴리실리콘막(Poly-si, 11), 텅스텐질화막(WN, 12) 및 텅스텐막(13)의 순서로 적층된 Poly-Si/WN/W 구조이다. 여기서, 텅스텐질화막(12)은 확산방지막(Diffusion barrier) 역할을 한다.
도 1a와 같은 Poly-Si/WN/W 구조는 후속 어닐(anneal) 또는 게이트재산화(gate re-oxidation) 공정시 텅스텐질화막(12)의 질소(Nitrogen)가 분해되면서 2∼3nm의 불균일한 SiNx 및 SiOxNy 와 같은 절연층이 텅스텐막(13)과 폴리실리콘막(11) 사이의 계면에 형성되기 때문에 수백 MHz 동작주파수 및 1.5V 이하의 동작전압에는 신호지연(signal delay) 등 소자의 오동작을 유발시키는 문제점이 있다.
따라서, 최근에는 텅스텐막과 폴리실리콘막의 계면에 Si-N이 형성되는 것을 억제하기 위해서 확산방지막으로서 폴리실리콘과 텅스텐질화막 사이에 얇은 텅스텐실리사이드막(WSi) 또는 티타늄막(Ti)을 삽입하고 있는 추세이다.
도 1b와 같이, 텅스텐실리사이드막(WSi, 14)을 삽입한 경우, 텅스텐질화막(WN, 12) 증착 시의 질소플라즈마(nitrogen plasma)에 의해 텅스텐실리사이드막(14) 상부에 W-Si-N가 형성되며 이 W-Si-N는 금속성(metallic) 성질을 갖는 매우 우수한 확산방지막(diffusion barrier)으로 알려져 있다.
도 1c와 같이, 티타늄막(Ti, 15)을 삽입한 경우에도 텅스텐질화막(WN, 12) 증착 시 반응성스퍼터링(reactive sputtering)에 의해 질소플라즈마가 티타늄막(Ti, 15)을 'TiN'화시켜, TiN 확산방지막이 형성되기 때문에 후속 열처리시 질소함유 텅스텐막(WN, 12)이 분해되더라도, TiN이 질소의 폴리실리콘으로의 확산을 억제시켜 Si-N 형성을 효과적으로 방지할 수 있다.
그러나, 텅스텐폴리게이트를 듀얼폴리게이트(dual poly-Si gate)(즉, n+ poly-Si for NMOSFET, p+ poly-Si for PMOSFET) 구조에 적용할 경우에는 텅스텐막과 P형 폴리실리콘막(p+ poly-si) 사이의 콘택저항값이 WSi/WN 확산방지막 적용시에도 상당히 증가하는 문제가 있다. 이에 반해 Ti/WN 확산방지막 적용시에는 폴리실리콘 도핑스펙(poly-si doping species)에 무관하게 매우 낮은 콘택저항 특성을 보인다.
또한, p+ poly-si PMOSFET의 경우, 실제 동작 모드인 인버젼(inversion) 상태에서는 폴리실리콘공핍(poly-si depletion) 문제가 발생할 수 있으며, 이는 P형 폴리실리콘 내부에 남아 있는 보론(boron)의 양에 의존한다.
또한, WSi/WN 확산방지막에서는 Ti/WN 확산방지막 대비 상대적으로 폴리실리콘공핍이 많이 발생하여 트랜지스터 특성을 저하시킬 수 있다는 것을 의미한다.
위와 같은 여러 가지 특성을 종합해 볼 때, 텅스텐과 폴리실리콘간 충분히 낮은 콘택저항 및 P형 폴리실리콘공핍 억제 능력이 우수한 Ti/WN 확산방지막을 사용하는 것이 바람직하다.
그러나, Ti/WN 확산방지막은 바로 상부에 증착되는 텅스텐의 시트저항(Rs)이 1.5∼2배 수준으로 증가하는 문제점이 있다. Ti/WN 확산방지막 적용에 따른 텅스텐의 시트저항 증가는 향후 텅스텐폴리게이트 개발에 있어서 매우 큰 제약을 유발할 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 게이트스택의 시트저항 및 콘택저항이 작으면서도 불순물의 외확산을 효과적으로 억 제할 수 있는 확산방지막을 구비한 반도체소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자는 제1도전층; 상기 제1도전층 상의 금속실리사이드막과 질소 함유 금속막의 순서로 적층된 제1확산방지막; 상기 제1확산방지막 상의 적어도 질소 함유 금속실리사이드막을 포함하는 제2확산방지막; 및 상기 제2확산방지막 상의 제2도전층을 포함하는 것을 특징으로 하고, 상기 제2확산방지막은 질소함유 금속막과 상기 질소함유 금속실리사이드막의 순서로 적층된 것이며, 상기 제2확산방지막은 상기 질소함유 금속실리사이드막과 질소함유 금속막의 순서로 적층된 것이며, 상기 제2확산방지막은 질소함유 금속막, 상기 질소함유 금속실리사이드막 및 질소함유 금속막의 순서로 적층된 3층 구조인 것을 특징으로 한다. 상기 질소함유 금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막인 것을 특징으로 한다. 상기 질소함유 금속실리사이드막은 금속실리사이드 타겟과 질소가스(N2)를 이용한 반응성스퍼터링(Reactive Sputtering)으로 증착된 것임을 특징으로 한다. 상기 제1확산방지막의 금속실리사이드막은 티타늄실리사이드막 또는 탄탈륨실리사이드막인 것을 특징으로 한다. 상기 제1확산방지막의 질소함유 금속막은 질소함유 티타늄막 또는 질소함유 탄탈륨막인 것을 특징으로 한다.
또한, 본 발명의 반도체소자는 제1도전층; 상기 제1도전층 상에 형성되며 적어도 제1금속막과 질소함유 금속실리사이드막을 포함하는 적층구조인 확산방지막; 및 상기 확산방지막 상의 제2도전층을 포함하는 것을 특징으로 하고, 상기 확산방지막은 상기 제1금속막, 제2금속막 및 상기 질소함유 금속실리사이드막의 순서로 적층된 적층구조이며, 상기 확산방지막은 상기 제1금속막, 상기 질소함유 금속실리사이드막 및 제2금속막의 순서로 적층된 적층구조이고, 상기 확산방지막은 상기 제1금속막, 제2금속막, 상기 질소함유 금속실리사이드막 및 제3금속막의 순서로 적층된 적층구조인 것을 특징으로 한다. 상기 제1금속막은 순수 금속막 또는 질소가 함유된 금속막인 것을 특징으로 한다. 상기 순수 금속막은 티타늄막 또는 탄탈륨막인 것을 특징으로 한다. 상기 질소가 함유된 금속막은 질소함유 티타늄막 또는 질소함유 탄탈륨막인 것을 특징으로 한다. 상기 제2금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막인 것을 특징으로 한다. 상기 제2금속막과 제3금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막인 것을 특징으로 한다. 상기 질소함유 금속실리사이드막은 금속실리사이드 스퍼터타겟과 질소가스(N2)를 이용한 반응성스퍼터링(Reactive Sputtering)에 의해 증착된 것임을 특징으로 한다.
또한, 본 발명의 반도체소자는 제1도전층; 상기 제1도전층 상에서 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막으로 이루어진 확산방지막; 및 상기 확산방지막 상의 제2도전층을 포함하는 것을 특징으로 하고, 상기 금속실리사이드막은 물리기상증착법(PVD)에 의해 증착된 것임을 특징으로 하며, 상기 금속실리사 이드막은 반응성스퍼터링에 의해 증착된 텅스텐실리사이드막, 티타늄실리사이드막 또는 탄탈륨실리사이드막인 것을 특징으로 한다. 상기 제1, 제2 및 제3금속막은, 질소가 함유된 금속막인 것을 특징으로 하고, 상기 제2 및 제3금속막은, 질소가 함유된 텅스텐막 또는 질소가 함유된 티타늄텅스텐막인 것을 특징으로 하며, 상기 제1금속막은 질소가 함유된 티타늄막 또는 질소가 함유된 탄탈륨막이거나 또는 티타늄막 또는 탄탈륨막인 것을 특징으로 한다.
그리고, 본 발명의 반도체소자 제조 방법은 제1도전층 상에 적어도 제1금속막과 질소함유 금속실리사이드막을 포함하는 적층구조로 확산방지막을 형성하는 단계; 및 상기 확산방지막 상에 제2도전층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자 제조 방법은 제1도전층 상에 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막의 순서로 적층된 확산방지막을 형성하는 단계; 및 상기 확산방지막 상에 제2도전층을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a는 확산방지막의 종류별 텅스텐과 폴리실리콘간 콘택저항을 비교한 도면이다.
도 2a를 참조하면, N형 불순물이 도핑된 폴리실리콘(n+ poly-si)과 텅스텐 사이의 콘택저항 특성이 WN 대신 WSix/WN 또는 Ti/WN 확산방지막를 사용한 경우 현저히 개선됨을 알 수 있다.
그러나, 텅스텐폴리게이트를 듀얼폴리게이트(dual poly-Si gate)(즉, n+ poly-Si for NMOSFET, p+ poly-Si for PMOSFET) 구조에 적용할 경우에는 텅스텐과 P형 폴리실리콘(p+ poly-si) 사이의 콘택저항값이 WSix/WN 확산방지막 적용시에도 상당히 증가하는 문제가 있다. 이에 반해 Ti/WN 확산방지막 적용시에는 폴리실리콘 도핑스펙(poly-si doping species)에 무관하게 매우 낮은 콘택저항 특성을 보인다.
또한, p+ poly-si PMOSFET의 경우, 실제 동작 모드인 인버젼(inversion) 상태에서는 폴리실리콘공핍(poly-si depletion) 문제가 발생할 수 있으며, 이는 P형 폴리실리콘 내부에 남아 있는 보론(boron)의 양에 의존한다.
도 2b는 게이트스택의 보론농도 깊이 프로파일을 나타낸 도면이다.
도 2b의 게이트스택의 보론농도 깊이 프로파일(depth profile)에서 볼 수 있듯이, WSix/WN 확산방지막이 게이트산화막과 폴리실리콘 계면(gate Oxide/Poly Interface)에서 보론농도가 5×1019atoms/cm3 이하로 매우 낮은 값을 보였으며, Ti/WN 확산방지막의 경우에는 보론농도가 8×1019atoms/cm3 이상으로 측정되었다. 이는 WSix/WN 확산방지막에서는 Ti/WN 확산방지막 대비 상대적으로 폴리실리콘공핍이 많이 발생하여 트랜지스터 특성을 저하시킬 수 있다는 것을 의미한다.
위와 같은 여러 가지 특성을 종합해 볼 때, 텅스텐과 폴리실리콘간 충분히 낮은 콘택저항 및 P형 폴리실리콘공핍 억제 능력이 우수한 Ti/WN 확산방지막을 사용하는 것이 바람직하다.
그러나, 도 2c에 도시된 바와 같이, Ti/WN 확산방지막의 바로 상부에 증착되는 텅스텐의 시트저항(Rs)이 1.5∼2배 수준으로 증가하는 문제점이 있다.
도 2c는 확산방지막 종류별 텅스텐의 시트저항을 비교한 도면이다.
일반적으로 폴리실리콘, 실리콘산화막(SiO2), 실리콘질화막(Si3N4), 및 텅스텐실리사이드(WSix) 상부에서는 비정질의 질소함유 텅스텐막(WNx)이 형성될 수 있어서, 그 위에 매우 낮은 비저항(15∼20μΩ-cm)의 텅스텐 형성이 가능하지만, 다결정의 순수금속(pure metal)인 Ti, W, Ta 그리고, 금속질화막(Metal nitride)인 TiN, TaN 상부에는 상대적으로 작은 그레인(grain)의 텅스텐이 증착되기 때문에, 30μΩ-cm 의 매우 높은 비저항의 텅스텐이 형성된다.
Ti/WN 확산방지막 적용에 따른 텅스텐의 시트저항 증가는 향후 텅스텐폴리게이트 개발에 있어서 매우 큰 제약을 유발할 수 있다.
따라서, 후술하는 실시예들에서, 게이트스택에 포함되는 확산방지막은 Ti, W, Si, N이 포함된 다중 박막 또는 각 박막이 질소(N)를 포함하는 다중 박막으로 이루어진 확산방지막으로서, 콘택저항 감소, 시트저항 감소, 불순물 침투 및 외확 산 방지를 모두 만족시킬 수 있는 확산방지막이다.
이하, 모든 실시예에서 질소 함유(Nitrogen contained)의 의미는 질화(Nitridation)된 금속막의 의미도 포함하면서 질소가 일정 비율로 함유된 금속막도 포함한다. 그리고, 이하, WSixNy에서 x는 텅스텐 대비 실리콘의 비율로서 그 값은0.5∼3.0이고, y는 텅스텐실리사이드 대비 질소의 비율로서 그 값은 0.01∼10.00범위이다.
도 3a는 본 발명의 제1실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 3a에 도시된 바와 같이, 게이트스택은 제1도전층(21), 확산방지막(22) 및 제2도전층(23)의 순서로 적층된다.
제1도전층(21)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(21)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(23)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(22)은 티타늄막(Ti, 22A), 질소가 함유된 텅스텐막(이하, '질소함유텅스텐막'이라 약칭함)(WNx, 22B) 및 질소가 함유된 텅스텐실리사이드막(이하, '질소함유텅스텐실리사이드막'이라 약칭함)(WSixNy, 22C)이 적층된 Ti/WNx/WSixNy 구조이다.
확산방지막(22)에 대해 자세히 살펴보면 다음과 같다.
먼저, 티타늄막(22A)의 두께는 10∼80Å이다.
질소 함유 텅스텐막(WNx, 22B)은 텅스텐막에 질소(Nitrogen, N)가 일정 비율을 갖고 함유된 것으로서, 텅스텐(W) 대비 질소(N)의 비율(N/W)은 0.3∼1.5이다. 여기서, 질소 함유 텅스텐막(22B)을 'WNx'로 표기하는데, 이는 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)' 또는 질소가 일정 비율로 함유된 '텅스텐막'을 의미한다. 질소가 함유됨에 따라 제3실시예에서 후술하겠지만, 질소 함유 텅스텐실리사이드막(22C)에 질소를 공급하는 역할을 한다. 질소 함유 텅스텐막(22B)의 두께는 20∼200Å이다. 이처럼, 질소함유 텅스텐막(22B)은 질소가 함유됨에 따라 제3실시예에서 후술하겠지만, 질소 함유 텅스텐실리사이드막(22C)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
질소 함유 텅스텐실리사이드막(22C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드 막(22C)을 'WSixNy'로 표기하는데, 이는 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)' 또는 질소가 일정 비율로 함유된 '텅스텐실리사이드막'을 의미한다. 질소함유 텅스텐실리사이드막(22C)의 두께는 20∼ 200Å이다.
티타늄막(22A)과 질소 함유 텅스텐막(22B)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소 함유 텅스텐실리사이드막(22C)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 티타늄막(22A)은 티타늄타겟(Ti target)을 이용한 스퍼터링법으로 증착한다. 질소 함유 텅스텐막(22B)은 텅스텐타겟(W target)과 질소(N2) 가스를 이용한 반응성스퍼터링법(Reactive sputtering with W target in N2 ambient)으로 증착한다. 질소 함유 텅스텐실리사이드막(22C)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(22)에서, 질소 함유 텅스텐막(22B) 상부에 증착하는 질소 함유 텅스텐실리사이드막(22C)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 화학기상증착법(Chemical Vapor Deposition, CVD)에 의 해서는 질소 함유 텅스텐막 상부에서 질소 함유 텅스텐실리사이드막이 잘 성장되지 않기 때문이다. 부연하면, 화학기상증착법(CVD)에 의한 질소 함유 텅스텐실리사이드막(CVD-WSiNx)이 질소 함유 텅스텐막(22B) 상부에서 균일하게 성장하지 않고 응집(agglomeration)이 발생하며, 그 이유는 질소 함유 텅스텐막 상부에 텅스텐산화막(WOx)이 존재하여 화학기상증착법(CVD)에 의한 질소 함유 텅스텐실리사이드막의 접착성(adhesion)이 나쁘기 때문이다. 이에 반해 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
도 3b는 질소 함유 텅스텐막 상부에 물리기상증착법(PVD)으로 질소 함유 텅스텐실리사이드막을 증착한 후의 사진으로서, 텅스텐실리사이드 타겟과 질소가스(N2)를 이용한 반응성 스퍼터링법에 의해 증착되는 질소 함유 텅스텐실리사이드막의 경우 균일하게 증착되고 있음을 알 수 있다.
상술한 바에 따르면, 제1실시예에 따른 게이트스택은 제1도전층(21), Ti/WNx/WSixNy 구조의 확산방지막(22) 및 제2도전층(23)으로 이루어진 구조이며, 제1도전층(21)이 폴리실리콘막이고, 제2도전층(23)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, Ti/WNx/WSixNy 구조는 제1금속막, 제2금속막 및 질소가 함유된 금속실리사이드막의 순서로 적층된 구조가 되는데, 제1금속막은 티타늄막(Ti, 22A)이고, 제2금속막은 질소 함유 텅스텐막(WNx, 22B)이며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSiNx, 22C)이다. 제1금속막은 순수 금속막(Pure metal)이며, 제2금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제1실시예와 같이 제1금속막, 제2금속막 및 질소가 함유된 금속실리사이드막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
제1금속막은 티타늄막(Ti)외에 탄탈륨막(Ta)이 가능하고, 제2금속막은 질소가 함유된 텅스텐막(WNx)외에 질소 함유 티타늄텅스텐막(TiWNx)이 가능하며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막 외에 질소 함유 티타늄실리사이드막 또는 질소 함유 탄탈륨실리사이드막이 가능하다. 탄탈륨막(Ta)은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄텅스텐막은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 탄탈륨막(Ta)은 10∼80Å 두께로 증착한다. 질소 함유 티타늄텅스텐막, 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5∼3.0이고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼ 3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
도 3c는 본 발명의 제2실시예에 따른 게이트스택의 구조를 도시한 도면으로서, 제1실시예의 변형예이다. 즉, 도 3a의 티타늄막(22A) 대신 질소가 함유된 티타늄막(TiNx, x<1)을 사용한 경우이다.
도 3c에 도시된 바와 같이, 제2실시예에 따른 게이트스택은 제1도전층(201), 확산방지막(202) 및 제2도전층(203)의 순서로 적층된다.
제1도전층(201)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(201)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(203)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(202)은 질소 함유 티타늄막(TiNx, 202A), 질소 함유 텅스텐막(WNx, 202B) 및 질소 함유 텅스텐실리사이드막(WSixNy, 202C)이 적층된 TiNx/WNx/WSiNx 구조이다.
확산방지막(202)에 대해 자세히 살펴보면 다음과 같다.
질소 함유 티타늄막(TiNx, 202A)은 티타늄막에 질소가 일정비율을 갖고 함유된 것으로서, 티타늄(Ti) 대비 질소(N)의 비율(N/Ti)이 0.2∼0.8이고, 두께는 제1실시예의 티타늄막과는 다르게 10∼150Å이다. 여기서, 질소 함유 티타늄막(202A)은 '티타늄질화막(Titanium nitride)' 또는 '질소가 일정 비율로 함유된 티타늄막'을 의미한다.
질소 함유 텅스텐막(WNx, 202B)은 텅스텐막에 질소가 일정 비율을 갖고 함유된 것으로서, 텅스텐 대비 질소의 비율이 0.3∼1.5이다. 여기서, 질소 함유 텅스텐막(202B)은 '텅스텐질화막(Tungsten nitride)' 또는 '질소가 일정 비율로 함유된 텅스텐막'을 의미한다. 질소가 함유됨에 따라 제3실시예에서 후술하겠지만, 질소 함유 텅스텐실리사이드막(202C)에 질소를 공급하는 역할을 한다. 그리고, 질소 함유 텅스텐막(202B)의 두께는 20∼200Å이다. 이처럼, 질소함유 텅스텐막(202B)은 질소가 함유됨에 따라 제3실시예에서 후술하겠지만, 질소 함유 텅스텐실리사이드막(202C)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
질소함유 텅스텐실리사이드막(202C)은 텅스텐실리사이드막에 질소가 일정 비율을 갖고 함유된 것으로서, 텅스텐 대비 실리콘의 비율은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(202C)은 '텅스텐실 리콘질화막(Tungsten silicon nitride)' 또는 질소가 일정 비율로 함유된 텅스텐실리사이드막을 의미한다.
질소 함유 텅스텐막(202B)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소함유 티타늄막(202A)과 질소 함유 텅스텐실리사이드막(202C)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 질소함유 티타늄막(202A)은 티타늄타겟(Ti target)과 질소(N2) 가스를 이용한 반응성스퍼터링법Reactive sputtering with Ti target in N2 ambient)으로 증착한다. 질소 함유 텅스텐막(202B)은 텅스텐타겟(W target)과 질소(N2) 가스를 이용한 반응성스퍼터링법(Reactive sputtering with W target in N2 ambient)으로 증착한다. 질소 함유 텅스텐실리사이드막(202C)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(202)에서, 질소 함유 텅스텐막(202B) 상부에 증착하는 질소 함유 텅스텐실리사이드막(202C)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 화학기상증착법(Chemical Vapor Deposition, CVD)에 의해서는 질소 함유 텅스텐막 상부에서 질소 함유 텅스텐실리사이드막이 잘 성장되지 않기 때문이다. 부연하면, 화학기상증착법(CVD)에 의한 질소 함유 텅스텐실리사이드막(CVD-WSiNx)이 질소 함유 텅스텐막(22B) 상부에서 균일하게 성장하지 않고 응집(agglomeration)이 발생하며, 그 이유는 질소 함유 텅스텐막 상부에 텅스텐산화막(WOx)이 존재하여 화학기상증착법(CVD)에 의한 질소 함유 텅스텐실리사이드막의 접착성(adhesion)이 나쁘기 때문이다. 이에 반해 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
질소 함유 티타늄막(202A)을 사용하는 제2실시예의 경우에도 제1실시예와 동일하게 충분히 낮은 콘택저항을 얻을 수 있다. 상부의 질소 함유 텅스텐막(WNx, 202B)이 질소 함유 티타늄막(TiNx, 202A)에 질소를 공급하여 질소 함유 티타늄막(TiNx, 202A)의 상부를 '강인성 TiN(robust TiN)'으로 만들어줌과 동시에 제1도전층(201)과 접촉하는 질소 함유 티타늄막(TiNx, 202A)의 하부가 Ti-Si 응집(agglomeration)을 방지해주는 역할을 하기 때문이다.
상술한 바에 따르면, 제2실시예에 따른 게이트스택은 제1도전층(201), TiNx/WNx/WSixNy 구조의 확산방지막(202) 및 제2도전층(203)으로 이루어진 구조이며, 제1도전층(201)이 폴리실리콘막이고, 제2도전층(203)이 텅스텐막이므로 텅스텐폴리 게이트 구조가 된다.
특히, TiNx/WNx/WSixNy 구조는 제1금속막, 제2금속막 및 질소가 함유된 금속실리사이드막의 순서로 적층된 구조가 되는데, 제1금속막은 질소 함유 티타늄막(TiNx, 22A)이고, 제2금속막은 질소 함유 텅스텐막(WNx, 22B)이며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSixNy, 22C)이다. 제1금속막과 제2금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제2실시예와 같이 질소가 함유된 제1,2금속막과 질소가 함유된 금속실리사이드막으로 이루어진 다중 확산방지막은 다음과 같은 구조도 가능하다.
질소가 함유된 제1금속막은 질소함유 티타늄막(TiNx)외에 질소함유 탄탈륨막(TaNx)이 가능하고, 질소가 함유된 제2금속막은 질소가 함유된 텅스텐막(WNx)외에 질소 함유 티타늄텅스텐막(TiWNx)이 가능하며, 질소가 함유된 금속실리사이드막은 질소 함유 텅스텐실리사이드막 외에 질소 함유 티타늄실리사이드막 또는 질소 함유 탄탈륨실리사이드막이 가능하다. 질소함유 탄탈륨막은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄텅스텐막은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스 퍼터링법으로 증착한다. 그리고, 질소함유 탄탈륨막은 10∼80Å 두께로 증착한다. 질소 함유 티타늄텅스텐막, 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5∼3.0이고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
위와 같이 질소 함유 티타늄막 대신에 질소 함유 탄탈륨막을 사용하는 구조의 확산방지막들은 TiNx/WNx/WSixNy 구조와 동일하게 매우 낮은 시트저항 및 콘택저항특성을 갖고 폴리실리콘공핍율을 저하시키는 효과가 있다.
한편, 제2실시예에 따른 확산방지막은 3층 구조이나, 질소가 함유된 텅스텐실리사이드막 상부에 추가로 질소 함유 텅스텐막(WNx)을 형성시킬 수 있다. 여기서, 추가되는 질소 함유 텅스텐막(WNx)은 두번째층인 WNx와 동일한 질소 함량 및 두께를 갖는다.
제2실시예에 따르면, TiNx/WNx/WSixNy 구조는 다중 구조를 이루는 각 물질들이 모두 질소(N)를 포함하고 있다. 이로써, 매우 낮은 시트저항 및 콘택저항을 얻고, 게이트스택의 높이를 낮출 수 있다. 또한, 하부에 형성된 제1도전층(201) 내에 도핑되어 있는 보론과 같은 불순물의 외확산에 의한 폴리실리콘공핍현상을 감소시킨다.
도 3d는 본 발명의 제3실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 3d에 도시된 바와 같이, 제3실시예에 따른 게이트스택은 제1도전층(211), 확산방지막(212) 및 제2도전층(213)의 순서로 적층된 구조가 된다.
제1도전층(211)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(211)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(213)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(212)은 티타늄실리사이드막(TiSix, 212A), 질소 함유 티타늄막(TiNx, 212B), 질소 함유 텅스텐막(WNx, 212C) 및 질소 함유 텅스텐실리사이드막(WSiNx, 212D)이 적층된 TiSix/TiNx/WNx/WSixNy 구조이다. 여기서, 제1 및 제2실시예의 구조에 따라 티타늄실리사이드막외에 탄탈륨실리사이드막도 가능하고, 질소함유티타늄막외에 질소함유 탄탈륨막이 가능하며, 질소 함유 텅스텐막외에 질소함유 티타늄텅스텐막이 가능하며, 질소 함유 텅스텐실리사이드막외에 질소함유 티타늄실 리사이드막 또는 질소함유 탄탈륨실리사이드막이 가능하다.
제3실시예는 제1실시예 및 제2실시예에 따른 게이트구조가 어닐링된 후의 결과이다. 여기서, 어닐링은 게이트 형성후에 진행하는 여러 공정들, 예를 들어, 스페이서 증착, 층간절연막 증착 등의 열이 수반되는 공정이라 할 수 있다.
도 3d와 도 3a를 비교하면 다음과 같다.
티타늄실리사이드막(212A)은 티타늄막(22A)이 하부의 제1도전층(21)인 폴리실리콘막과 반응하여 형성된 것으로서, 그 두께는 1∼30Å이고, 막내 티타늄 대비 실리콘의 비율이 0.5∼3.0이다.
질소 함유 티타늄막(212B)은 티타늄막(22A)이 질소 함유 텅스텐막(22B)으로부터 질소를 공급받아 변화된 것으로, 그 두께는 10∼100Å이고, 티타늄 대비 질소의 비율이 0.7∼1.3이다. 도 3a의 티타늄막(22A)과 비교할 때, 질소의 비율이 '0'에서 '0.7∼1.3'로 증가됨을 알 수 있다.
질소 함유 텅스텐막(212C)은 어닐링후 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다. 도 3a의 질소 함유 텅스텐막(22C)과 비교할 때, 질소의 비율이 '0.3∼1.5'에서 '0.01∼0.15'로 감소됨을 알 수 있다.
질소 함유 텅스텐실리사이드막(212D)은 최초 질소 함유 텅스텐실리사이드막(22C)과 동일한 두께 및 조성을 갖는다. 즉, 질소 함유 텅스텐실리사이드막(212D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
도 3d와 도 3c를 비교하면 다음과 같다.
어닐링에 의해 질소 함유 티타늄막(202A)은 질소 함유 텅스텐막(202B)으로부터 질소를 공급받아 티타늄실리사이드막(212A) 반응을 최소화하면서 질소 함유 티타늄막(212B)으로 변화된다. 여기서, 티타늄실리사이드막(212A)의 두께는 1∼30Å이고, 질소 함유 티타늄막(212B)의 두께는 10∼100Å이다.
질소 함유 티타늄막(212B)에서 티타늄 대비 질소의 비율이 0.7∼1.3이 되는데, 이는 도 3c의 질소 함유 티타늄막(202B)과 비교할 때 질소의 비율이 '0.2∼0.8'에서 '0.7∼1.3'로 더 증가됨을 알 수 있다.
질소 함유 텅스텐막(212C)은 어닐링후 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다. 도 3c의 질소 함유 텅스텐막(202C)과 비교할 때, 질소의 비율이 '0.3∼1.5'에서 '0.01∼0.15'로 감소됨을 알 수 있다.
질소 함유 텅스텐실리사이드막(212D)은 최초 질소 함유 텅스텐실리사이드막(202C)과 동일한 두께 및 조성을 갖는다. 즉, 질소 함유 텅스텐실리사이드막(212D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
위와 같이, 제3실시예에 따른 게이트스택은 제1금속실리사이드막과 질소가 함유된 제1금속막의 순서로 적층된 제1확산방지막과 질소가 함유된 제2금속막과 질소 함유된 제2금속실리사이드막의 순서로 적층된 제2확산방지막을 포함한다. 여기서, 제1확산방지막은 티타늄실리사이드막(212A)과 질소 함유 티타늄막(212B)의 적 층이고, 제2확산방지막은 질소 함유 텅스텐막(212C)과 질소 함유 텅스텐실리사이드막(212D)의 적층이다.
도 3e는 어닐링 후의 결과를 나타낸 사진이다.
도 4a는 본 발명의 제4실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 4a에 도시된 바와 같이, 제4실시예에 따른 게이트스택은 제1도전층(31), 확산방지막(32) 및 제2도전층(33)의 순서로 적층된다.
제1도전층(31)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(31)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(33)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(32)은 티타늄막(Ti, 32A)과 질소 함유 텅스텐실리사이드막(WSixNy, 32B)이 적층된 Ti/WSixNy 구조이다.
확산방지막(32)에 대해 자세히 살펴보면 다음과 같다.
먼저, 티타늄막(32A)의 두께는 10∼80Å이다.
그리고, 질소 함유 텅스텐실리사이드막(32B)은 텅스텐실리사이드막에 질소가 일정 비율을 갖고 함유된 것으로서, 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(32B)은 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)' 또는 질소가 일정비율로 함유된 텅스텐실리사이드막이다. 질소함유 텅스텐실리사이드막(32B)의 두께는 20∼200Å이다.
티타늄막(32A)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소 함유 텅스텐실리사이드막(32B)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 티타늄막(32A)은 티타늄타겟(Ti target)을 이용한 스퍼터링법으로 증착한다. 질소 함유 텅스텐실리사이드막(32B)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(32)에서, 질소 함유 텅스텐실리사이드막(22C)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하기 때문이다.
상술한 바에 따르면, 제4실시예에 따른 게이트스택은 제1도전층(31), Ti/WSixNy 구조의 확산방지막(32) 및 제2도전층(33)으로 이루어진 구조이며, 제1도전층(31)이 폴리실리콘막이고, 제2도전층(33)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, Ti/WSixNy 구조는 금속막과 질소가 함유된 금속실리사이드막의 순서로 적층된 구조가 되는데, 금속막은 티타늄막(Ti, 32A)이고, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(32B)이다. 금속막은 순수 금속막(Pure metal)이며, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제4실시예와 같이 금속막 및 질소가 함유된 금속실리사이드막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
금속막은 티타늄막(Ti)외에 탄탈륨막(Ta)이 가능하고, 질소가 함유된 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSixNy) 외에 질소 함유 티타늄실리사이드막(TiSixNy) 또는 질소 함유 탄탈륨실리사이드막(TaSixNy)이 가능하다. 탄탈륨막(Ta)은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 탄탈륨막(Ta)은 10∼80Å 두께로 증착한다. 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼ 200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
도 4b는 본 발명의 제5실시예에 따른 게이트스택의 구조를 도시한 도면으로서, 제2실시예의 변형예이다. 즉, 티타늄막 대신 질소가 함유된 티타늄막(TiNx, x<1)을 사용한 경우이다.
도 4b에 도시된 바와 같이, 제5실시예에 따른 게이트스택은 제1도전층(301), 확산방지막(302) 및 제2도전층(303)의 순서로 적층된다.
제1도전층(301)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(301)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(303)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(302)은 질소함유 티타늄막(TiNx, 302A)과 질소 함유 텅스텐실리 사이드막(WSixNy, 302B)이 적층된 TiNx/WSixNy 구조이다.
확산방지막(302)에 대해 자세히 살펴보면 다음과 같다.
질소 함유 티타늄막(TiNx, 302A)은 티타늄막에 질소가 일정비율을 갖고 함유된 것으로서, 티타늄(Ti) 대비 질소(N)의 비율(N/Ti)이 0.2∼0.8이고, 두께는 10∼150Å이다. 여기서, 질소 함유 티타늄막(302A)은 질화된 티타늄막을 나타내는 '티타늄질화막(Titanium nitride)'도 포함하며, 바람직하게 질소 함유 티타늄막(302B)은 금속막 성질을 갖는다.
질소함유 텅스텐실리사이드막(302B)은 텅스텐실리사이드막에 질소가 일정 비율을 갖고 함유된 것으로서, 텅스텐 대비 실리콘의 비율은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(302B)은 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)' 또는 질소가 일정 비율로 함유된 텅스텐실리사이드막을 포함한다.
질소함유 티타늄막(302A)과 질소 함유 텅스텐실리사이드막(302B)은 PVD(Physical Vapor Deposition)로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 질소함유 티타늄막(302A)은 티타늄타겟(Ti target)과 질소(N2) 가스를 이용한 반응성스퍼터링법Reactive sputtering with Ti target in N2 ambient)으로 증착한다. 질소 함유 텅스텐실리사 이드막(302B)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(302)에서, 질소 함유 텅스텐실리사이드막(302B)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하기 때문이다.
상술한 바에 따르면, 제5실시예에 따른 게이트스택은 제1도전층(301), TiNx/WSixNy 구조의 확산방지막(302) 및 제2도전층(303)으로 이루어진 구조이며, 제1도전층(301)이 폴리실리콘막이고, 제2도전층(303)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, TiNx/WSixNy 구조는 금속막 및 질소가 함유된 금속실리사이드막의 순서로 적층된 구조가 되는데, 금속막은 질소 함유 티타늄막(TiNx, 302A)이고, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(302B)이다. 금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제5실시예와 같이 질소가 함유된 금속막과 질소가 함유된 금속실리사이드막으로 이루어진 다중 확산방지막은 다음과 같은 구조도 가능하다.
질소가 함유된 금속막은 질소함유 티타늄막(TiNx)외에 질소함유 탄탈륨 막(TaNx)이 가능하고, 질소가 함유된 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSixNy) 외에 질소 함유 티타늄실리사이드막(TiSixNy) 또는 질소 함유 탄탈륨실리사이드막(TaSixNy)이 가능하다. 질소함유 탄탈륨막은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 질소함유 탄탈륨막은 10∼80Å 두께로 증착한다. 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
도 4c는 본 발명의 제6실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 4c에 도시된 바와 같이, 제6실시예에 따른 게이트스택은 제1도전층(311), 확산방지막(312) 및 제2도전층(313)의 순서로 적층된 구조가 된다.
제1도전층(311)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(311)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(313)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(312)은 티타늄실리사이드막(TiSix, 312A), 질소 함유 티타늄막(TiNx, 312B), 질소 함유 텅스텐실리사이드막(WSixNy, 312C)이 적층된 TiSix/TiNx/WSixNy 구조이다. 여기서, 확산방지막은 제4 및 제5실시예의 각 선택된 물질에 따라 여러 구조가 가능하다.
제6실시예는 제4실시예 및 제5실시예에 따른 게이트구조가 어닐링된 후의 결과이다. 여기서, 어닐링은 게이트 형성후에 진행하는 여러 공정들, 예를 들어, 스페이서 증착, 층간절연막 증착 등의 열이 수반되는 공정이라 할 수 있다.
도 4a와 같이 티타늄막(32A) 상부에 질소함유 텅스텐실리사이드막(32B)이 있는 경우에는, 어닐링후 도 4c와 같이, 티타늄막(32A)과 질소함유 텅스텐실리사이드막(32B)간 경계지역의 질소함유 텅스텐실리사이드막(32B)에서 소량의 질소 분해가 발생하여 티타늄막(32A) 상부를 질소가 함유된 질소함유 티타늄막(312B)으로 변화시키고, 티타늄막(32A)의 하부는 제1도전층(31)으로 사용된 폴리실리콘막과 반응하여 티타늄실리사이드막(312A)이 된다.
티타늄실리사이드막(312A)의 두께는 1∼30Å이고, 막내 티타늄 대비 실리콘 의 비율이 0.5∼3.0이다. 질소 함유 티타늄막(312B)의 두께는 10∼100Å이고, 티타늄 대비 질소의 비율이 0.7∼1.3이다.
질소함유 텅스텐실리사이드막(312C)은 최초 질소함유 텅스텐실리사이드막(32B)과 동일한 두께 및 조성을 갖는다. 즉, 질소함유 텅스텐실리사이드막(212D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
도 4b와 도 4c를 비교해 보면, 어닐링에 의해 질소 함유 티타늄막(302A)은 질소함유 텅스텐실리사이드막(302B)으로부터 질소를 공급받아 티타늄실리사이드막(312A) 반응을 최소화하면서 질소 함유 티타늄막(312B)으로 변화된다. 여기서, 티타늄실리사이드막(312A)의 두께는 1∼30Å이고, 질소 함유 티타늄막(312B)의 두께는 10∼100Å이며 질소 함유 티타늄막(312B)에서 티타늄 대비 질소의 비율은 0.7∼1.3이다. 도 4c의 질소 함유 티타늄막(302B)과 비교할 때, 질소의 비율이 '0.2∼0.8'에서 '0.7∼1.3'로 증가됨을 알 수 있다.
질소함유 텅스텐실리사이드막(312C)은 최초 질소함유 텅스텐실리사이드막(302C)과 동일한 두께 및 조성을 갖는다. 즉, 질소함유 텅스텐실리사이드막(312C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
위와 같이, 제6실시예에 따른 게이트스택은 금속실리사이드막과 질소가 함유된 금속막의 순서로 적층된 제1확산방지막과 질소가 함유된 금속실리사이드막으로 된 제2확산방지막을 포함한다. 여기서, 제1확산방지막은 티타늄실리사이드막(312A) 과 질소 함유 티타늄막(312B)의 적층이고, 제2확산방지막은 질소함유 텅스텐실리사이드막(312C)이다.
도 5a는 본 발명의 제7실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 5a에 도시된 바와 같이, 제7실시예에 따른 게이트스택은 제1도전층(41), 확산방지막(42) 및 제2도전층(43)의 순서로 적층된다.
제1도전층(41)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(41)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(43)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(42)은 티타늄막(Ti, 42A), 질소함유 텅스텐실리사이드막(WSixNy, 42B) 및 질소 함유 텅스텐막(WNx, 42C)이 적층된 Ti/WSixNy/WNx 구조가 된다.
확산방지막(42)에 대해 자세히 살펴보면 다음과 같다.
먼저, 티타늄막(42A)의 두께는 10∼80Å이다.
질소 함유 텅스텐실리사이드막(42B)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(42B)은 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)' 또는 질소가 일정비율로 함유된 텅스텐실리사이드막을 포함한다. 질소함유 텅스텐실리사이드막(42B)의 두께는 20∼ 200Å이다.
질소 함유 텅스텐막(WNx, 43C)은 텅스텐막에 질소(Nitrogen, N)가 일정 비율을 갖고 함유된 것으로서, 텅스텐(W) 대비 질소(N)의 비율(N/W)은 0.3∼1.5이다. 여기서, 질소 함유 텅스텐막(42C)은 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)' 또는 질소가 일정비율로 함유된 텅스텐막을 포함한다. 질소가 함유됨에 따라 제9실시예에서 후술하겠지만, 질소 함유 텅스텐실리사이드막(42B)에 질소를 공급하는 역할을 한다. 질소 함유 텅스텐막(42C)의 두께는 20∼200Å이다. 이처럼, 질소함유 텅스텐막(42C)은 질소가 함유됨에 따라 질소 함유 텅스텐실리사이드막(42B)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
티타늄막(42A)과 질소 함유 텅스텐막(42C)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소 함유 텅스텐실리사이드막(42B)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 티타늄막(42A)은 티타늄타겟(Ti target)을 이용한 스퍼터링법으로 증착한다. 질소 함유 텅스텐막(42C)은 텅스텐타겟(W target)과 질소(N2) 가스를 이용한 반응성스퍼터링법(Reactive sputtering with W target in N2 ambient)으로 증착한다. 질소 함유 텅스텐실리사이드막(42B)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(42)에서, 질소 함유 텅스텐실리사이드막(42B)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
상술한 바에 따르면, 제7실시예에 따른 게이트스택은 제1도전층(41), Ti/WSixNy/WNx 구조의 확산방지막(42) 및 제2도전층(43)으로 이루어진 구조이며, 제1도전층(41)이 폴리실리콘막이고, 제2도전층(43)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, Ti/WSiNx/WNx 구조는 제1금속막, 질소가 함유된 금속실리사이드막 및 제2금속막의 순서로 적층된 구조가 되는데, 제1금속막은 티타늄막(Ti, 42A)이고, 제2금속막은 질소 함유 텅스텐막(WNx, 42C)이며, 금속실리사이드막은 질소 함유 텅 스텐실리사이드막(42B)이다. 제1금속막은 순수 금속막(Pure metal)이며, 제2금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제7실시예와 같이 제1금속막, 금속실리사이드막 및 제2금속막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
제1금속막은 티타늄막(Ti)외에 탄탈륨막(Ta)이 가능하고, 제2금속막은 질소가 함유된 텅스텐막(WNx)외에 질소 함유 티타늄텅스텐막(TiWNx)이 가능하며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막 외에 질소 함유 티타늄실리사이드막(TiSixNy) 또는 질소 함유 탄탈륨실리사이드막(TaSixNy)이 가능하다. 탄탈륨막(Ta)은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄텅스텐막은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 탄탈륨막(Ta)은 10∼80Å 두께로 증착한다. 질소 함유 티타늄텅스텐막, 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5∼3.0이고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘 의 비율(Si/Ta)은 0.5∼3.0이다.
도 5b는 본 발명의 제8실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 5b에 도시된 바와 같이, 제8실시예에 따른 게이트스택은 제1도전층(401), 확산방지막(402) 및 제2도전층(403)의 순서로 적층된다.
제1도전층(401)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(401)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(403)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(402)은 질소 함유 티타늄막(TiNx, 402A), 질소 함유 텅스텐실리사이드막(WSixNy, 402C) 및 질소 함유 텅스텐막(WNx, 402B)이 적층된 TiNx/WSixNy/WNx 구조이다.
확산방지막(402)에 대해 자세히 살펴보면 다음과 같다.
질소 함유 티타늄막(TiNx, 402A)은 티타늄막에 질소가 일정비율을 갖고 함유 된 것으로서, 티타늄(Ti) 대비 질소(N)의 비율(N/Ti)이 0.2∼0.8이고, 두께는 10∼150Å이다. 여기서, 질소 함유 티타늄막(402A)은 질화된 티타늄막을 나타내는 '티타늄질화막(Titanium nitride)'도 포함한다.
질소함유 텅스텐실리사이드막(402B)은 텅스텐실리사이드막에 질소가 일정 비율을 갖고 함유된 것으로서, 텅스텐 대비 실리콘의 비율은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(402B)은 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)'도 포함한다.
질소 함유 텅스텐막(WNx, 402C)은 텅스텐막에 질소가 일정 비율을 갖고 함유된 것으로서, 텅스텐 대비 질소의 비율이 0.3∼1.5이다. 여기서, 질소 함유 텅스텐막(402C)은 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)'도 포함한다. 질소가 함유됨에 따라 후술하겠지만, 질소 함유 텅스텐실리사이드막(402B)에 질소를 공급하는 역할을 한다. 그리고, 질소 함유 텅스텐막(402C)의 두께는 20∼200Å이다. 이처럼, 질소함유 텅스텐막(402C)은 질소가 함유됨에 따라 질소 함유 텅스텐실리사이드막(402B)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
질소 함유 텅스텐막(402C)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소함유 티타늄막(402A)과 질소 함유 텅스텐실리사이드막(402B)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 질소함유 티타늄막(402A)은 티타늄타겟(Ti target)과 질소(N2) 가스를 이용한 반응성스퍼터링법Reactive sputtering with Ti target in N2 ambient)으로 증착한다. 질소 함유 텅스텐막(402C)은 텅스텐타겟(W target)과 질소(N2) 가스를 이용한 반응성스퍼터링법(Reactive sputtering with W target in N2 ambient)으로 증착한다. 질소 함유 텅스텐실리사이드막(402B)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(402)에서, 질소 함유 텅스텐실리사이드막(402B)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
상술한 바에 따르면, 제8실시예에 따른 게이트스택은 제1도전층(401), TiNx/WSixNy/WNx 구조의 확산방지막(402) 및 제2도전층(403)으로 이루어진 구조이며, 제1도전층(401)이 폴리실리콘막이고, 제2도전층(403)이 텅스텐막이므로 텅스텐폴리 게이트 구조가 된다.
특히, TiNx/WSixNy/WNx 구조는 제1금속막, 질소가 함유된 금속실리사이드막 및 제2금속막의 순서로 적층된 구조가 되는데, 제1금속막은 질소 함유 티타늄막(TiNx, 402A)이고, 제2금속막은 질소 함유 텅스텐막(WNx, 402C)이며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSiNx, 402B)이다. 제1금속막과 제2금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제8실시예와 같이 질소가 함유된 제1금속막, 질소가 함유된 금속실리사이드막 및 질소가 함유된 제2금속막으로 이루어진 다중 확산방지막은 다음과 같은 구조도 가능하다.
질소가 함유된 제1금속막은 질소함유 티타늄막(TiNx)외에 질소함유 탄탈륨막(TaNx)이 가능하고, 질소가 함유된 제2금속막은 질소가 함유된 텅스텐막(WNx)외에 질소 함유 티타늄텅스텐막(TiWNx)이 가능하며, 질소가 함유된 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSixNy) 외에 질소 함유 티타늄실리사이드막(TiSixNy) 또는 질소 함유 탄탈륨실리사이드막(TaSixNy)이 가능하다. 질소함유 탄탈륨막은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄텅스텐막은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스 퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 질소함유 탄탈륨막은 10∼80Å 두께로 증착한다. 질소 함유 티타늄텅스텐막, 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5∼3.0이고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
도 5c는 본 발명의 제9실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 5c에 도시된 바와 같이, 제9실시예에 따른 게이트스택은 제1도전층(411), 확산방지막(412) 및 제2도전층(413)의 순서로 적층된 구조가 된다.
제1도전층(411)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(411)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(413)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(412)은 티타늄실리사이드막(TiSix, 412A), 질소 함유 티타늄막(TiNx, 412B), 질소 함유 텅스텐실리사이드막(WSixNy, 412C) 및 질소 함유 텅스텐막(WNx, 412D)이 적층된 TiSix/TiNx/WSixNy/WNx 구조이다. 여기서, 확산방지막은 제7 및 제8실시예의 각 선택된 물질에 따라 여러 구조가 가능하다.
제9실시예는 제7실시예 및 제8실시예에 따른 게이트구조가 어닐링된 후의 결과이다. 여기서, 어닐링은 게이트 형성후에 진행하는 여러 공정들, 예를 들어, 스페이서 증착, 층간절연막 증착 등의 열이 수반되는 공정이라 할 수 있다.
도 5c와 도 5a를 비교하면 다음과 같다.
티타늄실리사이드막(412A)은 티타늄막(42A)이 하부의 제1도전층(41)인 폴리실리콘막과 반응하여 형성된 것으로서, 그 두께는 1∼30Å이고, 막내 티타늄 대비 실리콘의 비율이 0.5∼3.0이다.
질소 함유 티타늄막(412B)은 티타늄막(42A)이 질소 함유 텅스텐실리사이드막(42B)으로부터 질소를 공급받아 변화된 것으로, 그 두께는 10∼100Å이고, 티타늄 대비 질소의 비율이 0.6∼1.2이다. 도 5a의 티타늄막(42A)과 비교할 때, 질소의 비율이 '0'에서 '0.7∼1.3'로 증가됨을 알 수 있다.
질소 함유 텅스텐실리사이드막(412C)은 최초 질소 함유 텅스텐실리사이드막(42C)과 동일한 두께 및 조성을 갖는다. 즉, 질소 함유 텅스텐실리사이드 막(412C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
질소 함유 텅스텐막(412D)은 어닐링후 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며(따라서 'WNx(D)'로 도시함), 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다. 도 3a의 질소 함유 텅스텐막(42C)과 비교할 때, 질소의 비율이 '0.3∼1.5'에서 '0.01∼0.15'로 감소됨을 알 수 있다.
도 5a와 같이 티타늄막(42A) 상부에 질소함유 텅스텐실리사이드막(42B)이 있는 경우에는, 어닐링후 도 5c와 같이, 티타늄막(42A)과 질소함유 텅스텐실리사이드막(42B)간 경계지역의 질소함유 텅스텐실리사이드막(42B)에서 소량의 질소 분해가 발생하여 티타늄막(42A) 상부를 질소함유 티타늄막(412B)으로 변화시키고, 티타늄막(42A)의 하부는 폴리실리콘막(41)과 반응하여 티타늄실리사이드막(412A)이 된다.
도 5b와 도 5c를 비교해 보면, 질소함유 티타늄막(402A)은 티타늄실리사이드막(412A) 반응을 최소화하면서 질소함유 티타늄막(412B)으로 변화된다. 여기서, 티타늄실리사이드막(412A)의 두께는 1∼30Å이고, 질소함유 티타늄막(412B)의 두께는 10∼100Å이며 질소함유 티타늄막(412B)에서 티타늄 대비 질소의 비율이 0.7∼1.3이다. 질소함유 텅스텐실리사이드막(412C)은 최초 질소함유 텅스텐실리사이드막(402B)과 동일한 두께 및 조성을 갖는다. 즉, 질소함유 텅스텐실리사이드막(412C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
질소함유 텅스텐막(412D)은 질소함유 텅스텐막(402C)이 어닐링후 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다.
위와 같이, 제9실시예에 따른 게이트스택은 금속실리사이드막과 질소함유 금속막의 순서로 적층된 제1확산방지막과 질소함유 금속실리사이드막과 질소함유 금속막의 순서로 적층된 제2확산방지막을 포함한다. 여기서, 제1확산방지막은 티타늄실리사이드막(412A)과 질소함유 티타늄막(412B)의 적층이고, 제2확산방지막은 질소함유 텅스텐실리사이드막(412C)과 질소함유 텅스텐막(412D)의 적층이다.
도 6a은 본 발명의 제10실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 6a를 참조하면, 제10실시예에 따른 게이트스택은 제1도전층(51), 확산방지막(52) 및 제2도전층(53)의 순서로 적층된다.
제1도전층(51)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(51)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(53)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(52)은 티타늄막(Ti, 52A), 질소 함유 텅스텐막(WNx, 52B), 질소 함유 텅스텐실리사이드막(WSixNy, 52C) 및 질소 함유 텅스텐막(WNx, 52D)이 적층된 Ti/WNx/WSixNy/WNx 구조이다.
확산방지막(52)에 대해 자세히 살펴보면 다음과 같다.
먼저, 티타늄막(52A)의 두께는 10∼80Å이다.
질소 함유 텅스텐막(52B, 52D)은 텅스텐막에 질소(Nitrogen, N)가 일정 비율을 갖고 함유된 것으로서, 텅스텐(W) 대비 질소(N)의 비율(N/W)은 0.3∼1.5이다. 여기서, 질소 함유 텅스텐막(52B, 52D)은 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)'도 포함한다. 질소가 함유됨에 따라 후술하겠지만, 티타늄막(52A)과 질소 함유 텅스텐실리사이드막(52C)에 질소를 공급하는 역할을 한다. 질소 함유 텅스텐막(52B, 52D)의 두께는 20∼200Å이다. 이처럼, 질소함유 텅스텐막(52B, 52D)은 질소가 함유됨에 따라 티타늄막(52A)과 질소 함유 텅스텐실리사이드막(52C)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
질소 함유 텅스텐실리사이드막(52C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(52C)은 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)'도 포함한다. 질소함유 텅스텐실리사이드막(52C)의 두께는 20∼ 200Å이다.
티타늄막(52A)과 질소 함유 텅스텐막(52B, 52D)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소 함유 텅스텐실리사이드막(52C)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 티타늄막(52A)은 티타늄타겟(Ti target)을 이용한 스퍼터링법으로 증착한다. 질소 함유 텅스텐막(52B, 52D)은 텅스텐타겟(W target)과 질소(N2) 가스를 이용한 반응성스퍼터링법(Reactive sputtering with W target in N2 ambient)으로 증착한다. 질소 함유 텅스텐실리사이드막(52C)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(52)에서, 질소 함유 텅스텐막(52B) 상부에 증착하는 질소 함유 텅스텐실리사이드막(52C)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
상술한 바에 따르면, 제10실시예에 따른 게이트스택은 제1도전층(51), Ti/WNx/WSixNy/WNx 구조의 확산방지막(52) 및 제2도전층(53)으로 이루어진 구조이며, 제1도전층(51)이 폴리실리콘막이고, 제2도전층(53)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, Ti/WNx/WSixNy/WNx 구조는 제1금속막, 제2금속막, 질소가 함유된 금속실리사이드막 및 제3금속막의 순서로 적층된 구조가 되는데, 제1금속막은 티타늄막(Ti, 52A)이고, 제2금속막과 제3금속막은 질소 함유 텅스텐막(52B, 52D)이며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSixNy, 52C)이다. 제1금속막은 순수 금속막(Pure metal)이며, 제2 및 제3금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제10실시예와 같이 제1금속막, 제2금속막, 질소가 함유된 금속실리사이드막 및 제3금속막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
제1금속막은 티타늄막(Ti)외에 탄탈륨막(Ta)이 가능하고, 제2 및 제3금속막은 동일 막으로서 질소가 함유된 텅스텐막(WNx)외에 질소 함유 티타늄텅스텐막(TiWNx)이 가능하며, 질소가 함유된 금속실리사이드막은 질소 함유 텅스텐실리사이드막 외에 질소 함유 티타늄실리사이드막 또는 질소 함유 탄탈륨실리사이드막이 가능하다. 탄탈륨막(Ta)은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄텅스텐막은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 탄탈륨막(Ta)은 10∼80Å 두께로 증착한다. 질소 함유 티타늄텅스텐막, 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5∼3.0이고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
도 6b는 본 발명의 제11실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 6b를 참조하면, 제10실시예에 따른 게이트스택은 제1도전층(501), 확산방지막(502) 및 제2도전층(503)의 순서로 적층된다.
제1도전층(501)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(501)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(503)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(502)은 질소함유 티타늄막(TiNx, 502A), 질소 함유 텅스텐막(WNx, 502B), 질소 함유 텅스텐실리사이드막(WSiNx, 502C) 및 질소 함유 텅스텐막(WNx, 502D)이 적층된 TiNx/WNx/WSixNy/WNx 구조이다.
확산방지막(502)에 대해 자세히 살펴보면 다음과 같다.
먼저, 질소 함유 티타늄막(TiNx, 502A)은 티타늄막에 질소가 일정비율을 갖고 함유된 것으로서, 티타늄(Ti) 대비 질소(N)의 비율(N/Ti)이 0.2∼0.8이고, 두께는 10∼150Å이다. 여기서, 질소 함유 티타늄막(502A)은 질화된 티타늄막을 나타내는 '티타늄질화막(Titanium nitride)'도 포함한다.
질소 함유 텅스텐막(502B, 502D)은 텅스텐막에 질소(Nitrogen, N)가 일정 비율을 갖고 함유된 것으로서, 텅스텐(W) 대비 질소(N)의 비율(N/W)은 0.3∼1.5이다. 여기서, 질소 함유 텅스텐막(502B, 502D)은 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)'도 포함한다. 질소가 함유됨에 따라 후술하겠지만, 질소함유 티타늄막(502A)과 질소 함유 텅스텐실리사이드막(502C)에 질소를 공급하는 역할 을 한다. 질소 함유 텅스텐막(502B, 502D)의 두께는 20∼200Å이다. 이처럼, 질소함유 텅스텐막(502B, 502D)은 질소가 함유됨에 따라 질소함유 티타늄막(502A)과 질소 함유 텅스텐실리사이드막(502C)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
질소 함유 텅스텐실리사이드막(502C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고, 질소의 함유량은 10∼60%이다. 여기서, 질소 함유 텅스텐실리사이드막(502C)은 질화된 텅스텐실리사이드막을 나타내는 '텅스텐실리콘질화막(Tungsten silicon nitride)'도 포함한다. 질소함유 텅스텐실리사이드막(502C)의 두께는 20∼ 200Å이다.
질소 함유 텅스텐막(502B, 502D)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소함유 티타늄막(502A)과 질소 함유 텅스텐실리사이드막(502C)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 예컨대, 질소함유 티타늄막(502A)은 티타늄타겟(Ti target)과 질소 가스를 이용한 반응성스퍼터링법으로 증착한다. 질소 함유 텅스텐막(502B, 502D)은 텅스텐타겟(W target)과 질소(N2) 가스를 이용한 반응성스퍼터링법(Reactive sputtering with W target in N2 ambient)으로 증착한 다. 질소 함유 텅스텐실리사이드막(502C)은 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성 스퍼터링법(Reactive Sputtering with WSix target in N2 ambient)으로 증착한다.
확산방지막(502)에서, 질소 함유 텅스텐막(502B) 상부에 증착하는 질소 함유 텅스텐실리사이드막(502C)은 전술한 바와 같이 반응성스퍼터링법과 같은 PVD을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟(WSix target)과 질소(N2) 가스를 이용한 반응성스퍼터링법을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
상술한 바에 따르면, 제11실시예에 따른 게이트스택은 제1도전층(501), TiNx/WNx/WSixNy/WNx 구조의 확산방지막(502) 및 제2도전층(503)으로 이루어진 구조이며, 제1도전층(501)이 폴리실리콘막이고, 제2도전층(503)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, TiNx/WNx/WSixNy/WNx 구조는 제1금속막, 제2금속막, 질소가 함유된 금속실리사이드막 및 제3금속막의 순서로 적층된 구조가 되는데, 제1금속막은 질소함유 티타늄막( 502A)이고, 제2금속막과 제3금속막은 질소 함유 텅스텐막(502B, 502D)이며, 금속실리사이드막은 질소 함유 텅스텐실리사이드막(WSixNy, 502C)이다. 제1 내지 제3금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 질소가 함유된 금속실리사이드막이다.
제11실시예와 같이 제1금속막, 제2금속막, 질소가 함유된 금속실리사이드막 및 제3금속막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
제1금속막은 질소함유 티타늄막외에 질소함유 탄탈륨막(TaNx)이 가능하고, 제2 및 제3금속막은 동일 막으로서 질소가 함유된 텅스텐막(WNx)외에 질소 함유 티타늄텅스텐막(TiWNx)이 가능하며, 질소가 함유된 금속실리사이드막은 질소 함유 텅스텐실리사이드막 외에 질소 함유 티타늄실리사이드막 또는 질소 함유 탄탈륨실리사이드막이 가능하다. 질소함유 탄탈륨막은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소 함유 티타늄텅스텐막은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 질소 함유 티타늄실리사이드막은 티타늄실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 질소 함유 탄탈륨실리사이드막은 탄탈륨실리사이드 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착한다. 그리고, 질소함유 탄탈륨막은 10∼80Å 두께로 증착한다. 질소 함유 티타늄텅스텐막, 질소 함유 티타늄실리사이드막 및 질소 함유 탄탈륨실리사이드막은 20∼200Å 두께로 증착하며, 각 막내 질소의 함유량은 10∼60%이다. 그리고, 질소 함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5∼3.0이고, 질소 함유 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 질소 함유 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
도 6c는 본 발명의 제12실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 6c를 참조하면, 제12실시예에 따른 게이트스택은 제1도전층(511), 확산방지막(512) 및 제2도전층(513)의 순서로 적층된 구조가 된다.
제1도전층(511)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(511)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(513)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(512)은 티타늄실리사이드막(TiSix, 512A), 질소 함유 티타늄막(TiNx, 512B), 질소 함유 텅스텐막(WNx, 512C), 질소 함유 텅스텐실리사이드막(WSixNy, 512D) 및 질소 함유 텅스텐막(WNx, 512E)이 적층된 TiSix/TiNx/WNx/WSixNy/WNx 구조이다. 여기서, 확산방지막은 제10 및 제11 실시예의 각 선택된 물질에 따라 여러 구조가 가능하다.
제12실시예는 제10실시예 및 제11실시예에 따른 게이트구조가 어닐링된 후의 결과이다. 여기서, 어닐링은 게이트 형성후에 진행하는 여러 공정들, 예를 들어, 스페이서 증착, 층간절연막 증착 등의 열이 수반되는 공정이라 할 수 있다.
도 6c와 도 6a를 비교하면 다음과 같다.
티타늄실리사이드막(512A)은 티타늄막(52A)이 하부의 폴리실리콘막(51)과 반응하여 형성된 것으로서, 그 두께는 1∼30Å이고, 막내 티타늄 대비 실리콘의 비율이 0.5∼3.0이다.
질소함유 티타늄막(512B)은 티타늄막(52A)이 질소함유 텅스텐막(52B)에 의해 질소함유 티타늄막으로 변화된 것으로, 그 두께는 10∼100Å이고, 티타늄 대비 질소의 비율이 0.7∼1.3이다.
질소함유 텅스텐막(512C, 512E)은 어닐링후 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다.
질소함유 텅스텐실리사이드막(512D)은 최초 질소함유 텅스텐실리사이드막(52C)와 동일한 두께 및 조성을 갖는다. 즉, 질소함유 텅스텐실리사이드막(512D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
도 6c와 도 6b를 비교해 보면, 도 6b의 질소함유 티타늄막(502A)은 질소함유 텅스텐막(502B)으로부터 질소를 공급받아 티타늄실리사이드막(512A) 반응을 최소화하면서 질소함유 티타늄막(512B)으로 변화된다. 여기서, 티타늄실리사이드막(512A)의 두께는 1∼30Å이고, 질소함유 티타늄막(512B)의 두께는 10∼100Å이며 질소함 유 티타늄막(512B)에서 티타늄 대비 질소의 비율이 0.7∼1.3이다.
질소함유 텅스텐막(512C, 512E)은 어닐링후 질소함유 텅스텐막(502B, 502D)이 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다.
질소함유 텅스텐실리사이드막(512D)은 최초 질소함유 텅스텐실리사이드막(502C)과 동일한 두께 및 조성을 갖는다. 즉, 질소함유 텅스텐실리사이드막(512D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
위와 같이, 제12실시예에 따른 게이트스택은 금속실리사이드막과 제1질소함유 금속막의 순서로 적층된 제1확산방지막과, 제2질소함유 금속막, 질소함유 금속실리사이드막 및 제3질소함유 금속막의 순서로 적층된 제2확산방지막을 포함한다. 여기서, 제1확산방지막은 티타늄실리사이드막(512A)과 질소함유 티타늄막(512B)의 적층이고, 제2확산방지막은 질소함유 텅스텐막(512C), 질소함유 텅스텐실리사이드막(512D) 및 질소함유 텅스텐막(512E)의 적층이다.
상술한 제1실시예 내지 제12실시예에 따른 게이트스택에서 확산방지막은 모두 공통으로 질소함유 텅스텐실리사이드막(WSiNx)이라는 질소가 함유된 금속실리사이드막을 포함하고 있을뿐만 아니라, Ti, W, Si, N이 포함된 다중 박막이다.
그리고, 질소함유 텅스텐실리사이드막은 텅스텐실리사이드 스퍼터타겟과 질소(N2) 가스를 이용한 반응성 스퍼터증착법(Reactive Sputter Deposition)으로 증착 한다.
이와 같이 반응성 스퍼터증착법 적용시, 질소함유 텅스텐실리사이드막(WSixNy)이 증착되는 동시에 하부의 티타늄막(Ti)을 질화시켜 'TiN'으로 바꾸는 효과가 있다. 티타늄막(Ti) 위에 질소함유 텅스텐막(WNx)을 반응성스퍼터증착법으로 증착하는 경우에도 'TiN'으로 바꾸는 효과가 있다.
질소함유 텅스텐실리사이드막(WSixNy)은 매우 우수한 비정질 확산방지막으로 작용하기 때문에 그 위에 텅스텐막(W)을 증착할 경우, 비저항이 15∼20μΩ-cm 정도로 작고 매우 큰 그레인크기(grain size)의 텅스텐막이 증착된다. 이로써 매우 낮은 비저항을 갖는 텅스텐막 증착이 가능하므로, 텅스텐막의 시트저항이 감소한다.
결국, 제1실시예 내지 제12실시예에 따른 게이트스택은, 확산방지막의 티타늄막 또는 질소함유 티타늄막이 질소함유 텅스텐막(WNx) 또는 질소함유 텅스텐실리사이드막(WSixNy) 증착시 'TiN'화 되는 것에 의해 매우 낮은 콘택저항 특성 및 폴리실리콘공핍율 저하를 얻고, 더불어 확산방지막이 질소함유 텅스텐실리사이드막(WSixNy)을 포함함에 따라 매우 낮은 시트저항 특성을 얻을 수 있다.
또한, 제1실시예 내지 제12실시예에 따른 게이트스택은, 확산방지막의 티타늄막 또는 질소함유 티타늄막이 질소함유 텅스텐막(WNx) 또는 질소함유 텅스텐실리사이드막(WSixNy) 증착시 'TiN'화 되는 것에 의해 즉, 다중 확산방지막을 이루는 각 물질들이 모두 질소(N)를 포함하고 있다. 이로써, 매우 낮은 시트저항 및 콘택저항을 얻고, 게이트스택의 높이를 낮출 수 있다. 또한, 하부에 형성된 제1도전층 내에 도핑되어 있는 보론과 같은 불순물의 외확산에 의한 폴리실리콘공핍현상을 감소시킨다.
도 7a는 본 발명의 제13실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 7a에 도시된 바와 같이, 제13실시예에 따른 게이트스택은 제1도전층(61), 확산방지막(62) 및 제2도전층(63)의 순서로 적층된다.
제1도전층(61)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(61)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(63)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(62)은 티타늄막(Ti, 62A), 제1질소함유 텅스텐막(WNx, 62B), 텅 스텐실리사이드막(WSix, 62C)(x=1.5∼10), 제2질소함유 텅스텐막(WNx, 62D)의 순서로 적층된 Ti/WNx/WSix/WNx 구조의 확산방지막(62)이 형성된다.
확산방지막(62)에 대해 자세히 살펴보면 다음과 같다.
먼저, 티타늄막(62A)의 두께는 10∼80Å이다.
제1,2질소 함유 텅스텐막(62B, 62D)은 텅스텐막에 질소(Nitrogen, N)가 일정 비율을 갖고 함유된 것으로서, 텅스텐(W) 대비 질소(N)의 비율(N/W)은 0.3∼1.5이다. 여기서, 제1,2질소 함유 텅스텐막(62B, 62D)은 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)'도 포함한다. 바람직하게는, 제1,2질소 함유 텅스텐막(62B, 62D)은 금속막 성질을 갖는다. 질소가 함유됨에 따라 텅스텐실리사이드막(62C)에 질소를 공급하는 역할을 한다. 제1,2질소 함유 텅스텐막(62B, 62D)의 두께는 20∼200Å이다. 이처럼, 제1,2질소함유 텅스텐막(62B, 62D)은 질소가 함유됨에 따라 텅스텐실리사이드막(62C)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
텅스텐실리사이드막(62C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이다. 두께는 20∼100Å이다.
티타늄막(62A), 제1 및 제2질소함유 텅스텐막(62B, 62D) 및 텅스텐막(63)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이 고, 텅스텐실리사이드막(62C)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 따라서, 티타늄막(62A)은 티타늄타겟을 이용한 스퍼터링법으로 증착하고, 제1 및 제2질소함유 텅스텐막(62B, 62D)은 텅스텐타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 텅스텐실리사이드막(62C)은 텅스텐실리사이드 타겟을 이용한 반응성 스퍼터증착법(Reactive Sputter Deposition)으로 증착한다. 마지막으로, 텅스텐막(63)은 텅스텐타겟을 이용한 스퍼터링법으로 증착한다.
제13실시예에 따른 게이트스택은 제1도전층(61), Ti/WNx/WSix/WNx 구조의 확산방지막(62) 및 제2도전층(63)으로 이루어진 구조이며, 제1도전층(61)이 폴리실리콘막이고, 제2도전층(63)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, Ti/WNx/WSix/WNx 구조는 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막의 순서로 적층된 구조가 되는데, 제1금속막은 티타늄막(Ti, 62A)이고, 제2 및 제3금속막은 질소 함유 텅스텐막(62B, 62D)이며, 금속실리사이드막은 텅스텐실리사이드막(WSix, 62C)이다. 제1금속막은 순수 금속막(Pure metal)이며, 제2 및 제3금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 순수 금속실리사이드막이다.
제13실시예와 같이 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
제1금속막은 티타늄막(Ti)외에 탄탈륨막(Ta)이 가능하고, 금속실리사이드막은 텅스텐실리사이드막(WSix)외에 티타늄실리사이드막(TiSix, x=1.5∼10) 또는 탄탈륨실리사이드막(TaSix, x=1.5∼10)이 가능하며, 제2 및 제3 금속막은 질소함유 텅스텐막(WNx)외에 질소함유 티타늄텅스텐막(TiWNx)이 가능하다. 탄탈륨막(Ta)은 PVD(스퍼터링법 포함), CVD 또는 ALD로 형성하고, 질소함유 티타늄텅스텐막(TiWN)은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 티타늄실리사이드막(TiSix)은 티타늄실리사이드 타겟을 이용한 반응성스퍼터링법으로 증착하고, 탄탈륨실리사이드막(TaSix)은 탄탈륨실리사이드 타겟을 이용한 반응성스퍼터링법으로 증착한다. 그리고, 탄탈륨막은 10∼80Å 두께로 증착하며, 질소함유 티타늄텅스텐막은 20∼200Å 두께로 증착한다. 티타늄실리사이드막 및 탄탈륨실리사이드막은 20∼100Å 두께로 증착한다. 질소함유 티타늄텅스텐막 내 질소의 함유량은 10∼60%이다. 그리고, 질소함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5 ∼3.0이고, 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
전술한 바와 같은 확산방지막(62)에서, 제1질소함유 텅스텐막(62B) 상부에 증착하는 텅스텐실리사이드막(62C)은 스퍼터증착법(Sputter deposition)과 같은 물리기상증착법(Physical Vapor Deposition, PVD)을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟을 이용한 스퍼터증착법(sputter deposition)을 이용하면 하 부 막의 종류에 관계없이 균일한 증착이 가능하다.
도 7b는 질소함유 텅스텐막 상부에 화학기상증착법(CVD) 및 물리기상증착법(PVD)으로 텅스텐실리사이드를 각각 증착한 후의 사진이다.
도 7b를 참조하면, 질소함유 텅스텐막(WN) 상부에서 화학기상증착법에 의해 증착되는 텅스텐실리사이드(CVD-WSix)는 증착이 잘 않되지만, 물리기상증착법에 의해 증착되는 텅스텐실리사이드(PVD-WSix)는 균일하게 증착되고 있음을 알 수 있다.
따라서, 텅스텐실리사이드 위에서는 매우 낮은 비저항을 갖는 텅스텐막 증착이 가능하므로, 텅스텐막의 시트저항이 감소한다.
한편, 제13실시예의 게이트스택에서, 티타늄막(62A) 위에 질소함유 텅스텐막(62B)을 반응성스퍼터증착법으로 증착하는 경우 티타늄막을 'TiN'으로 바꾸는 효과가 있다.
결국, 제13실시예에 따른 게이트스택은, 확산방지막의 티타늄막(62A)이 질소함유 텅스텐막(62B) 증착시 'TiN'화 되는 것에 의해 매우 낮은 콘택저항 특성 및 폴리실리콘공핍율 저하를 얻고, 더불어 확산방지막이 텅스텐실리사이드막(WSix)을 포함함에 따라 매우 낮은 시트저항 특성을 얻을 수 있다.
도 7c는 본 발명의 제14실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 7c에 도시된 바와 같이, 제14실시예에 따른 게이트스택은 제1도전층(601), 확산방지막(602) 및 제2도전층(603)의 순서로 적층된다.
제1도전층(601)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(601)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(603)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(602)은 질소함유 티타늄막(TiNx, 602A), 제1질소함유 텅스텐막(WNx, 602B), 텅스텐실리사이드막(WSix,x=1.5∼10)(602C), 제2질소함유 텅스텐막(WNx, 602D)의 순서로 적층된 TiNx/WNx/WSix/WNx 구조이다.
확산방지막(602)에 대해 자세히 살펴보면 다음과 같다.
먼저, 질소 함유 티타늄막(TiNx, 602A)은 티타늄막에 질소가 일정비율을 갖고 함유된 것으로서, 티타늄(Ti) 대비 질소(N)의 비율(N/Ti)이 0.2∼0.8이고, 두께는 10∼150Å이다. 여기서, 질소 함유 티타늄막(602A)은 질화된 티타늄막을 나타내는 '티타늄질화막(Titanium nitride)'도 포함한다.
제1,2질소 함유 텅스텐막(602B, 602D)은 텅스텐막에 질소(Nitrogen, N)가 일정 비율을 갖고 함유된 것으로서, 텅스텐(W) 대비 질소(N)의 비율(N/W)은 0.3∼1.5이다. 여기서, 제1,2질소 함유 텅스텐막(602B, 602D)은 질화된 텅스텐막을 나타내는 '텅스텐질화막(Tungsten nitride)'도 포함한다. 질소가 함유됨에 따라 텅스텐실리사이드막(602C)에 질소를 공급하는 역할을 한다. 제1,2질소 함유 텅스텐막(602B, 602D)의 두께는 20∼200Å이다. 이처럼, 제1,2질소함유 텅스텐막(602B, 602D)은 질소가 함유됨에 따라 텅스텐실리사이드막(602C)에 질소를 공급하는 역할을 하여 어닐링후에 질소가 함유되지 않는 순수한 텅스텐막이 되거나 함유되더라도 극히 소량의 질소만 함유한 텅스텐막이 된다.
텅스텐실리사이드막(602C)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이다. 두께는 20∼100Å이다.
제1 및 제2질소함유 텅스텐막(602B, 602D) 및 텅스텐막(603)은 PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한 것이고, 질소함유티타늄막(602A)과 텅스텐실리사이드막(602C)은 PVD로 증착한 것이다.
바람직하게, PVD라 함은 스퍼터링법(Sputtering) 또는 반응성스퍼터링법(Reactive sputtering)에 의한 증착법이다. 따라서, 질소함유티타늄막(602A)은 티타늄타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하고, 제1 및 제2질소함유 텅스텐막(602B, 602D)은 텅스텐타겟과 질소가스를 이용한 반응성스퍼터링법으로 증착하며, 텅스텐실리사이드막(602C)은 텅스텐실리사이드 타겟을 이용한 반응성 스퍼터증착법(Reactive Sputter Deposition)으로 증착한다. 마지막으로, 텅스텐막(603)은 텅스텐타겟을 이용한 스퍼터링법으로 증착한다.
제14실시예에 따른 게이트스택은 제1도전층(601), TiNx/WNx/WSix/WNx 구조의 확산방지막(602) 및 제2도전층(603)으로 이루어진 구조이며, 제1도전층(601)이 폴리실리콘막이고, 제2도전층(603)이 텅스텐막이므로 텅스텐폴리게이트 구조가 된다.
특히, TiNx/WNx/WSix/WNx 구조는 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막의 순서로 적층된 구조가 되는데, 제1금속막은 질소함유티타늄막(602A)이고, 제2 및 제3금속막은 질소 함유 텅스텐막(602B, 602D)이며, 금속실리사이드막은 텅스텐실리사이드막(WSix, 602C)이다. 제1 내지 제3금속막은 질소가 함유된 금속막이고, 금속실리사이드막은 순수 금속실리사이드막이다.
제14실시예와 같이 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막의 순서로 적층된 다중 확산방지막은 다음과 같은 구조도 가능하다.
제1금속막은 질소함유 티타늄막외에 질소함유탄탈륨막(TaNx)이 가능하고, 금속실리사이드막은 텅스텐실리사이드막(WSix)외에 티타늄실리사이드막(TiSix, x=1.5∼10) 또는 탄탈륨실리사이드막(TaSix, x=1.5∼10)이 가능하며, 제2 및 제3 금속막은 질소함유 텅스텐막(WNx)외에 질소함유 티타늄텅스텐막(TiWNx)이 가능하다. 질소함유 탄탈륨막은 탄탈륨타겟과 질소가스를 이용한 반응성스퍼터링법으로 형성하고, 질소함유 티타늄텅스텐막(TiWN)은 티타늄텅스텐(TiW) 타겟과 질소가스를 이용한 반 응성스퍼터링법으로 증착하며, 티타늄실리사이드막(TiSix)은 티타늄실리사이드 타겟을 이용한 반응성스퍼터링법으로 증착하고, 탄탈륨실리사이드막(TaSix)은 탄탈륨실리사이드 타겟을 이용한 반응성스퍼터링법으로 증착한다. 그리고, 질소함유 탄탈륨막은 10∼150Å 두께로 증착하며, 질소함유 티타늄텅스텐막은 20∼200Å 두께로 증착한다. 티타늄실리사이드막 및 탄탈륨실리사이드막은 20∼100Å 두께로 증착한다. 질소함유 티타늄텅스텐막 내 질소의 함유량은 10∼60%이다. 그리고, 질소함유 티타늄텅스텐막에서 텅스텐 대비 티타늄의 비율은 0.5 ∼3.0이고, 티타늄실리사이드막에서 티타늄 대비 실리콘의 비율은 0.5∼3.0이며, 탄탈륨실리사이드막에서 탄탈륨 대비 실리콘의 비율(Si/Ta)은 0.5∼3.0이다.
전술한 바와 같은 확산방지막(602)에서, 제1질소함유 텅스텐막(602B) 상부에 증착하는 텅스텐실리사이드막(602C)은 스퍼터증착법(Sputter deposition)과 같은 물리기상증착법(Physical Vapor Deposition, PVD)을 이용하여 형성한다. 그 이유는, 텅스텐실리사이드 타겟을 이용한 스퍼터증착법(sputter deposition)을 이용하면 하부 막의 종류에 관계없이 균일한 증착이 가능하다.
도 7d는 본 발명의 제15실시예에 따른 게이트스택의 구조를 도시한 도면이다.
도 7d에 도시된 바와 같이, 제15실시예에 따른 게이트스택은 제1도전층(611), 확산방지막(612) 및 제2도전층(613)의 순서로 적층된 구조가 된다.
제1도전층(611)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(611)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
제2도전층(613)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
확산방지막(612)은 티타늄실리사이드막(TiSix, 612A), 질소 함유 티타늄막(TiNx, 612B), 질소 함유 텅스텐막(WNx, 612C), 질소 함유 텅스텐실리사이드막(WSixNy, 612D) 및 질소 함유 텅스텐막(WNx, 612E)이 적층된 TiSix/TiNx/WNx/WSixNy/WNx 구조이다. 여기서, 확산방지막은 제13 및 제14 실시예의 각 선택된 물질에 따라 여러 구조가 가능하다.
제15실시예는 제13실시예 및 제14실시예에 따른 게이트구조가 어닐링된 후의 결과이다. 여기서, 어닐링은 게이트 형성후에 진행하는 여러 공정들, 예를 들어, 스페이서 증착, 층간절연막 증착 등의 열이 수반되는 공정이라 할 수 있다.
도 7d와 도 7a를 비교하면 다음과 같다.
티타늄실리사이드막(612A)은 티타늄막(62A)이 하부의 제1도전층(61)인 폴리실리콘막과 반응하여 형성된 것으로서, 그 두께는 1∼30Å이고, 막내 티타늄 대비 실리콘의 비율이 0.5∼3.0이다.
질소함유 티타늄막(612B)은 티타늄막(62A)이 제1질소함유 텅스텐막(62B)에 의해 질소함유 티타늄막으로 변화된 것으로, 그 두께는 10∼100Å이고, 티타늄 대비 질소의 비율이 0.6∼1.2이다.
질소함유 텅스텐막(612C, 612E)은 어닐링후 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다.
질소함유 텅스텐실리사이드막(612D)은 제1,2질소함유 텅스텐막(602B, 602D)에서 질소가 분해되면서 텅스텐실리사이드막(602C)이 질소함유 텅스텐실리사이드막으로 바뀐 것이다. 질소함유 텅스텐실리사이드막(612D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
도 7d와 도 7c를 비교해 보면, 도 7c의 질소함유 티타늄막(602A)은 제1질소함유 텅스텐막(602B)으로부터 질소를 공급받아 티타늄실리사이드막(612A) 반응을 최소화하면서 질소함유 티타늄막(612B)으로 변화된다. 여기서, 티타늄실리사이드막(612A)의 두께는 1∼30Å이고, 질소함유 티타늄막(612B)의 두께는 10∼100Å이며 질소함유 티타늄막(612B)에서 티타늄 대비 질소의 비율이 0.7∼1.3이다.
질소함유 텅스텐막(612C, 612E)은 어닐링후 제1,2질소함유 텅스텐막(602B, 602D)이 각각 디누데이션(Denudation)에 의해 질소 함유량이 10% 이하 수준으로 감 소한 것이며, 두께는 20∼200Å이고, 텅스텐 대비 질소의 비율은 0.01∼0.15이다.
질소함유 텅스텐실리사이드막(612D)은 제1,2질소함유 텅스텐막(602B, 602D)에서 질소가 분해되면서 텅스텐실리사이드막(602C)이 질소함유 텅스텐실리사이드막으로 바뀐 것이다. 질소함유 텅스텐실리사이드막(612D)에서 텅스텐 대비 실리콘의 비율(Si/W)은 0.5∼3.0이고 질소의 함유량은 10∼60%이며, 두께는 20∼200Å이다.
위와 같이, 제15실시예에 따른 게이트스택은 금속실리사이드막과 제1질소함유 금속막의 순서로 적층된 제1확산방지막과, 제2질소함유 금속막, 질소함유 금속실리사이드막 및 제3질소함유 금속막의 순서로 적층된 제2확산방지막을 포함한다. 여기서, 제1확산방지막은 티타늄실리사이드막(612A)과 질소함유 티타늄막(612B)의 적층이고, 제2확산방지막은 질소함유 텅스텐막(612C), 질소함유 텅스텐실리사이드막(612D) 및 질소함유 텅스텐막(612E)의 적층이다.
제1 내지 제15실시예에 따른 확산방지막은 DRAM 소자 이외에 플래시메모리(Flash memory)소자의 제어게이트(control gate electrode) 및 각종 로직(Logic) 소자의 게이트전극(gate electrode)에도 적용이 가능하다.
도 8은 본 발명의 제16실시예에 따른 게이트스택 구조를 도시한 도면으로서, 플래시메모리소자의 게이트스택 구조이다.
도 8을 참조하면, 반도체기판(701) 상에 게이트절연막에 해당하는 터널산화막(Tunnel oxide, 702)이 형성되고, 터널산화막(702) 상에 플로팅게이트(Floating gate)용 폴리실리콘전극(FG, 703)이 형성된다.
플로팅게이트용 폴리실리콘전극(703) 상에 유전막(704)이 형성되고, 유전 막(704) 상에 제어게이트(Control gate)용 폴리실리콘전극(CG, 705)이 형성된다.
제어게이트용 폴리실리콘전극(705) 상에 제1실시예 내지 제15실시예 중에서 선택된 어느 하나의 확산방지막(706)이 형성된다. 여기서, 확산방지막(706)은 제1실시예에 따른 Ti/WNx/WSixNy 확산방지막으로서, 티타늄막(Ti, 706A), 질소함유 텅스텐막(WNx, 706B) 및 질소함유 텅스텐실리사이드막(WSixNy, 706C) 의 순서로 적층된 구조가 된다.
확산방지막(706) 상에 텅스텐전극(W, 707)과 하드마스크막(H/M, 708)이 적층된다.
도 8에 따른 확산방지막(706)을 갖는 플래시메모리소자의 게이트스택도 낮은 시트저항, 낮은 콘택저항 특성을 갖는다.
그리고, 본 발명은 게이트전극 이외에 확산방지막을 구비하는 각종 금속배선(bit-line, metal-line, capacitor electrode)에도 적용이 가능하다.
그리고, 본 발명은 확산방지막 아래에 N형 불순물이 도핑된 폴리실리콘막이 위치하고 확산방지막 위에 텅스텐막이 위치하는 제1게이트스택과, 확산방지막 아래에 P형 불순물이 도핑된 폴리실리콘막이 위치하고 확산방지막 위에 텅스텐막이 위치하는 제2게이트스택으로 이루어져 듀얼폴리게이트를 형성하는 반도체소자의 게이트스택에도 적용이 가능하다.
도 9는 본 발명의 실시예들에 따른 확산방지막의 종류별 텅스텐막의 시트저항(Rs) 특성을 비교한 도면이다. 여기서, 텅스텐막은 40nm의 두께인 경우라 가정한 다.
도 9에서 볼 수 있듯이, Ti/WNx 상부에 추가로 WSix/WNx를 적용할 경우(Ti/WNx/CVD-WSix/WNx, Ti/WNx/PVD-WSix/WNx) 및 WSixNy를 적용할 경우 (Ti/WNx/WSixNy), 텅스텐막의 시트저항이 다시 감소하는 특징이 있는 것을 실험적으로 확인했다. 단, WNx 상부에 증착하는 WSix는 CVD(Chemical-Vapor-Deposition) 방식이 아닌, 스퍼터증착(sputter deposition)과 같은 PVD(Physical Vapor Deposition) 방식을 사용해야 하며, 이는 WNx 상부에는 CVD-WSix이 성장(growth)이 잘 안되기 때문이다. WSixNy는 텅스텐실리사이드 타겟과 질소가스(N2)를 이용한 반응성 스퍼터링을 사용해야 한다.
도 9에서, Ti/WNx/CVD-WSix/WNx, Ti/WNx/PVD-WSix/WNx 및 Ti/WNx/WSiNx에서의 텅스텐막의 시트저항(Rs) 값을 비교했을 때, Ti/WN/PVD-WSix/WN 및 Ti/WNx/WSixNy를 적용할 경우에만 상부 텅스텐막의 시트저항(Rs)이 WSix/WNx만 사용했을 경우와 동일하게 낮았다. CVD-WSix를 사용한 경우에는 CVD-WSix가 WNx 상부에서 균일하게 성장하지 않고 응집(agglomeration)이 발생하여 시트저항을 높이는 것이다. 이에 반해 WSix 스퍼터타겟을 이용한 스퍼터증착 또는 반응성스퍼터증착을 이용하면 하부 막 종류에 관계없이 균일한 증착이 가능하여 텅스텐막의 시트저항을 낮춘다.
도 10a 내지 도 10c는 도 3a에 도시된 제1실시예에 따른 게이트스택을 이용 한 게이트패터닝 방법을 도시한 공정단면도이다.
도 10a에 도시된 바와 같이, 소자 분리막, 웰 및 채널 형성을 위한 이온주입(well & channel implantation)이 진행된 반도체 기판(800) 상에 게이트절연막(802)을 형성한다.
이어서, 게이트절연막(802) 상에 제1도전층(21), 확산방지막(22) 및 제2도전층을 형성한다.
제1도전층(21)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(21)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
확산방지막(22)은 티타늄막(Ti, 22A), 질소 함유 텅스텐막(WNx, 22B) 및 질소 함유 텅스텐실리사이드막(WSixNy, 22C)이 적층된 Ti/WNx/WSixNy 구조이다.
제2도전층(23)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
이어서, 제2도전층(23) 상부에 하드마스크막(802)을 형성하는데, 하드마스크 막(802)은 생략할 수도 있다. 하드마스크막(802)은 실리콘질화막(Si3N4)일 수 있다.
이어서, 게이트패터닝 공정을 진행한다.
먼저, 감광막(Photoresist)을 이용한 게이트마스크(도시 생략)를 식각장벽으로 하여 하드마스크막(802), 제2도전층(23) 및 확산방지막(22)을 식각하고, 제1도전층(21)의 일부만 식각하는 1차 게이트패터닝을 진행한다.
도 10b에 도시된 바와 같이, 게이트마스크를 제거한 후, 텅스텐막(23)과 확산방지막(22)의 불균일 식각 및 산화를 방지하기 위한 프리스페이서(pre-spacer) 공정을 진행한다. 예컨대, 프리스페이서로는 실리콘질화막(Si3N4, 803)을 증착한다.
도 10c에 도시된 바와 같이, 실리콘질화막(803)과 남아있는 폴리실리콘막(21)을 식각하는 2차 게이트패터닝을 진행한다. 이때, 2차 게이트패터닝시 실리콘질화막(803)은 에치백(Etch back)의 건식식각을 이용하고, 폴리실리콘막(21)의 식각은 실리콘질화막(803)을 식각배리어로 사용하여 진행한다.
위와 같은 1,2차 게이트패터닝에 의해 게이트스택의 측벽에는 실리콘질화막스페이서(803A)가 형성된다.
전술한 바와 같은 프리스페이서 적용을 이용한 1,2차 게이트패터닝공정은 제2실시예 내지 제15실시예에 따른 게이트스택을 적용하는 경우에도 적용이 가능하다
도 11은 도 3a에 도시된 제1실시예에 따른 게이트스택을 이용한 게이트패터닝 방법의 다른 예를 도시한 공정단면도이다.
도 11에 도시된 바와 같이, 소자 분리막, 웰 및 채널 형성을 위한 이온주 입(well & channel implantation)이 진행된 반도체 기판(800) 상에 게이트절연막(802)을 형성한다.
이어서, 게이트절연막(802) 상에 제1도전층(21), 확산방지막(22) 및 제2도전층을 형성한다.
제1도전층(21)은 P형 불순물(예, 보론(Boron)) 또는 N형 불순물(예, 인(Phosphorous))이 고농도로 도핑된 폴리실리콘막(Poly-si)이다. 제1도전층(21)은 폴리실리콘막외에 폴리실리콘저마늄막(PolySi1-xGex, x=0.01∼1.0) 또는 실리사이드막이 가능하다. 예컨대, 실리사이드막은 Ni, Cr, Co, Ti, W, Ta, Hf, Zr 또는 Pt 중에서 선택된 어느 하나가 포함된 실리사이드막이다.
확산방지막(22)은 티타늄막(Ti, 22A), 질소 함유 텅스텐막(WNx, 22B) 및 질소 함유 텅스텐실리사이드막(WSixNy, 22C)이 적층된 Ti/WNx/WSixNy 구조이다.
제2도전층(23)은 텅스텐막(W)이다. 텅스텐막의 두께는 100∼2000Å이며, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition) 중에서 선택된 어느 하나의 증착법으로 증착한다. 여기서, PVD법은 텅스텐타겟(W Target)을 이용한 스퍼터링(Sputtering)을 포함한다.
이어서, 제2도전층(23) 상부에 하드마스크막(802)을 형성하는데, 하드마스크막(802)은 생략할 수도 있다. 하드마스크막(802)은 실리콘질화막(Si3N4)일 수 있다.
이어서, 게이트패터닝 공정을 진행한다. 예컨대, 게이트패터닝 공정은 감광 막(Photoresist)을 이용한 게이트마스크(도시 생략)를 식각장벽으로 하여 하드마스크막(802), 제2도전층(23) 및 확산방지막(22) 및 제1도전층(21)을 동시에 한꺼번에 식각한다. 즉, 프리스페이서를 이용한 2 단계 식각 방식의 게이트패터닝 대신, 프리스페이서없이 한 번에 식각하는 게이트패터닝방식을 사용한다.
전술한 바와 같은 프리스페이서 적용이 없는 게이트패터닝공정은 제2실시예 내지 제15실시예에 따른 게이트스택을 적용하는 경우에도 적용이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 Ti, W, Si, N이 포함된 다중 박막 또는 각 박막이 질소를 포함하는 다중 박막으로 이루어진 확산방지막을 텅스텐막과 폴리실리콘막 사이의 확산방지막으로 적용하므로써, poly-Si/WNx/W 및 poly-Si/WNx/WSix/W 등과 거의 비슷한 수준의 매우 낮은 시트저항(Rs) 특성을 얻을 수 있기 때문에 게이트스택의 높이를 낮출 수 있어서, 공정집적화(process integration)가 용이하다.
또한, 보론침투(boron penetration) 또는 보론 외확산(Boron out-diffusion) 억제에 의한 폴리실리콘공핍현상(p+ poly depletion effect)이 감소하면서, PMOSFET 동작전류 증가 효과를 얻을 수도 있다.
또한, 충분히 작은 텅스텐막과 폴리실리콘막간 콘택저항(Contact resistance, Rc) 특성을 가지기 때문에 고속동작 소자 제작이 가능한 장점이 있다.
결과적으로, 본 발명은 고속(high-speed), 고밀도(high-density), 저전력(low power)의 메모리소자 구현을 위한 텅스텐폴리게이트의 형성방법에 있어서, Ti, W, Si, N 이 포함된 다중 박막 또는 각 박막이 질소를 포함하는 다중 박막으로 이루어진 확산방지막을 사용하므로써, 낮은 시트저항(Low Rs), 낮은 콘택저항(Low Rc) 및 폴리실리콘공핍현상감소(Low PDE)를 동시에 모두 만족시킬 수 있는 가장 우수한 확산방지막이라 할 수 있다.

Claims (83)

  1. 제1도전층;
    상기 제1도전층 상의 금속실리사이드막과 질소 함유 금속막의 순서로 적층된 제1확산방지막;
    상기 제1확산방지막 상의 적어도 질소 함유 금속실리사이드막을 포함하는 제2확산방지막; 및
    상기 제2확산방지막 상의 제2도전층
    을 포함하는 반도체소자.
  2. 제1항에 있어서,
    상기 제2확산방지막은,
    질소함유 금속막과 상기 질소함유 금속실리사이드막의 순서로 적층된 반도체소자.
  3. 제1항에 있어서,
    상기 제2확산방지막은
    상기 질소함유 금속실리사이드막과 질소함유 금속막의 순서로 적층된 반도체 소자.
  4. 제1항에 있어서,
    상기 제2확산방지막은,
    질소함유 금속막, 상기 질소함유 금속실리사이드막 및 질소함유 금속막의 순서로 적층된 3층 구조인 반도체소자.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2확산방지막의 질소함유 금속막은,
    질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막인 반도체소자.
  6. 제5항에 있어서,
    상기 질소함유 금속막은 막내 금속원소(M) 대비 질소(N)의 비율(N/M)이 0.01∼0.15인 반도체소자.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 질소함유 금속실리사이드막은,
    금속실리사이드 타겟과 질소가스(N2)를 이용한 반응성스퍼터링(Reactive Sputtering)으로 증착된 것임을 특징으로 하는 반도체소자.
  8. 제7항에 있어서,
    상기 금속실리사이드 타겟은,
    텅스텐실리사이드 타겟, 티타늄실리사이드 타겟 또는 탄탈륨실리사이드타겟 중에서 선택된 어느 하나인 반도체소자.
  9. 제7항에 있어서,
    상기 질소함유 금속실리사이드막은,
    막내 질소 비율이 10∼60%이고, 금속원소(M) 대비 실리콘(Si)의 비율(Si/M)이 0.5∼3.0인 반도체소자.
  10. 제1항에 있어서,
    상기 제1확산방지막의 금속실리사이드막은,
    티타늄실리사이드막 또는 탄탈륨실리사이드막인 반도체소자.
  11. 제10항에 있어서,
    상기 금속실리사이드막은,
    막내 금속원소(M) 대비 실리콘(Si)의 비율(Si/M)이 0.5∼3.0인 반도체소자.
  12. 제1항에 있어서,
    상기 제1확산방지막의 질소함유 금속막은,
    질소함유 티타늄막 또는 질소함유 탄탈륨막인 반도체소자.
  13. 제12항에 있어서,
    상기 질소함유 금속막은,
    막내 금속원소(M) 대비 질소(N)의 비율(N/M)이 0.7∼1.3인 반도체소자.
  14. 제1도전층;
    상기 제1도전층 상에 형성되며 적어도 제1금속막과 질소함유 금속실리사이드 막을 포함하는 적층구조인 확산방지막; 및
    상기 확산방지막 상의 제2도전층
    을 포함하는 반도체소자.
  15. 제14항에 있어서,
    상기 확산방지막은,
    상기 제1금속막과 상기 질소함유 금속실리사이드막 사이에 삽입된 제2금속막을 포함하는 적층구조인 반도체소자.
  16. 제14항에 있어서,
    상기 확산방지막은,
    상기 제1금속막위에 상기 질소함유 금속실리사이드막이 형성되고, 상기 질소함유 금속실리사이드막 상의 제2금속막을 포함하는 적층구조인 반도체소자.
  17. 제14항에 있어서,
    상기 확산방지막은,
    상기 제1금속막과 상기 질소함유 금속실리사이드막 사이에 삽입된 제2금속막 과 상기 질소함유 금속실리사이드막 상의 제3금속막을 포함하는 적층구조인 반도체소자.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서,
    상기 제1금속막은 순수 금속막 또는 질소가 함유된 금속막인 반도체소자.
  19. 제18항에 있어서,
    상기 순수 금속막은 티타늄막 또는 탄탈륨막인 반도체소자.
  20. 제18항에 있어서,
    상기 순수 금속막의 두께는 10∼80Å인 반도체소자.
  21. 제18항에 있어서,
    상기 질소가 함유된 금속막은 질소함유 티타늄막 또는 질소함유 탄탈륨막인 반도체소자.
  22. 제18항에 있어서,
    상기 질소가 함유된 금속막의 두께는 10∼150Å인 반도체소자.
  23. 제18항에 있어서,
    상기 질소가 함유된 금속막에서 금속원소 대비 질소의 비율은 0.2∼0.8인 반도체소자.
  24. 제15항 내지 제17항 중 어느 한 항에 있어서,
    상기 제2금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막인 반도체소자.
  25. 제24항에 있어서,
    상기 제2금속막은 금속원소대비 질소의 비율이 0.3∼1.5인 반도체소자.
  26. 제17항에 있어서,
    상기 제2금속막과 제3금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막인 반도체소자.
  27. 제26항에 있어서,
    상기 제2금속막과 제3금속막은 금속원소대비 질소의 비율이 0.3∼1.5인 반도체소자.
  28. 제14항 내지 제17항 중 어느 한 항에 있어서,
    상기 질소함유 금속실리사이드막은,
    금속실리사이드 스퍼터타겟과 질소가스(N2)를 이용한 반응성스퍼터링(Reactive Sputtering)에 의해 증착된 것임을 특징으로 하는 반도체소자.
  29. 제28항에 있어서,
    상기 금속실리사이드 스퍼터타겟은,
    텅스텐실리사이드 타겟, 티타늄실리사이드 타겟 또는 탄탈륨실리사이드타겟 중에서 선택된 어느 하나인 반도체소자.
  30. 제29항에 있어서,
    상기 질소함유 금속실리사이드막은 막내 질소 비율이 10∼60%이고, 금속원소(M) 대비 실리콘(Si)의 비율(Si/M)이 0.5∼3.0인 반도체소자.
  31. 제1도전층;
    상기 제1도전층 상에서 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막으로 이루어진 확산방지막; 및
    상기 확산방지막 상의 제2도전층
    을 포함하는 반도체소자.
  32. 제31항에 있어서,
    상기 금속실리사이드막은 반응성스퍼터링에 의해 증착된 텅스텐실리사이드막, 티타늄실리사이드막 또는 탄탈륨실리사이드막인 반도체소자.
  33. 제31항에 있어서,
    상기 금속실리사이드막은 막내 금속원소(M) 대비 실리콘(Si)의 비율(Si/W)이 0.5∼3.0인 반도체소자.
  34. 제31항에 있어서,
    상기 제1, 제2 및 제3금속막은, 질소가 함유된 금속막인 반도체소자.
  35. 제34항에 있어서,
    상기 제2 및 제3금속막은, 질소가 함유된 텅스텐막 또는 질소가 함유된 티타늄텅스텐막인 반도체소자.
  36. 제35항에 있어서,
    상기 질소가 함유된 텅스텐막은 막내 텅스텐(W) 대비 질소(N)의 비율(N/W)이 0.3∼1.5인 반도체소자.
  37. 제35항에 있어서,
    상기 질소가 함유된 티타늄텅스텐막은 막내 텅스텐 대비 티타늄의 비율(Ti/W)이 0.5 ∼3.0이고, 질소 함유량은 10∼60%인 반도체소자.
  38. 제34항에 있어서,
    상기 제1금속막은 막내 금속원소 대비 질소의 비율이 0.2∼0.8인 반도체소자.
  39. 제38항에 있어서,
    상기 제1금속막은 질소가 함유된 티타늄막 또는 질소가 함유된 탄탈륨막인 반도체소자.
  40. 제31항에 있어서,
    상기 제1금속막은 티타늄막 또는 탄탈륨막인 반도체소자.
  41. 제1항, 제14항 또는 제31항 중 어느 한 항에 있어서,
    상기 제1도전층은 폴리실리콘막, 폴리실리콘저마늄막 또는 실리사이드막 중에서 선택된 어느 하나이고, 상기 제2도전층은 텅스텐막인 반도체소자.
  42. 제41항에 있어서,
    상기 폴리실리콘막은 P형 불순물이 도핑된 반도체소자.
  43. 제1항, 제14항 또는 제31항 중 어느 한 항에 있어서,
    상기 제1도전층이 N형 불순물이 도핑된 폴리실리콘막과 P형 불순물이 도핑된 폴리실리콘막으로 나누어 듀얼폴리게이트가 되는 반도체소자.
  44. 제1항, 제14항 또는 제31항 중 어느 한 항에 있어서,
    상기 제1도전층 아래에 플로팅게이트와 유전막이 형성되고, 상기 제1도전층을 제어게이트로 사용하는 반도체소자.
  45. 제1도전층 상에 적어도 제1금속막과 질소함유 금속실리사이드막을 포함하는 적층구조로 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 제2도전층을 형성하는 단계
    를 포함하는 반도체소자 제조 방법.
  46. 제45항에 있어서,
    상기 확산방지막은,
    상기 제1금속막, 제2금속막 및 상기 질소함유 금속실리사이드막의 순서로 적층하는 반도체소자 제조 방법.
  47. 제45항에 있어서,
    상기 확산방지막은,
    상기 제1금속막, 상기 질소함유 금속실리사이드막 및 제2금속막의 순서로 적층하는 반도체소자 제조 방법.
  48. 제45항에 있어서,
    상기 확산방지막은,
    상기 제1금속막, 제2금속막, 상기 질소함유 금속실리사이드막 및 제3금속막의 순서로 적층하는 반도체소자 제조 방법.
  49. 제45항 내지 제48항 중 어느 한 항에 있어서,
    상기 제1금속막은 순수 금속막 또는 질소가 함유된 금속막으로 형성하는 반 도체소자 제조 방법.
  50. 제49항에 있어서,
    상기 순수 금속막은 티타늄막 또는 탄탈륨막인 반도체소자 제조 방법.
  51. 제49항에 있어서,
    상기 순수 금속막은 PVD, CVD 또는 ALD 중에서 선택된 어느 하나의 방법으로 증착하는 반도체소자 제조 방법.
  52. 제49항에 있어서,
    상기 순수 금속막의 두께는 10∼80Å인 반도체소자 제조 방법.
  53. 제49항에 있어서,
    상기 질소가 함유된 금속막은 금속타겟과 질소 가스를 이용한 반응성스퍼터링으로 증착하는 반도체소자 제조 방법.
  54. 제49항에 있어서,
    상기 질소가 함유된 금속막은 질소함유 티타늄막 또는 질소함유 탄탈륨막인 반도체소자 제조 방법.
  55. 제49항에 있어서,
    상기 질소가 함유된 금속막의 두께는 10∼150Å인 반도체소자 제조 방법
  56. 제49항에 있어서,
    상기 질소가 함유된 금속막에서 금속원소 대비 질소의 비율은 0.2∼0.8인 반도체소자 제조 방법.
  57. 제46항 내지 제48항 중 어느 한 항에 있어서,
    상기 제2금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막으로 형성하는 반도체소자 제조 방법.
  58. 제57항에 있어서,
    상기 제2금속막은 금속원소대비 질소의 비율이 0.3∼1.5인 반도체소자 제조 방법.
  59. 제48항에 있어서,
    상기 제2금속막과 제3금속막은 질소함유 텅스텐막 또는 질소함유 티타늄텅스텐막으로 형성하는 반도체소자 제조 방법.
  60. 제59항에 있어서,
    상기 제2금속막과 제3금속막은 금속원소대비 질소의 비율이 0.3∼1.5인 반도체소자 제조 방법.
  61. 제45항 내지 제48항 중 어느 한 항에 있어서,
    상기 질소함유 금속실리사이드막은,
    금속실리사이드 스퍼터타겟과 질소가스(N2)를 이용한 반응성스퍼터링에 의해 증착하는 반도체소자 제조 방법.
  62. 제61항에 있어서,
    상기 질소함유 금속실리사이드막은,
    질소함유 텅스텐실리사이드막(WSiN), 질소함유 티타늄실리사이드막(TiSiN) 또는 질소함유 탄탈륨실리사이드막(TaSiN) 중에서 선택된 어느 하나인 반도체소자 제조 방법.
  63. 제62항에 있어서,
    상기 질소함유 금속실리사이드막은,
    막내 질소 비율이 10∼60%이고, 금속원소(M) 대비 실리콘(Si)의 비율(Si/M)이 0.5∼3.0인 반도체소자 제조 방법.
  64. 제1도전층 상에 제1금속막, 제2금속막, 금속실리사이드막 및 제3금속막의 순서로 적층된 확산방지막을 형성하는 단계; 및
    상기 확산방지막 상에 제2도전층을 형성하는 단계
    를 포함하는 반도체소자 제조 방법.
  65. 제64항에 있어서,
    상기 금속실리사이드막은,
    반응성스퍼터링에 의해 증착하는 반도체소자 제조 방법.
  66. 제64항에 있어서,
    상기 금속실리사이드막은,
    텅스텐실리사이드막, 티타늄실리사이드막 또는 탄탈륨실리사이드막 중에서 선택된 어느 하나인 반도체소자 제조 방법.
  67. 제64항에 있어서,
    상기 금속실리사이드막은,
    막내 금속원소(M) 대비 실리콘(Si)의 비율(Si/M)이 0.5∼3.0인 반도체소자 제조 방법.
  68. 제64항에 있어서,
    상기 제1, 제2 및 제3금속막은, 질소가 함유된 금속막인 반도체소자 제조 방법.
  69. 제68항에 있어서,
    상기 제2 및 제3금속막은, 질소가 함유된 텅스텐막 또는 질소가 함유된 티타늄텅스텐막인 반도체소자 제조 방법.
  70. 제69항에 있어서,
    상기 질소가 함유된 텅스텐막은 막내 텅스텐(W) 대비 질소(N)의 비율(N/W)이 0.3∼1.5인 반도체소자 제조 방법.
  71. 제69항에 있어서,
    상기 질소가 함유된 티타늄텅스텐막은 막내 텅스텐 대비 티타늄의 비율(Ti/W)이 0.5 ∼3.0이고, 질소 함유량은 10∼60%인 반도체소자 제조 방법.
  72. 제68항에 있어서,
    상기 제1금속막은 금속타겟과 질소가스를 이용한 반응성스퍼터링으로 증착하는 반도체소자 제조 방법.
  73. 제72항에 있어서,
    상기 제1금속막은 막내 금속원소 대비 질소의 비율이 0.2∼0.8인 반도체소자 제조 방법.
  74. 제68항에 있어서,
    상기 제1금속막은 질소가 함유된 티타늄막 또는 질소가 함유된 탄탈륨막인 반도체소자 제조 방법.
  75. 제64항에 있어서,
    상기 제1금속막은 티타늄막 또는 탄탈륨막인 반도체소자 제조 방법.
  76. 제75항에 있어서,
    상기 제1금속막은 PVD, CVD 또는 ALD 중에서 선택된 어느 하나의 방법으로 증착하는 반도체소자 제조 방법.
  77. 제45항 또는 제64항 중 어느 한 항에 있어서,
    상기 제1도전층은 폴리실리콘막, 폴리실리콘저마늄막 또는 실리사이드막 중에서 선택된 어느 하나이고, 상기 제2도전층은 텅스텐막인 반도체소자 제조 방법.
  78. 제77항에 있어서,
    상기 폴리실리콘막은 P형 불순물이 도핑된 반도체소자 제조 방법.
  79. 제45항 또는 제64항에 있어서,
    상기 제1도전층을 N형 불순물이 도핑된 폴리실리콘막과 P형 불순물이 도핑된 폴리실리콘막으로 나누어 듀얼폴리게이트를 형성하는 반도체소자 제조 방법.
  80. 제45항 또는 제64항에 있어서,
    상기 제1도전층 아래에 플로팅게이트와 유전막을 형성하고, 상기 제1도전층을 제어게이트로 사용하는 반도체소자 제조 방법.
  81. 제45항 또는 제64항에 있어서,
    상기 제2도전층, 확산방지막 및 제1도전층을 식각하는 게이트패터닝을 진행하는 단계를 더 포함하는 반도체소자 제조 방법.
  82. 제81항에 있어서,
    상기 게이트패터닝을 진행하는 단계는,
    상기 제2도전층, 확산방지막 및 상기 제1도전층의 일부까지 식각하는 1차 게이트패터닝 단계;
    전면에 스페이서를 형성하는 단계; 및
    상기 스페이서와 남아있는 상기 제1도전층을 식각하는 2차 게이트패터닝 단계
    를 포함하는 반도체소자 제조 방법.
  83. 제82항에 있어서,
    상기 스페이서는, 질화막으로 형성하는 반도체소자 제조 방법.
KR1020070041288A 2006-12-27 2007-04-27 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 KR100844940B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE102007045074A DE102007045074B4 (de) 2006-12-27 2007-09-21 Halbleiterbauelement mit Gatestapelstruktur
US11/862,003 US7902614B2 (en) 2006-12-27 2007-09-26 Semiconductor device with gate stack structure
TW096136856A TWI349956B (en) 2006-12-27 2007-10-02 Semiconductor device with gate stack structure
TW096146218A TWI488223B (zh) 2006-12-27 2007-12-05 製造具有閘極堆疊結構之半導體元件之方法
TW101107806A TWI447790B (zh) 2006-12-27 2007-12-05 製造具有閘極堆疊結構之半導體元件之方法
US11/952,128 US8008178B2 (en) 2006-12-27 2007-12-07 Method for fabricating semiconductor device with an intermediate stack structure
DE200710060238 DE102007060238B4 (de) 2006-12-27 2007-12-14 Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Gate-Stapelstruktur
JP2007327082A JP2008166770A (ja) 2006-12-27 2007-12-19 多重拡散防止膜を備える半導体素子
CN 200710305601 CN101257040B (zh) 2006-12-27 2007-12-26 具有栅极堆叠结构的半导体器件
JP2007335547A JP2008166797A (ja) 2006-12-27 2007-12-27 多重拡散防止膜を備える半導体素子の製造方法
US13/043,385 US8441079B2 (en) 2006-12-27 2011-03-08 Semiconductor device with gate stack structure
US13/891,648 US9064854B2 (en) 2006-12-27 2013-05-10 Semiconductor device with gate stack structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060134326 2006-12-27
KR20060134326 2006-12-27

Publications (2)

Publication Number Publication Date
KR20080061224A KR20080061224A (ko) 2008-07-02
KR100844940B1 true KR100844940B1 (ko) 2008-07-09

Family

ID=39611685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070041288A KR100844940B1 (ko) 2006-12-27 2007-04-27 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법

Country Status (4)

Country Link
KR (1) KR100844940B1 (ko)
CN (2) CN101257040B (ko)
DE (1) DE102007060238B4 (ko)
TW (3) TWI349956B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639227B (zh) 2015-01-07 2018-10-21 聯華電子股份有限公司 一種記憶體元件及其製作方法
TWI581318B (zh) * 2015-06-03 2017-05-01 華邦電子股份有限公司 閘極導電體及其製造方法
US9461137B1 (en) * 2015-09-11 2016-10-04 Applied Materials, Inc. Tungsten silicide nitride films and methods of formation
CN107845632A (zh) * 2016-09-21 2018-03-27 联华电子股份有限公司 动态随机存取存储器元件
CN108807163A (zh) * 2017-06-05 2018-11-13 长鑫存储技术有限公司 一种半导体器件结构及其制备方法
KR102446864B1 (ko) * 2018-03-19 2022-09-23 삼성전자주식회사 반도체 소자의 제조 방법
US11075274B2 (en) 2019-01-18 2021-07-27 Micron Technology, Inc. Conductive line construction, memory circuitry, and method of forming a conductive line construction
EP4199110A4 (en) 2021-01-14 2024-04-10 Changxin Memory Tech Inc MANUFACTURING METHOD FOR ONE SEMICONDUCTOR STRUCTURE AND TWO SEMICONDUCTOR STRUCTURES
CN112864240B (zh) * 2021-01-14 2022-05-31 长鑫存储技术有限公司 半导体结构的制造方法及两种半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233451A (ja) 1997-10-07 1999-08-27 Texas Instr Inc <Ti> 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス
KR20020002176A (ko) * 2000-06-29 2002-01-09 박종섭 반도체장치의 금속 게이트전극 제조방법
KR20020008771A (ko) * 2000-07-21 2002-01-31 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조 방법 및 ｃｍｏｓ 트랜지스터
KR20050033494A (ko) * 2003-10-06 2005-04-12 엘피다 메모리 가부시키가이샤 고융점 금속 게이트를 갖는 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271590B1 (en) * 1998-08-21 2001-08-07 Micron Technology, Inc. Graded layer for use in semiconductor circuits and method for making same
JP2000091441A (ja) * 1998-09-16 2000-03-31 Sony Corp 半導体装置およびその製造方法
US6774442B2 (en) * 2000-07-21 2004-08-10 Renesas Technology Corp. Semiconductor device and CMOS transistor
KR100351907B1 (ko) * 2000-11-17 2002-09-12 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성방법
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
JP2005197308A (ja) * 2003-12-26 2005-07-21 Toshiba Corp 不揮発性半導体記憶装置
US7030012B2 (en) * 2004-03-10 2006-04-18 International Business Machines Corporation Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM
US20060228876A1 (en) * 2005-04-08 2006-10-12 Infineon Technologies Ag Method of manufacturing a semiconductor device
KR100618895B1 (ko) * 2005-04-27 2006-09-01 삼성전자주식회사 폴리메탈 게이트 전극을 가지는 반도체 소자 및 그 제조방법
JP4690120B2 (ja) * 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR20060134326A (ko) 2005-06-22 2006-12-28 주식회사 하이닉스반도체 식각용 플라즈마 발생 장치 및 이 발생 장치를 이용한 위상전환 마스크의 제조 방법
KR100625795B1 (ko) * 2005-08-25 2006-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트 및 그 형성방법
JP2007109010A (ja) 2005-10-13 2007-04-26 Fujitsu Ltd データ記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233451A (ja) 1997-10-07 1999-08-27 Texas Instr Inc <Ti> 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス
KR20020002176A (ko) * 2000-06-29 2002-01-09 박종섭 반도체장치의 금속 게이트전극 제조방법
KR20020008771A (ko) * 2000-07-21 2002-01-31 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조 방법 및 ｃｍｏｓ 트랜지스터
KR20050033494A (ko) * 2003-10-06 2005-04-12 엘피다 메모리 가부시키가이샤 고융점 금속 게이트를 갖는 반도체 장치

Also Published As

Publication number Publication date
TWI488223B (zh) 2015-06-11
DE102007060238B4 (de) 2009-10-22
CN101211771A (zh) 2008-07-02
DE102007060238A1 (de) 2009-01-29
TW201250804A (en) 2012-12-16
CN101257040A (zh) 2008-09-03
CN101257040B (zh) 2013-10-30
TWI349956B (en) 2011-10-01
TWI447790B (zh) 2014-08-01
KR20080061224A (ko) 2008-07-02
TW200828424A (en) 2008-07-01
CN100550306C (zh) 2009-10-14
TW200828425A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100844940B1 (ko) 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
US8008178B2 (en) Method for fabricating semiconductor device with an intermediate stack structure
US6613654B1 (en) Fabrication of semiconductor devices with transition metal boride films as diffusion barriers
CN101154576A (zh) 形成具有低电阻的钨多金属栅极的方法
US8440560B2 (en) Method for fabricating tungsten line and method for fabricating gate of semiconductor device using the same
KR100799119B1 (ko) 반도체메모리소자 제조 방법
US7544597B2 (en) Method of forming a semiconductor device including an ohmic layer
US6514841B2 (en) Method for manufacturing gate structure for use in semiconductor device
US8319341B2 (en) Semiconductor device with gate structure
KR100844958B1 (ko) 이중 확산배리어를 구비한 반도체소자 및 그의 제조 방법
US20090101984A1 (en) Semiconductor device having gate electrode including metal layer and method of manufacturing the same
KR100630532B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100968412B1 (ko) 게이트 스택 및 그 제조 방법
KR101212568B1 (ko) 반도체소자의 게이트스택 및 그 제조 방법
KR100764341B1 (ko) 반도체소자의 제조방법
KR100744642B1 (ko) 반도체 소자의 금속배선, 반도체 소자의 게이트 전극 및 그형성방법
KR20090032893A (ko) 반도체 소자 형성 방법
KR20100003075A (ko) 단층 확산방지막을 구비하는 반도체 장치 및 그 제조 방법
KR100863519B1 (ko) 반도체 소자 및 그의 제조방법
KR100380153B1 (ko) 반도체 소자의 제조 방법
KR20090104439A (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
KR20080089745A (ko) 반도체 소자의 제조방법
KR20100037969A (ko) Ｐ형 금속게이트전극을 갖는 ｃｍｏｓ장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 12