CN108807163A - 一种半导体器件结构及其制备方法 - Google Patents
一种半导体器件结构及其制备方法 Download PDFInfo
- Publication number
- CN108807163A CN108807163A CN201810522049.1A CN201810522049A CN108807163A CN 108807163 A CN108807163 A CN 108807163A CN 201810522049 A CN201810522049 A CN 201810522049A CN 108807163 A CN108807163 A CN 108807163A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- metal layer
- metal silicide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 379
- 239000002184 metal Substances 0.000 claims abstract description 364
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 138
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 138
- 239000002210 silicon-based material Substances 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 15
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 17
- 238000007667 floating Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 10
- 229910052737 gold Inorganic materials 0.000 claims description 10
- 239000010931 gold Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 19
- 229910052721 tungsten Inorganic materials 0.000 description 19
- 239000010937 tungsten Substances 0.000 description 19
- 238000005240 physical vapour deposition Methods 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- -1 therefore Substances 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 238000000231 atomic layer deposition Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052715 tantalum Inorganic materials 0.000 description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 229910052697 platinum Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 1
- 206010010144 Completed suicide Diseases 0.000 description 1
- 241000416536 Euproctis pseudoconspersa Species 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910021355 zirconium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
Abstract
本发明提供一种半导体器件结构及制备方法，制备方法包括：提供硅材料层；于硅材料层上形成中间结构，至少包括第一金属层，直接形成于硅材料层上表面，中间结构还包括第二金属层，形成于第一金属层上，第二金属层与第一金属层的材料不同；于中间结构上表面形成绝缘层，在绝缘层的形成过程中，同时第一金属层与硅材料层的硅元素充分反应生成第一硅化金属层，第一硅化金属层反应生成前，中间结构还包括第二硅化金属层，形成于第二金属层下表面。本发明的半导体器件结构可以与硅材料之间形成较低的接触电阻；本发明的半导体器件结构可以直接最为耐高温的导线；本发明的半导体结构可以解决堆叠栅极结构的接触电阻的问题并同时保证堆叠栅极结构的效能。
Description
技术领域
本发明属于集成电路制造技术领域，特别是涉及一种半导体器件结构及其制备方法。
背景技术
在现今的半导体工业中，硅材料是用于制造电晶体和二级体等电子原件的主要半导体衬底，其优点有：1)成本低；2)在热氧化的过程中可以生成二氧化硅，其中，二氧化硅为一种强且稳定的介电膜；3)硅材料能承受较高的操作温度和较大的参杂范围。
由于硅材料的广泛应用，需要找出一种可以与硅材料形成低电阻的接触层材料，而此接触层若也可以直接做导线，则可以省去制程的繁杂性。现有技术中，铝金属具有低电阻、容易沉积以及容易蚀刻的特性，常用于导线材料，同时，添加了约1％的硅到铝中，也可以与硅材料形成低电阻的欧姆接触层，因此，铝是一种很好的导线和与硅连接的材料。
然而，随着半导体制程的微缩，阶梯覆盖率的要求也越来越高，相对地就有越来越多的高温化学气相沉积制程，但由于铝的低熔点特性(约660℃)，造成经过铝沉积的半成品无法承受高温的制程。
同时，多层薄膜结构的多晶硅和硅化钨堆叠的栅极堆叠结构中，具有较大的接触电阻，而依次堆叠的多晶硅层、氮化钨层以及钨层相对具有较低的接触电阻，但是在后续退火或是高温热制程过程其间，氮化钨中的氮会与多晶硅层反应生成薄薄的硅氮键合(Si-N)层，在小的操作电压下，此键合层会造成信号的延迟误差等问题。
因此，如何提供一种多层薄膜的结构，既可以与硅材料形成低电阻的接触，也可以作为耐高温的导线，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及其制备方法，用于解决现有技术中器件结构与硅材料之间形成的接触电阻较高等的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体器件结构的制备方法，所述制备方法包括如下步骤：
1)提供一硅材料层；
2)于所述硅材料层上形成中间结构，所述中间结构至少包括第一金属层，且所述第一金属层直接形成于所述硅材料层上表面，所述中间结构还包括第二金属层，所述第二金属层形成于所述第一金属层上，且所述第二金属层的材料与所述第一金属层的材料不同；及
3)于所述中间结构上表面形成绝缘层，且在所述绝缘层的形成过程中，同时所述第一金属层与所述硅材料层的硅元素充分反应生成第一硅化金属层，其中，所述第一硅化金属层反应生成前，所述中间结构还包括第二硅化金属层，形成于所述第二金属层下表面。
作为本发明的一种优选方案，步骤2)中，所述中间结构还包括氮化金属层，形成于所述第一金属层与所述第二硅化金属层之间。
作为本发明的一种优选方案，所述氮化金属层包含相同于所述第一金属层的金属元素。
作为本发明的一种优选方案，步骤2)中，所述第二硅化金属层包含相同于所述第二金属层的金属元素，且在步骤3)中，所述第二金属层维持金属形态。
作为本发明的一种优选方案，所述第一硅化金属层的厚度范围为1～30nm。
本发明还提供一种半导体器件结构，所述半导体器件结构包括：
硅材料层；
中间结构，至少包括第一硅化金属层，且所述第一硅化金属层直接位于所述硅材料层上表面，所述中间结构还包括金属层，所述金属层形成于所述第一硅化金属层上，且所述金属层的材料与所述第一硅化金属层的金属材料不同；
绝缘层，位于所述中间结构的所述金属层的上表面；
其中，所述第一硅化金属层反应生成在所述绝缘层的形成过程中，所述中间结构还包括第二硅化金属层，位于所述金属层下表面和所述第一硅化金属层之间。
作为本发明的一种优选方案，所述中间结构还包括氮化金属层，所述氮化金属层位于所述第一硅化金属层与所述第二硅化金属层之间。
作为本发明的一种优选方案，所述氮化金属层与所述第一硅化金属层具有相同的金属元素。
作为本发明的一种优选方案，所述第二硅化金属层包含相同于所述第二金属层的金属元素。
作为本发明的一种优选方案，所述第一硅化金属层的厚度范围为1～30nm。
本发明还提供一种存储器栅极堆叠结构，包括：
衬底，至少包含硅材料层；及
控制栅极，位于所述衬底上，其中，所述控制栅极包括：
中间结构，至少包括第一硅化金属层，且所述第一硅化金属层直接位于所述衬底上，所述中间结构还包括金属层，所述金属层形成于所述第一硅化金属层上，且所述金属层的材料与所述第一硅化金属层的金属材料不同；及
绝缘层，位于所述中间结构的所述金属层的上表面；
其中，所述第一硅化金属层反应生成在所述绝缘层的形成过程中，所述中间结构还包括第二硅化金属层，位于所述金属层下表面和所述第一硅化金属层之间，所述第二硅化金属层包含相同于所述金属层的金属元素。
作为本发明的一种优选方案，所述中间结构还包括氮化金属层，所述氮化金属层位于所述第一硅化金属层与所述第二硅化金属层之间，所述氮化金属层与所述第一硅化金属层具有相同的金属元素。
作为本发明的一种优选方案，所述存储器栅极堆叠结构还包括：
浮动栅极，位于所述衬底上表面；及
介电层，位于所述浮动栅极上表面，其中所述控制栅极形成于所述介电层上表面
如上所述，本发明的一种半导体器件结构及其制备方法，具有以下有益效果：
1)本发明的半导体器件结构可以与硅材料之间形成较低的接触电阻；
2)本发明的半导体器件结构可以直接最为耐高温的导线；
3)本发明的半导体结构可以解决堆叠栅极结构的接触电阻的问题并同时保证堆叠栅极结构的效能。
附图说明
图1显示为本发明提供的半导体器件结构制备方法的各步骤的示意图。
图2～图4及图7显示为本发明实施例一提供的半导体器件结构制备过程中所得到的结构的示意图，其中：
图2为执行图1中步骤S1后得到的结构；
图3为执行图1中步骤S2中得到的结构；
图4及图7为执行图1中步骤S3后得到的结构。
图5及图8显示为本发明实施例二提供的半导体器件结构的示意图。
图6显示为本发明实施例三提供的半导体器件结构的示意图。
图9显示为本发明所提供的存储器栅极堆叠结构的示意图。
元件标号说明
11 硅材料层
12 中间结构
13 绝缘层
121 第一金属层
122 氮化金属层
123 第二硅化金属层
124 第二金属层
126 第一硅化金属层
127 衬底
128 氧化层
129 浮动栅极
130 介电层
131 掩膜层
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1～图7，本实施例提供一种半导体器件结构的制备方法，所述制备方法包括如下步骤：
如图1中的S1及图2所示，进行步骤1)，提供一硅材料层11；
具体的，所述硅材料层11可以为任意含硅的材料，包括单晶硅、多晶硅、非晶硅，也可以包括硅锗材料，如所述硅材料层11为多晶硅锗层，所述硅材料层11的材料为还可以为上述任意材料的掺杂材料，如本征硅、P型硅、N型硅等，在此不做具体限制。当然，所述硅材料层11也可以是至少两层材料的叠层结构，如包括掺杂有N-型杂质的多晶硅层和另一掺杂有P-型杂质的多晶硅层构成的叠层结构。另外，所述硅材料层11的厚度范围为10～120nm，优选为30～80nm，在本实施例中，所述硅材料层11的厚度为50nm。
如图1中的S2及图3所示，进行步骤2)，于所述硅材料层11上形成中间结构12，所述中间结构至少包括第一金属层121，且所述第一金属层121直接形成于所述硅材料层11上表面，所述中间结构12还包括第二金属层124，所述第二金属层124形成于所述第一金属层121上，且所述第二金属层124的材料与所述第一金属层121的材料不同。
具体的，所述第一金属层121的材料包括但不限于钽、钯、铂、钴、锆、镍、钛、钼，在本实施例中，所述第一金属层121为钽，并且所述第一金属层121通过物理气相沉积(PVD)法(如蒸发、电镀或溅射等)、化学气相沉积(CVD)法或原子层沉积(ALD)法等形成。另外，所述第一金属层121的厚度范围为1～30nm，优选为1～10nm或11～20nm，在本实施例中，所述第一金属层121的厚度为15nm。
具体的，所述中间结构12可以包括除所述第一金属121之外的任意材料层，依实际需求而定，在本实施例中，所述中间结构12包括所述第一金属层121和第二金属层124。
具体的，所述第二金属124主要用于作为导体，其材料包括但不限于钛、钽、钯、镍、铂、钴、钨、锆、钼，并且所述第二金属层124通过物理气相沉积(PVD)法(如蒸发、电镀或溅射等)、化学气相沉积(CVD)法或原子层沉积(ALD)法等形成。另外，所述第二金属层124的厚度范围为10～100nm，优选为20～80nm或30～60nm，在本实施例中，所述第二金属层124的厚度为50nm。进一步，所述第一金属层121与所述第二金属层124的材料优选为不同，在本实施例中，所述第一金属层121为钽，所述第二金属层124为钛，二者的选择以实际需求而定，在此不做具体限制。
如图1中的S3及图4及图7所示，进行步骤3)，于所述中间结构12上表面形成绝缘层13，且在所述绝缘层13的形成过程中，同时所述第一金属层121与所述硅材料层11的硅元素充分反应生成第一硅化金属层126，其中，所述第一硅化金属层126反应生成前，所述中间结构12还包括第二硅化金属层123，形成于所述第二金属层124下表面。
具体的，所述绝缘层13的材料包括但不限于氮化硅，并且通过化学气相沉积(CVD)法或原子层沉积(ALD)法等形成。另外，所述绝缘层13的厚度范围为50～400nm，优选为150～300nm，在本实施例中，所述绝缘层13的厚度为200nm。
具体的，所述第二硅化金属层123的材料可以为硅化钛、硅化钽、硅化钯、硅化镍、硅化铂、硅化钴、硅化钨、硅化锆、硅化钼，且所述第二硅化金属层123通过物理气相沉积(PVD)法(如蒸发、电镀或溅射等)、化学气相沉积(CVD)法或原子层沉积(ALD)法等形成。另外，所述第二硅化金属层123的厚度范围为1～30nm，优选为5～20nm，在本实施例中，所述第二硅化金属层123的厚度为10nm。
需要说明的是，所述第二硅化金属层123的功用是沉积一层比较大晶格结构的薄膜，使后续形成的所述第二金属层124能够沿着这一层大晶格结构的硅化金属去沉积，而不会受其下表面结构层(如所述氮化金属层)的影响而沉积出较高阻抗的金属。因此，所述第二硅化金属层123位于所述第二金属层124下表面优选为全部覆盖所述第二金属层124的下表面，位于所述第二金属层124与下层材料层之间。
作为示例，所述第二硅化金属层123包含相同于所述第二金属层124的金属元素，且在步骤3)中，所述第二金属层124维持金属形态。
优选地，所述第二硅化金属层123中的金属与所述第二金属层124中的金属相同，从而保证该两层结构层之间具有良好的粘附性。
需要说明的是，在该步骤中，所述绝缘层13可以保护该半导体器件结构的位于所述绝缘层13下的结构不会在大气环境下被氧化，另外，选择在一温度下形成所述绝缘层13，足以使得所述第一金属层121与所述硅材料层11进行硅化反应，从而在所述硅材料层11与所述第一金属层121相接触的表面形成第一硅化金属层126，从而可以降低二者之间的接触电阻。进一步，在该条件下形成的半导体器件结构可以直接用作耐高温导线，其中，所述第一金属层121在进行所述硅化反应的过程中充分反应，即在最终的结构中基本不存在所述第一金属层121，其大部分或全部反应转化为所述第一硅化金属层126，所述第一硅化金属层126均匀地形成于所述硅材料层11表面，如图4所示，从而进一步有利于接触电阻的降低，并有利于提高整体器件结构的稳定均一性以及器件电学性能的稳定性。另外，本发明中，所述第一硅化金属层126形成于所述第二硅化金属层123之后，一方面，在晶格结构匹配且阻抗较低的器件结构的基础上进行硅化反应形成所述第一硅化金属层126，可以有利于保持原有结构的稳定性以及低阻抗性，并可以进一步有利于所述第一硅化金属层的形成，也有利于器件结构接触电阻的降低，另一方面，所述第一硅化金属层126形成于所述第二硅化金属层123之后，可以简化各结构层的制备工艺，有利于各结构层制备过程中工艺条件的控制，简化整体制备工艺。另外，所述第一硅化金属层126的厚度范围为1～30nm，优选为1～10nm或11～20nm，在本实施例中，所述第一硅化金属层126的厚度为15nm。
作为示例，优选地，步骤3)中，所述绝缘层的形成温度介于550～800℃之间。
具体的，在一较佳的实施例中，所述绝缘层的形成温度为600～750℃，在本实施例中，所述绝缘层的形成温度选择为650℃。其中，优选地，所述绝缘层的形成温度高于550℃，从而有利于促进所述硅材料层11与所述第一层金属层121进行硅化反应，优选地，所述绝缘层的形成温度低于800℃，从而进一步有利于控制硅化反应的进行，防止过高的温度给予过多的能量，缓解上述硅化反应过度，减轻硅化金属结块，有利于接触阻值的降低。
如图7所示，本实施例还提供一种半导体器件结构，所述半导体器件结构为采用本实施例一所提供的制备方法所得到的结构，其中，所述半导体器件结构包括：
硅材料层11；
中间结构12，至少包括第一硅化金属层126，且第一硅化金属层126直接位于所述硅材料层11上表面，所述中间结构12还包括金属层124(需要说明的，这里金属层即为本实施例制备方法中所定义的第二金属层，由于本实施例的结构项中无需区分第一金属层及第二金属层，因此，本实施例结构项直接用金属层名称描述)，所述金属层124位于所述第一硅化金属层126上，且所述金属层124的材料与所述第一硅化金属层126的金属材料不同；及
绝缘层13，位于所述中间结构12的所述金属层124上表面；
其中，所述第一硅化金属层126反应生成在所述绝缘层13的形成过程中，所述中间结构12还包括第二硅化金属层123，位于所述金属层124下表面和所述第一硅化金属层126之间。
具体的，所述第一硅化金属层126优选为含有与第一金属层121相同的金属的硅化金属层，其实际为所述硅材料层11与所述第一金属层121进行硅化反应的产物，优选地，其可以均匀的分布于所述硅材料11上表面，当然，也存在所述第一金属层121与所述硅材料11反应不完全的情况，从而所述第一硅化金属层126也可以结合于所述硅材料11内且与所述第一金属层121相接触，也可以结合于所述第一金属层121内且与所述硅材料11相接触，在满足所述第一硅化金属层的存在可以减小接触电阻的前提下，对其具体位置关系不做限制。另外，所述第一硅化金属层126的厚度范围为1～30nm，优选为1～10nm或11～20nm，在本实施例中，所述第一硅化金属层126的厚度为15nm。
其中，所述第一金属层121在进行所述硅化反应的过程中完全反应，即在最终的结构中不存在所述第一金属层121，其全部反应转化为所述第一硅化金属层126，所述第一硅化金属层126均匀地形成于所述硅材料层11表面，如图4所示，从而进一步有利于接触电阻的降低，并有利于提高整体器件结构的稳定均一性以及器件电学性能的稳定性。另外，本发明中，所述第一硅化金属层126形成于所述第二硅化金属层123之后，一方面，在晶格结构匹配且阻抗较低的器件结构的基础上进行硅化反应形成所述第一硅化金属层126，可以有利于保持原有结构的稳定性以及低阻抗性，并可以进一步有利于所述第一硅化金属层的形成，也有利于器件结构接触电阻的降低，另一方面，所述第一硅化金属层126形成于所述第二硅化金属层123之后，可以简化各结构层的制备工艺，有利于各结构层制备过程中工艺条件的控制，简化整体制备工艺。
具体的，所述金属层124主要用于作为导体，其材料包括但不限于钛、钽、钯、镍、铂、钴、钨、锆、钼。另外，所述金属层124的厚度范围为10～100nm，优选为20～80nm或30～60nm，在本实施例中，所述金属层124的厚度为50nm。进一步，所述第一硅化金属层126的金属优选为与所述金属层124的金属不同，在本实施例中，所述第一硅化金属层126为硅化钽，所述金属层124为钛，二者的选择以实际需求而定，在此不做具体限制。
另外，优选地，所述绝缘层的形成温度介于550～800℃之间。具体的，在一较佳的实施例中，所述绝缘层的形成温度为600～750℃，在本实施例中，所述绝缘层的形成温度选择为650℃。其中，优选地，所述绝缘层的形成温度高于550℃，从而有利于促进所述硅材料层11与所述第一层金属层121进行硅化反应，优选地，所述绝缘层的形成温度低于800℃，从而进一步有利于控制硅化反应的进行，防止过高的温度给予过多的能量，缓解上述硅化反应过度，减轻硅化金属结块，有利于接触阻值的降低。
实施例二
请参阅图5及图8，本实施例提供一种半导体器件结构的制备方法，本实施例二与实施例一的不同之处在于，步骤2)中，所述中间结构12还包括氮化金属层122，所述氮化金属122层形成于所述第一金属层121与所述第二硅化金属层123之间。
具体的，所述氮化金属层122的材料包括但不限于氮化钽、氮化钯、氮化铂、氮化钴、氮化锆、氮化镍、氮化钛、氮化钼，并且所述氮化金属层122通过物理气相沉积(PVD)法(如蒸发、电镀或溅射等)、化学气相沉积(CVD)法或原子层沉积(ALD)法等形成。另外，所述氮化金属层122的厚度范围为3～50nm，优选为5～30nm或10～20nm，在本实施例中，所述氮化金属层122的厚度为15nm。
需要说明的是，所述氮化金属层122的作用主要是控制所述第一金属层121与所述硅材料层11之间在所述预设温度下的硅化反应，在所述氮化金属层122的控制下，所述第一金属层121与所述硅材料的硅化反应不会过度，从而使形成的硅化金属不易结块，有利于降低接触阻值。
作为示例，所述氮化金属层122包含相同于所述第一金属层121的金属元素。
具体的，保证所述第一金属层121与所述氮化金属层122中的金属相同，可以进一步保证所述氮化金属层122与所述第一金属层121以及所述第一金属层121与所述硅化材料层11进行硅化反应生成的所述第一硅化金属层126之间具有较好的附着性。
本实施例还提供一种半导体器件结构，所述半导体器件结构为采用本实施例二所提供的制备方法所得到的结构，其中，所述半导体器件结构包括：
硅材料层11；
中间结构12，至少包括第一硅化金属层126，且第一硅化金属层126直接位于所述硅材料层11上表面，所述中间结构12还包括金属层124，所述金属层124位于所述第一硅化金属层126上，且所述金属层124的材料与所述第一硅化金属层126的金属材料不同；及
绝缘层13，位于所述中间结构12的所述金属层124上表面；
其中，所述第一硅化金属层126反应生成在所述绝缘层13的形成过程中，所述中间结构12还包括第二硅化金属层123，位于所述金属层124下表面和所述第一硅化金属层126之间；
所述中间结构12还包括氮化金属层122，所述氮化金属层122位于所述第一硅化金属层126与所述第二硅化金属层123之间。
作为示例，所述氮化金属层122中的金属与所述第一硅化金属层126具有相同的金属元素。
具体的，所述氮化金属层122的材料包括但不限于氮化钽、氮化钯、氮化铂、氮化钴、氮化锆、氮化镍、氮化钛、氮化钼。另外，所述氮化金属层122的厚度范围为3～50nm，优选为5～30nm或10～20nm，在本实施例中，所述氮化金属层122的厚度为15nm。
具体的，保证所述第一硅化金属层126中的金属与所述氮化金属层122中的金属相同，可以进一步保证所述氮化金属层122与所述第一硅化金属层126之间具有较好的附着性。
实施例三
请参阅图6，本实施例提供一种半导体器件结构的制备方法，本实施例三与实施例二的不同之处在于，步骤2)中，所述中间结构12还包括辅助氮化金属层125，所述辅助氮化金属层125形成于所述氮化金属层122与所述第二金属层124之间。
具体的，所述辅助氮化金属层125的材料可以为氮化钨，也可以为W/Si/N系材料等，并且所述辅助氮化金属层125通过物理气相沉积(PVD)法(如蒸发、电镀或溅射等)、化学气相沉积(CVD)法或原子层沉积(ALD)法等形成。另外，所述辅助氮化金属层125的厚度范围为1～6nm，优选为2～4nm，在本实施例中，所述辅助氮化金属层125的厚度为3nm。
需要说明的是，在本实施例中，所述硅材料层11选取多晶硅，所述第一金属层121选取钛，所述氮化金属层122选取氮化钛，所述辅助氮化金属层125选取氮化钨，所述第二金属层124选取钨，所述绝缘层13选取氮化硅，从而上述半导体器件结构构成一堆叠的栅极结构。另外，除作为栅极外，本发明实施的方案还可应用于各种金属互连线，例如位线、金属线或者包括中间结构的电容器电机等，此外，本实施例的方案还可应用于双多晶硅栅极中，所述双多晶硅栅极器件包括衬底、衬底上的浮动栅、浮动栅上的介电层以及位于所述介电层上的控制栅，其中，所述控制栅即为所述硅材料层。
进一步，在现有技术中的自下而上依次堆叠的多晶硅层、氮化钨、钨层所形成的钨多晶硅栅极结构，其电阻远低于由多晶硅和硅化钨堆叠的栅极结沟，但是在后续退火或是高温热制程过程期间，氮化钨中的氮会与多晶硅层的硅发生反应，生成薄薄的硅氮键合(Si-N)层，而在小的操作电压下，此键合层会造成信号的延迟误差。因此，在多晶硅层跟氮化钨层中间增加一层钛层，此想象会有明显改善，一方面，氮化钨的氮会与钛形成氮化钛，此氮化钛层可以防止氮向多晶硅层扩散形成硅氮键合，另一方面，在后续在预设温度下形成绝缘层时，钛层与多晶硅发生硅化反应，以降低接触电阻，然而，这样的钛/氮化钨扩散阻挡层会造成上面钨层的片电阻增加进而影响其闸极的效能，因此，并在钛层与氮化钨之间增加一层氮化钛层，这样的结构一方面可以降低堆叠栅极结构中钨层中的片电阻，同时，该氮化钛层形成于所述钛层上表面，从而可以控制钛层与多晶硅层在形成绝缘层的预设温度下的硅化反应，从而得到性能良好的堆叠栅极结构。
本实施例还提供一种半导体器件结构，所述半导体器件结构为采用本实施例三所提供的制备方法所得到的结构，其中，所述半导体器件结构包括：
硅材料层11；
中间结构12，至少包括第一硅化金属层126，且第一硅化金属层126直接位于所述硅材料层11上表面，所述中间结构12还包括金属层124，所述金属层124位于所述第一硅化金属层126上，且所述金属层124的材料与所述第一硅化金属层126的金属材料不同；及
绝缘层13，位于所述中间结构12的所述金属层124上表面；
其中，所述第一硅化金属层126反应生成在所述绝缘层13的形成过程中，所述中间结构12还包括第二硅化金属层123，位于所述金属层124下表面和所述第一硅化金属层126之间；
所述中间结构12还包括氮化金属层122，所述氮化金属层122位于所述第一硅化金属层126与所述第二硅化金属层123之间；
所述中间结构12还包括辅助氮化金属层125，所述辅助氮化金属层125位于所述氮化金属层122与所述第二金属层124之间。
实施例四
请参阅图9，本实施例提供一种存储器栅极堆叠结构，包括：衬底127，至少包含硅材料层；及控制栅极，位于所述衬底127上表面，其中，所述控制栅极包括：
中间结构12，所述中间结构12位如上述任意方案中所述的中间结构12，至少包括第一硅化金属层126，且所述第一硅化金属层126直接位于所述衬底127上，所述中间结构12还包括金属层124，所述金属层124形成于所述第一硅化金属层126上，且所述金属层124的材料与所述第一硅化金属层126的金属材料不同；及
绝缘层13，位于所述中间结构12的所述金属层124的上表面；
其中，所述第一硅化金属层126反应生成在所述绝缘层13的形成过程中，所述中间结构12还包括第二硅化金属层123，位于所述金属层124下表面和所述第一硅化金属层126之间，所述第二硅化金属层123包含相同于所述金属层124的金属元素。如图9所示。
作为示例，所述中间结构12还包括氮化金属层122，所述氮化金属层122位于所述第一硅化金属层126与所述第二硅化金属层123之间，所述氮化金属层122与所述第一硅化金属层126具有相同的金属元素。
作为示例，所述存储器栅极堆叠结构还包括：
浮动栅极129，位于所述衬底127上表面；及
介电层130，位于所述浮动栅极129上表面，其中所述控制栅极形成于所述介电层129上表面。
具体的，本实施例还提供一种采用上述半导体器件结构所构成的快闪存储器件的栅极堆叠结构，其中，所述浮动栅极为含有遂穿氧化层128的浮动栅极，即在衬底上形成对应于栅极绝缘层的遂穿氧化层，在遂穿氧化层上形成用于作为浮动栅极的第一多晶硅电极，在第一多晶硅栅极上形成介电层，在介电层上形成用于作为控制栅极的上述任意方案中的半导体器件结构，其中，所述硅材料层为第二多晶硅电极，其上方可以形成本发明各实施例中的中间结构，并进一步制作电极(如钨)，最后于所述半导体器件结构上制作掩膜层131(如氮化硅)，从而得到完整的快闪存储器件的栅极堆叠结构。
综上所述，本发明提供一种半导体器件结构及其制备方法，所述方法包括步骤：1)提供一硅材料层；2)于所述硅材料层上形成中间结构，所述中间结构至少包括第一金属层，且所述第一金属层直接形成于所述硅材料层上表面，所述中间结构还包括第二金属层，所述第二金属层形成于所述第一金属层上，所述第二金属层的材料与所述第一金属层的材料不同；及3)于所述中间结构上表面形成绝缘层，且在所述绝缘层的形成过程中，同时所述第一金属层与所述硅材料层的硅元素充分反应生成第一硅化金属层，其中，所述第一硅化金属层反应生成前，所述中间结构还包括第二硅化金属层，形成于所述第二金属层下表面。通过上述技术方案，本发明的半导体器件结构可以与硅材料之间形成较低的接触电阻；本发明的半导体器件结构可以直接最为耐高温的导线；本发明的半导体结构可以解决堆叠栅极结构的接触电阻的问题并同时保证堆叠栅极结构的效能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种半导体器件结构的制备方法，其特征在于，所述制备方法包括如下步骤：
1)提供一硅材料层；
2)于所述硅材料层上形成中间结构，所述中间结构至少包括第一金属层，且所述第一金属层直接形成于所述硅材料层上表面，所述中间结构还包括第二金属层，所述第二金属层形成于所述第一金属层上，所述第二金属层的材料与所述第一金属层的材料不同；及
3)于所述中间结构上表面形成绝缘层，且在所述绝缘层的形成过程中，同时所述第一金属层与所述硅材料层的硅元素充分反应生成第一硅化金属层，其中，所述第一硅化金属层反应生成前，所述中间结构还包括第二硅化金属层，形成于所述第二金属层下表面。
2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，步骤2)中，所述中间结构还包括氮化金属层，形成于所述第一金属层与所述第二硅化金属层之间。
3.根据权利要求2所述的半导体器件结构的制备方法，其特征在于，所述氮化金属层包含相同于所述第一金属层的金属元素。
4.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，步骤2)中，所述第二硅化金属层包含相同于所述第二金属层的金属元素，且在步骤3)中，所述第二金属层维持金属形态。
5.根据权利要求1～4中任意一项所述的半导体器件结构的制备方法，其特征在于，所述第一硅化金属层的厚度范围为1～30nm。
6.一种半导体器件结构，其特征在于，所述半导体器件结构包括：
硅材料层；
中间结构，至少包括第一硅化金属层，且所述第一硅化金属层直接位于所述硅材料层上表面，所述中间结构还包括金属层，所述金属层形成于所述第一硅化金属层上，且所述金属层的材料与所述第一硅化金属层的金属材料不同；及
绝缘层，位于所述中间结构的所述金属层的上表面；
其中，所述第一硅化金属层反应生成在所述绝缘层的形成过程中，所述中间结构还包括第二硅化金属层，位于所述金属层下表面和所述第一硅化金属层之间。
7.根据权利要求6所述的半导体器件结构，其特征在于，所述中间结构还包括氮化金属层，所述氮化金属层位于所述第一硅化金属层与所述第二硅化金属层之间。
8.根据权利要求7所述的半导体器件结构，其特征在于，所述氮化金属层与所述第一硅化金属层具有相同的金属元素。
9.根据权利要求6中所述的半导体器件结构，其特征在于，所述第二硅化金属层包含相同于所述金属层的金属元素。
10.根据权利要求6～9中任意一项所述的半导体器件结构，其特征在于，所述第一硅化金属层的厚度范围为1～30nm。
11.一种存储器栅极堆叠结构，其特征在于，包括：
衬底，至少包含硅材料层；及
控制栅极，位于所述衬底上，其中，所述控制栅极包括：
中间结构，至少包括第一硅化金属层，且所述第一硅化金属层直接位于所述衬底上，所述中间结构还包括金属层，所述金属层形成于所述第一硅化金属层上，且所述金属层的材料与所述第一硅化金属层的金属材料不同；及
绝缘层，位于所述中间结构的所述金属层的上表面；
其中，所述第一硅化金属层反应生成在所述绝缘层的形成过程中，所述中间结构还包括第二硅化金属层，位于所述金属层下表面和所述第一硅化金属层之间，所述第二硅化金属层包含相同于所述金属层的金属元素。
12.根据权利要求11所述的存储器栅极堆叠结构，其特征在于，所述中间结构还包括氮化金属层，所述氮化金属层位于所述第一硅化金属层与所述第二硅化金属层之间，所述氮化金属层与所述第一硅化金属层具有相同的金属元素。
13.根据权利要求11所述的存储器栅极堆叠结构，其特征在于，所述存储器栅极堆叠结构还包括：
浮动栅极，位于所述衬底上表面；及
介电层，位于所述浮动栅极上表面，其中所述控制栅极形成于所述介电层上表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810522049.1A CN108807163A (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710411778.5A CN107221495B (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
| CN201810522049.1A CN108807163A (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710411778.5A Division CN107221495B (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108807163A true CN108807163A (zh) | 2018-11-13 |
Family
ID=59948415
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710411778.5A Expired - Fee Related CN107221495B (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
| CN201810522049.1A Pending CN108807163A (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710411778.5A Expired - Fee Related CN107221495B (zh) | 2017-06-05 | 2017-06-05 | 一种半导体器件结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (2) | CN107221495B (zh) |
| WO (1) | WO2018223967A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107221495B (zh) * | 2017-06-05 | 2018-07-20 | 睿力集成电路有限公司 | 一种半导体器件结构及其制备方法 |
| WO2019100224A1 (en) * | 2017-11-22 | 2019-05-31 | Texas Instruments Incorporated | Semiconductor product and fabrication process |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061789A (ko) * | 1999-12-29 | 2001-07-07 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| US20010030342A1 (en) * | 2000-04-14 | 2001-10-18 | Kazuhiro Ohnishi | Semiconductor device and process for producing the same |
| KR20020046699A (ko) * | 2000-12-15 | 2002-06-21 | 박종섭 | 반도체 장치 제조방법 |
| CN101211771A (zh) * | 2006-12-27 | 2008-07-02 | 海力士半导体有限公司 | 制造具有栅极堆叠结构的半导体器件的方法 |
| CN105097954A (zh) * | 2014-05-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和电子装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3332909B2 (ja) * | 2000-10-30 | 2002-10-07 | 松下電器産業株式会社 | ゲート電極構造体、その形成方法及び電極構造体の形成方法 |
| KR100351907B1 (ko) * | 2000-11-17 | 2002-09-12 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성방법 |
| US6764942B2 (en) * | 2002-11-29 | 2004-07-20 | Macronix International Co., Ltd. | Re-oxidation process of semiconductor device |
| CN1300827C (zh) * | 2003-10-16 | 2007-02-14 | 南亚科技股份有限公司 | 堆叠式栅极结构及具有该堆叠式栅极结构的场效晶体管的制造方法 |
| CN101399233A (zh) * | 2007-09-26 | 2009-04-01 | 力晶半导体股份有限公司 | 非易失性存储器的制造方法 |
| US8847300B2 (en) * | 2009-05-08 | 2014-09-30 | SK Hynix Inc. | Semiconductor device and method for fabricating the same |
| TWI422017B (zh) * | 2011-04-18 | 2014-01-01 | Powerchip Technology Corp | 非揮發性記憶體元件及其製造方法 |
| US9401279B2 (en) * | 2013-06-14 | 2016-07-26 | Sandisk Technologies Llc | Transistor gate and process for making transistor gate |
| CN107221495B (zh) * | 2017-06-05 | 2018-07-20 | 睿力集成电路有限公司 | 一种半导体器件结构及其制备方法 |
-
2017
- 2017-06-05 CN CN201710411778.5A patent/CN107221495B/zh not_active Expired - Fee Related
- 2017-06-05 CN CN201810522049.1A patent/CN108807163A/zh active Pending
-
2018
- 2018-06-05 WO PCT/CN2018/089987 patent/WO2018223967A1/en active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010061789A (ko) * | 1999-12-29 | 2001-07-07 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
| US20010030342A1 (en) * | 2000-04-14 | 2001-10-18 | Kazuhiro Ohnishi | Semiconductor device and process for producing the same |
| KR20020046699A (ko) * | 2000-12-15 | 2002-06-21 | 박종섭 | 반도체 장치 제조방법 |
| CN101211771A (zh) * | 2006-12-27 | 2008-07-02 | 海力士半导体有限公司 | 制造具有栅极堆叠结构的半导体器件的方法 |
| CN101257040A (zh) * | 2006-12-27 | 2008-09-03 | 海力士半导体有限公司 | 具有栅极堆叠结构的半导体器件 |
| CN105097954A (zh) * | 2014-05-23 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法和电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107221495A (zh) | 2017-09-29 |
| CN107221495B (zh) | 2018-07-20 |
| WO2018223967A1 (en) | 2018-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI576999B (zh) | 包含覆有擴散阻障層的基板之電性元件及其製作方法 | |
| CN103855194B (zh) | 半导体材料、包括其的晶体管和包括晶体管的电子装置 | |
| JP5646527B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20090085058A1 (en) | Electronic device including a magneto-resistive memory device and a process for forming the electronic device | |
| US11508815B2 (en) | Semiconductor device including two-dimensional semiconductor material | |
| KR102412966B1 (ko) | 연결 구조체 및 이를 적용한 전자소자 | |
| CN109841498A (zh) | 半导体器件及其制造方法 | |
| CN104377236B (zh) | 一种栅堆叠及其制造方法 | |
| CN107221495B (zh) | 一种半导体器件结构及其制备方法 | |
| US20130001784A1 (en) | Method and structure of forming silicide and diffusion barrier layer with direct deposited film on si | |
| TWI737171B (zh) | 形成單晶六方氮化硼層以及電晶體的方法 | |
| JP2008500728A5 (zh) | ||
| JP2014042028A (ja) | 半導体素子及びその製造方法 | |
| CN109979813A (zh) | 一种低温碳化硅欧姆接触的制备方法及金属结构 | |
| JPS6317544A (ja) | 不揮発性メモリおよびその製造方法 | |
| CN110088890A (zh) | 形成三维集成布线结构的方法及其半导体结构 | |
| TW457703B (en) | Micro-electronic structure, method for its production and its application in a memory-cell | |
| CN207925481U (zh) | 一种金属氧化物半导体薄膜晶体管及阵列基板 | |
| CN107464848A (zh) | 底栅氧化物半导体薄膜晶体管及其制备方法 | |
| CN109585549A (zh) | FinFET及其形成方法 | |
| CN103022007A (zh) | 用于铜互连的钛掺杂钽基阻挡层及其制造方法 | |
| US9634036B1 (en) | Metal oxide thin-film transistor, method of fabricating the same, and array substrate | |
| US20230253209A1 (en) | Semiconductor device with protection layer and method for fabricating the same | |
| JP2015043458A (ja) | 半導体装置 | |
| TWI817444B (zh) | 具有保護層的半導體元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181113 |