JPS6317544A - 不揮発性メモリおよびその製造方法 - Google Patents

不揮発性メモリおよびその製造方法

Info

Publication number
JPS6317544A
JPS6317544A JP61162472A JP16247286A JPS6317544A JP S6317544 A JPS6317544 A JP S6317544A JP 61162472 A JP61162472 A JP 61162472A JP 16247286 A JP16247286 A JP 16247286A JP S6317544 A JPS6317544 A JP S6317544A
Authority
JP
Japan
Prior art keywords
polycide
wiring
electrode
oxide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61162472A
Other languages
English (en)
Other versions
JP2518617B2 (ja
Inventor
Takashi Hosaka
俊 保坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP61162472A priority Critical patent/JP2518617B2/ja
Priority to DE8787305826T priority patent/DE3785699T2/de
Priority to EP87305826A priority patent/EP0252679B1/en
Publication of JPS6317544A publication Critical patent/JPS6317544A/ja
Priority to US07/569,375 priority patent/US5001527A/en
Application granted granted Critical
Publication of JP2518617B2 publication Critical patent/JP2518617B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、不揮発性メモリや容量成分を有する半導体
装置などに用いられる薄い絶縁膜を持つ半導体装置に関
する。
〔発明の概要〕
この発明は、ポリサイド電極・配線の上の絶縁膜、特に
１０００Å以下の薄い絶縁膜に関するもので、ポリサイ
ド電極・配線を形成した後１０００Å以下の薄い絶縁膜
を形成する工程において、この絶縁膜を０．１ｍｂａｒ
　〜２　ｍｂａｒの減圧下及び７００℃〜９５０℃の温
度のもとでＳｉＨ，ＣＩ　、ガス及びＮ、Ｏガスの化学
気相成長法によって形成したシリコン酸化膜（Ｓｉ（ｈ
）とする事により、良好な絶縁特性と高い信顛性を持つ
半導体装置を形成する事ができる。
〔従来の技術〕
多結晶シリコン電極・配線を有する半導体装置において
、多結晶シリコン電極・配線とその上の電極・配線（導
電性材料−例えばＡＪ、多結晶シリコンなど）との間を
絶縁する材料として、従来ＣＶＤ法によって形成した絶
縁膜、ポリイミド膜、及び多結晶シリコンの熱酸化膜が
使用されている。
しかし、１０００Å以下の薄い絶縁膜の場合、良好な絶
縁性と良好な膜厚制御性が必要な事から多結晶シリコン
の熱酸化膜が使用されている。
近年ＩＣの微細化と高速化の要求に従い、電極・配線材
料を多結晶シリコンから多結晶シリコンと金属シリサイ
ドとの二層構造を成すポリサイドへと変わりつつある。
しかし、このポリサイドを使用した場合、ポリサイドの
熱酸化膜は膜厚均一性が悪く絶縁性もあまり良好でない
ため、特に１０００Å以下の薄い絶縁膜を使用するデバ
イスでは、ポリサイドを電極・配線材料として使用する
事ができなかった。
〔発明が解決しようとする問題点〕
ポリサイドを下層電極・配線とし、その上に薄い絶縁膜
をはさみ上Ｎ電極・配線が走る構造において、ポリサイ
ドの熱酸化膜は膜厚均一性が悪くしかも絶縁性もあまり
良好でないため、特に１０００Å以下の薄い絶縁膜を使
用するデバイスでは、ポリサイドを電極・配線・配線材
料として使用する事ができなかった。従ってこの様なデ
バイスでは電極・配線の低抵抗化による高速性を持たす
事ができないという問題があった。
〔問題点を解決するための手段〕
上記問題点を解決するためにこの発明は、ポリサイド電
極・配線の上の絶縁膜として、化学気相成長法（ＣＶＤ
法）を用いたシリコン酸化膜を用いる。　１０００Å以
下の薄い絶縁膜には、ジクロルシランＣ３Ｃ５１Ｈ１ｇ
）ガスと亜酸化窒素（Ｎ、０）ガスとを化学気相反応さ
せて形成したシリコン酸化膜（以下、高温ＣＶ　Ｄ　、
　５ｉ（ｈ膜と呼ぶ）を用いる。
〔作用〕
高温ＣＶＤ、ＳｉＯ□膜は膜厚均一性が良好であり絶縁
性も極めて良好である為、１０００Å以下の薄い絶縁膜
にも適用可能であり、ポリサイド電極・配線の上にも形
成できる。
〔実施例〕
以下にこの発明の実施例を図面に基づいて詳細に説明す
る。第１図は本発明の半導体装置の断面図である。第１
図において、基板ｌの上に絶縁膜２を形成した後、ポリ
サイド電極・配ｖＡ３を作成する０次にポリサイド３の
上に化学気相成長法を用いてＣＶＤシリコン酸化膜４を
積層する。さらにその上に電極・配線５を作成し、第１
図に示す構造を得る。第１図に示す基板１はシリコン、
ゲルマニウム、ガリウム砒素、インジウムリン等の半導
体でも良いし、またはガラス、アルミナ等の絶縁体でも
良いし、あるいはステンレス、鉄等の金属でも良い。ま
た絶縁膜２としてシリコン酸化膜、シリコン窒化膜、ア
ルミナ等が挙げられる。
この絶縁膜２はもちろん存在しなくても良い。ポリサイ
ド３は一般に次の様に形成される。まず多結晶シリコン
膜を化学気相成長法（ＣＶＤ法）や物理的成長法（ＰＶ
Ｄ法）等の方法によって形成する。この時、リン、砒素
、硼素等のドーピングを同時に行っても良い、また、ド
ーピングをこの後に行っても良い。一般には拡散法を用
いて行われる。もちろん多結晶シリコン膜にドーピング
を行わなくても良い。多結晶シリコン膜形成後に熱処理
を加えても良いし、もちろん熱処理を行わなくても良い
。
次に多結晶シリコン膜の上にシリサイド膜をＣＶＤ法ま
たはＰＶＤ法等の方法によって積層する。
シリサイド膜としてモリブデンシリサイド、タングステ
ンシリサイド、白金シリサイド、チタンシリサイド、タ
ンタルシリサイド、ジルコニウムシリサイド、パラジウ
ムシリサイド等が挙げられる。
この後熱処理を行い組成を安定化させても良い。
以上に説明した多結晶シリコン膜の上にシリサイド膜が
積層した二層膜が一般にポリサイドと言われている。ポ
リサイドのもう一つの作成方法として、多結晶シリコン
膜の上に金属膜を作成した後熱処理を行う方法もある。
金属膜の形成はＣＶＤ法またはＰＶＤ法で行う。金属膜
としてモリブデン、タングステン、白金、チタン、タン
タル。
ジルコニウム、パラジウム等が挙げられる。
次に本発明の特徴であるところのポリサイド３の上に形
成されるＣＶＤシリコン酸化膜４について述べる。ＣＶ
Ｄ法を用いて積層したシリコン酸化膜はポリサイド膜上
でも良好な絶縁特性を示す。
特に、ジクロルシラン（ＳｉｔｂＣ１ｚ）ガスと亜酸化
窒素（Ｎ、Ｏ）ガスを用いて化学気相成長法により作成
したシリコン酸化膜は非常に良好な絶縁特性を持つ。Ｓ
ｉＨ２ＣｌｚＣ１ｚガスとＮ、Ｏガスとによって成長す
るシリコン酸化膜の膜の緻密さは生成圧力と生成温度に
より影響される。本発明ではおおむね０．ｌ５ｂａｒ　
〜２．０ａｂａｒの範囲の生成圧力と７００℃〜９５０
℃の範囲の温度のもとで生成する。前記の条件で作られ
たシリコン酸化膜は膜厚制御性も良好で膜の絶縁特性お
よび緻密さも充分な値を示す、またＳｉＨｚＣ１ｗガス
の割合が大きいとシリコン酸化膜になり絶縁性が悪くな
るので、Ｎｅｏ／　ＳｉＨ２Ｃｌ２Ｃ１ｚの流量比が５
以上が望ましい絶縁性を示す。
０．１ｍｂａｒ　〜２．Ｏｍｂａｒの生成圧力で７００
℃〜９５０℃の温度にて生成したシリコン酸化膜は膜厚
の制御性が良好な為、１０００Å以下の薄い膜も均一性
良く積層する事ができる。本発明の特徴はポリサイド電
極・配線上にＣＶＤシリコン酸化膜を薄く積層した所に
ある。
次に本発明による半導体装置の容量成分を利用するデバ
イスへの応用を述べる。電荷をチャージするために容量
を利用したデバイスはダイナミックＲＡＭやアナログ及
びデジタル回路では良く使用されている。シリコン酸化
膜を電極間の絶縁膜として用い、容量成分を成す場合の
必要な特性として、小さな面積で大きな容量を得るため
には絶縁膜を薄くできる事が必要であり、また蓄積され
た電荷が放出されにくい事が必要である。ポリサイド膜
上の絶縁膜を容量成分とする場合、ＳｉＨ２Ｃｌ！ガス
とＮｔＯガスとの化学気相成長法によって作成したシリ
コン酸化膜を用いる事により良好な容量特性を示す事が
できる。第１図に示す構造も容量成分を成すが、第２図
を用いて詳細に説明する。第２図の６．７，８．９．１
０は第１図の１．２．３，４．５にそれぞれ対応する。
ポリサイド膜８上には１０００Å以下の非常に薄いＣＶ
Ｄシリコン酸化膜９が積層され、さらにその上に電極・
配線１０が形成され、ポリサイド膜８．５ｉｈＣ１ｔガ
スとＮ、Ｏガスの反応により形成したシリコン酸化膜９
及び電極・配線１０により容量成分が形成されている。
シリコン酸化膜９は必要なら１００Å以下の極めて薄い
膜にする事も可能である。一つの成長条件として、５ｔ
ＨｚＣ１ｚガスを２５ｓｃｃｍＳＮ、Ｏガスを２５０ｓ
ｃｃｎ＋流し、生成圧力０．４ｍｂａｒ　、、生成温度
８５０℃のもとで、横型減圧ＣＶＤ装置を用いた時、成
長速度が６．２人／ｍｉｎ＋均一性±５％以下であるた
め１００Å以下のシリコン酸化膜も制御性良く形成でき
る。このシリコン酸化膜の絶縁性は非常に良好であるた
め、小さな面積で放電の少ない容量を形成する事が可能
である。
この発明はフローティングゲートを有する不揮発性メモ
リにも応用できる事を第３図を用いて説明する。第３図
において、フローティングゲート電極１６はポリサイド
で形成されている。フローティングゲート電極１６の上
に１００〜５００人の薄いＣＶＤシリコン酸化１１９１
７が積層され、さらにコントロールゲート電極１８が作
成される。シリコン基板ｌｌ内の濃いＮ型不純物領域１
２から薄いシリコン酸化膜１５を通してフローティング
ゲート電極１６へ電子を注入する。これによりフローテ
ィングゲート電圧を変える事ができる。ポリサイドの熱
酸化膜は薄くなると絶縁耐圧が悪くなるが本発明を用い
るとフローティングゲート電極（ポリサイド）１６の上
にも極めて薄い絶縁膜を形成できるので、フローティン
グゲート電極の電圧を外部電極であるコントロールゲー
ト電極１８を用いてさらに変化させる事が可能となる。
また５ｉ８２Ｃｅ　！ガスとＮ、０ガスの化学気相成長
によって形成した薄いシリコン酸化膜は絶縁特性が非常
に優れているため、ＣＶＤシリコン酸化膜１７を通して
外部に漏れる電流は非常に少なく、フローティングゲー
ト電極１６に注入された電子は極めて長時間保存される
。従って、書換回数および保持時間とも従来のシリコン
ゲートを用いたものと同程度の特性を有する。さらに、
ポリサイドを用いているため従来より高速で読み出しや
書換えを行う事ができる。
さて本発明を用いてポリサイド電極・配線を二層以上何
層も重ねて形成できる。すなわち第一層目のポリサイド
を形成した後薄いＣＶＤシリコン酸化膜を積層する。さ
らに第二層目のポリサイドを形成した後また薄いＣＶＤ
シリコン酸化膜を積層する。これを繰り返す事によりポ
リサイド電極・配線を何層でも重ねる事が可能となる。
近年の不揮発性メモリにおいて、三層ポリシリコン電極
・配線を用いる構造もあるが、本発明を用いる事により
三層ポリサイド電極・配線の不揮発性メモリにする事が
可能である。
また、本発明の実施例ではポリサイド電極・配線の上に
直接ＣＶＤシリコン酸化膜を積層したが、ポリサイドを
酸化した後に薄いＣＶＤシリコン酸化膜を積層しても同
様の特性が得られる。
〔発明の効果〕
この発明は以上説明した様に、化学気相成長法を用いて
形成した薄いシリコン酸化膜をポリサイド電極・配線の
上に形成する事により、薄い絶縁膜を使用するデバイス
にポリサイド電極・配線の適用が可能になり、従来以上
の高速化を実現できる。
【図面の簡単な説明】
第１回は本発明の構造を示す断面図、第２図は本発明に
よる容量成分の構造を示す断面図、第３図は本発明を用
いて形成した不揮発性メモリの構造を示す断面図である
。 １．６・・・基板 ２．７・・・絶縁膜 ３．８・・・ポリサイド ４．９・・・ＣＶＤシリコン酸化膜 ５．１０・・・電極・配線 １１・・・・・基板 １２、１３　　・・・ソース・ドレイン領域１４・・・
・・シリコン酸化膜 １５・・・・・薄いシリコン酸化膜 １６・・・・・フローティングゲート電極１７・・・・
・ＣＶＤシリコン酸化膜 １８・・・・・コントロール電極 以上 つ 本茫明の構造を示す断面図 第１図 ネ宛日月（Ｃよう容量成分の＠造侶ホオ前面図第２図

Claims (5)

    【特許請求の範囲】
  1. （１）多結晶シリコンと金属シリサイドとの二層から成
    るポリサイド電極・配線と、前記ポリサイド電極・配線
    上に化学気相成長法を用いて形成した絶縁膜より成る事
    を特徴とする半導体装置。
  2. （２）多結晶シリコンと金属シリサイドとの二層から成
    るポリサイドを用いた下層電極と、前記ポリサイドを用
    いた下層電極上に化学気相成長法を用いて形成した絶縁
    膜と、前記絶縁膜上に形成された上層電極より成る事を
    特徴とする半導体装置。
  3. （３）ポリサイド電極・配線上の絶縁膜の厚みは１００
    ０Å以下である事を特徴とする特許請求の範囲第１項又
    は第２項記載の半導体装置。
  4. （４）ポリサイド電極・配線上に絶縁膜はＳｉＨ＿２Ｃ
    ｌ＿２ガスおよびＮ＿２Ｏガスの化学気相反応により形
    成したシリコン酸化膜である事を特徴とする特許請求の
    範囲第１項又は第２項記載の半導体装置。
  5. （５）ポリサイド電極・配線上の絶縁膜は、０．１ｍｂ
    ａｒ〜２ｍｂａｒの減圧下及び７００℃〜９５０℃の温
    度のもとでＳｉＨ＿２Ｃｌ＿２ガス及びＮ＿２Ｏガスの
    化学気相反応により形成したシリコン酸化膜である事を
    特徴とする特許請求の範囲第１項又は第２項記載の半導
    体装置。
JP61162472A 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法 Expired - Lifetime JP2518617B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61162472A JP2518617B2 (ja) 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法
DE8787305826T DE3785699T2 (de) 1986-07-10 1987-07-01 Halbleiteranordnung mit zwei durch eine isolationsschicht getrennten elektroden.
EP87305826A EP0252679B1 (en) 1986-07-10 1987-07-01 Semiconductor device having two electrodes with an insulating film between them
US07/569,375 US5001527A (en) 1986-07-10 1990-08-13 Semiconductor device with thin insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61162472A JP2518617B2 (ja) 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JPS6317544A true JPS6317544A (ja) 1988-01-25
JP2518617B2 JP2518617B2 (ja) 1996-07-24

Family

ID=15755275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61162472A Expired - Lifetime JP2518617B2 (ja) 1986-07-10 1986-07-10 不揮発性メモリおよびその製造方法

Country Status (4)

Country Link
US (1) US5001527A (ja)
EP (1) EP0252679B1 (ja)
JP (1) JP2518617B2 (ja)
DE (1) DE3785699T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307275A (ja) * 1988-06-06 1989-12-12 Seiko Instr Inc 半導体不揮発性メモリ
JPH02156564A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 半導体記憶装置の製造方法
JPH0322435A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体装置
US6426257B1 (en) 1998-01-07 2002-07-30 Nec Corporation Flash memory and manufacturing method therefor
US6884295B2 (en) 2000-05-29 2005-04-26 Tokyo Electron Limited Method of forming oxynitride film or the like and system for carrying out the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
US5086370A (en) * 1990-08-24 1992-02-04 Analog Devices, Incorporated Integrated circuit chip formed with a capacitor having a low voltage coefficient, and method of making such capacitor
US5218511A (en) * 1992-06-22 1993-06-08 Vlsi Technology, Inc. Inter-silicide capacitor
US5470775A (en) * 1993-11-09 1995-11-28 Vlsi Technology, Inc. Method of forming a polysilicon-on-silicide capacitor
US5498558A (en) * 1994-05-06 1996-03-12 Lsi Logic Corporation Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same
DE19536528A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
DE19536465A1 (de) * 1995-09-29 1997-04-03 Siemens Ag Integrierbarer Kondensator und Verfahren zu seiner Herstellung
US7071117B2 (en) * 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150851A (en) * 1980-04-22 1981-11-21 Toshiba Corp Manufacture of semiconductor integrated circuit
JPS5935469A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置
JPS5978576A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置およびその製造方法
JPS6058644A (ja) * 1983-09-12 1985-04-04 Toshiba Corp 半導体装置
JPS6066435A (ja) * 1983-09-22 1985-04-16 Matsushita Electric Ind Co Ltd 薄膜形成方法
JPS60105279A (ja) * 1983-11-14 1985-06-10 Toshiba Corp 半導体装置
JPS60158672A (ja) * 1984-01-27 1985-08-20 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS61131487A (ja) * 1984-11-29 1986-06-19 Res Dev Corp Of Japan 半導体不揮発性メモリ
JPS62261145A (ja) * 1986-05-07 1987-11-13 Fujitsu Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US4288256A (en) * 1977-12-23 1981-09-08 International Business Machines Corporation Method of making FET containing stacked gates
US4419385A (en) * 1981-09-24 1983-12-06 Hughes Aircraft Company Low temperature process for depositing an oxide dielectric layer on a conductive surface and multilayer structures formed thereby
US4577390A (en) * 1983-02-23 1986-03-25 Texas Instruments Incorporated Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer
JPS59161860A (ja) * 1983-03-07 1984-09-12 Hitachi Ltd 半導体メモリ装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56150851A (en) * 1980-04-22 1981-11-21 Toshiba Corp Manufacture of semiconductor integrated circuit
JPS5935469A (ja) * 1982-08-24 1984-02-27 Toshiba Corp 半導体装置
JPS5978576A (ja) * 1982-10-27 1984-05-07 Toshiba Corp 半導体装置およびその製造方法
JPS6058644A (ja) * 1983-09-12 1985-04-04 Toshiba Corp 半導体装置
JPS6066435A (ja) * 1983-09-22 1985-04-16 Matsushita Electric Ind Co Ltd 薄膜形成方法
JPS60105279A (ja) * 1983-11-14 1985-06-10 Toshiba Corp 半導体装置
JPS60158672A (ja) * 1984-01-27 1985-08-20 Seiko Instr & Electronics Ltd 半導体装置の製造方法
JPS61131487A (ja) * 1984-11-29 1986-06-19 Res Dev Corp Of Japan 半導体不揮発性メモリ
JPS62261145A (ja) * 1986-05-07 1987-11-13 Fujitsu Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307275A (ja) * 1988-06-06 1989-12-12 Seiko Instr Inc 半導体不揮発性メモリ
JPH02156564A (ja) * 1988-12-08 1990-06-15 Matsushita Electric Ind Co Ltd 半導体記憶装置の製造方法
JPH0322435A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体装置
US6426257B1 (en) 1998-01-07 2002-07-30 Nec Corporation Flash memory and manufacturing method therefor
US6884295B2 (en) 2000-05-29 2005-04-26 Tokyo Electron Limited Method of forming oxynitride film or the like and system for carrying out the same
US7211295B2 (en) 2000-05-29 2007-05-01 Tokyo Electron Limited Silicon dioxide film forming method

Also Published As

Publication number Publication date
EP0252679B1 (en) 1993-05-05
EP0252679A2 (en) 1988-01-13
US5001527A (en) 1991-03-19
DE3785699D1 (de) 1993-06-09
JP2518617B2 (ja) 1996-07-24
DE3785699T2 (de) 1993-08-19
EP0252679A3 (en) 1988-08-17

Similar Documents

Publication Publication Date Title
JP3263429B2 (ja) 半導体装置及びその製造方法
US6773981B1 (en) Methods of forming capacitors
JPS6128232B2 (ja)
JPH01225149A (ja) キャパシタ及びその製造方法
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
JPS6317544A (ja) 不揮発性メモリおよびその製造方法
JPH06151751A (ja) 半導体集積回路装置及びその製造方法
JPH04326766A (ja) 半導体装置及びその製造方法
KR100293713B1 (ko) 메모리소자의 커패시터 제조방법
KR20070009285A (ko) 반도체 소자의 커패시터 및 그 제조 방법
US6563154B1 (en) Polysilicon layer having improved roughness after POCl3 doping
KR980012492A (ko) 강유전체막을 구비하는 캐패시터 및 그 제조방법
JPH0563157A (ja) 半導体装置
KR100373162B1 (ko) 반도체 소자의 캐패시터 제조방법
JPS63244863A (ja) 半導体装置
KR100293721B1 (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법
JPS61265856A (ja) キャパシタおよびその製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
KR940011799B1 (ko) TiN층으로 된 전하저장전극 형성방법
JPS63293982A (ja) 半導体装置の製造方法
JPH0273669A (ja) 半導体装置
JPS61174628A (ja) 半導体装置の製造方法
JPH02113532A (ja) 半導体装置
JPS63240067A (ja) Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法
KR19980065739A (ko) 반도체 메모리 소자의 커패시터 제조방법

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term