JPS63293982A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63293982A JPS63293982A JP13041287A JP13041287A JPS63293982A JP S63293982 A JPS63293982 A JP S63293982A JP 13041287 A JP13041287 A JP 13041287A JP 13041287 A JP13041287 A JP 13041287A JP S63293982 A JPS63293982 A JP S63293982A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- floating gate
- onto
- film
- breakdown voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 6
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract 2
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 28
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007789 gas Substances 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000010409 thin film Substances 0.000 abstract description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に絶縁膜の
形成方法に関するものである。
形成方法に関するものである。
従来の半導体不揮発性メモリーの浮遊ゲート上の絶縁膜
７は、第２図（ａ）、（ｂ）に示すように、前記浮遊ゲ
ートとして、ポリシリコンロを用い、熱酸化により、前
記ポリシリコンロ上に絶縁膜７を形成することにより得
ていた。
７は、第２図（ａ）、（ｂ）に示すように、前記浮遊ゲ
ートとして、ポリシリコンロを用い、熱酸化により、前
記ポリシリコンロ上に絶縁膜７を形成することにより得
ていた。
しかし、従来技術では、絶縁膜間を５００μＡ／ｃｍ’
の電流密度の電流が流れる時の電圧を耐圧とすると、絶
縁膜７の耐圧は電界に換算し横軸に電界、縦軸に頻度を
とると、第４図に示すようになる。ここで、頻度は、横
軸に示す値で、耐圧となった測定物の個数を示すもので
ある。 よって、絶縁膜間に高電圧を加□えるためには
、前記絶縁膜を厚（しなければならないという問題点が
あった。
の電流密度の電流が流れる時の電圧を耐圧とすると、絶
縁膜７の耐圧は電界に換算し横軸に電界、縦軸に頻度を
とると、第４図に示すようになる。ここで、頻度は、横
軸に示す値で、耐圧となった測定物の個数を示すもので
ある。 よって、絶縁膜間に高電圧を加□えるためには
、前記絶縁膜を厚（しなければならないという問題点が
あった。
そこで、本発明は、このような問題点を解決するもので
、その目的とするところは、耐圧を高くし、薄い膜厚で
も、高電圧にも耐えることができる絶縁膜の製造方法を
提供するところにある。
、その目的とするところは、耐圧を高くし、薄い膜厚で
も、高電圧にも耐えることができる絶縁膜の製造方法を
提供するところにある。
本発明の半導体装置の製造方法は、半導体不揮発性メモ
リーにおいて、ゲート絶縁膜上にアモルフ７スまたは、
多結晶シリコンからなる浮遊ゲートを形成し、該浮遊ゲ
ート上には化学気相成長法により、絶縁膜を堆積した後
、水蒸気酸化により更に絶縁膜を形成することを特徴と
する。
リーにおいて、ゲート絶縁膜上にアモルフ７スまたは、
多結晶シリコンからなる浮遊ゲートを形成し、該浮遊ゲ
ート上には化学気相成長法により、絶縁膜を堆積した後
、水蒸気酸化により更に絶縁膜を形成することを特徴と
する。
以下、本発明について、実施例に基づき、詳細に説明す
る。第１図（ａ）〜（Ｃ）は、本発明の実施例を工程順
に示したものである。
る。第１図（ａ）〜（Ｃ）は、本発明の実施例を工程順
に示したものである。
まず、第１図（ａ）に示すように、 酸化膜に堆積され
た膜厚４０００人のポリシリコンを浮遊ゲート３として
形成する。
た膜厚４０００人のポリシリコンを浮遊ゲート３として
形成する。
次に、前記浮遊ゲート３上に、温度７４０℃、Ｓ Ｉ
Ｈａ Ｎ ！ ０ 、Ｎ ＊の各ガスの流量比を２：１
８：１の割合の雰囲気中で、約７分間の化学気相成長法
を行ない、３２０人の酸化膜を堆積する。
Ｈａ Ｎ ！ ０ 、Ｎ ＊の各ガスの流量比を２：１
８：１の割合の雰囲気中で、約７分間の化学気相成長法
を行ない、３２０人の酸化膜を堆積する。
更に、温度８３０℃、 酸素２０％の雰囲気中で、水蒸
気酸化を２０分間行ない、前記ポリシリコン３上に３７
０人の酸化膜を形成し、 第１図（ｃ）の構造を得る。
気酸化を２０分間行ない、前記ポリシリコン３上に３７
０人の酸化膜を形成し、 第１図（ｃ）の構造を得る。
上記に従って、形成された絶縁膜の耐圧は、従来のもの
と比較するため、電界に換算すると第３図に示すように
、従来の耐圧に比較して４０％程度、高（なる。
と比較するため、電界に換算すると第３図に示すように
、従来の耐圧に比較して４０％程度、高（なる。
以上、述べたように、本発明によれば、 浮遊ゲート上
の絶縁膜の耐圧は、高くなる。よってより高電圧動作が
保証され、信頼性の向上が期待できる。
の絶縁膜の耐圧は、高くなる。よってより高電圧動作が
保証され、信頼性の向上が期待できる。
また、耐圧が高いため、薄膜化も可能であり、キャパシ
タの誘電膜として用いる場合、同じ容量値を得るために
必要なウェハー上の面積は、小さくともよい。
タの誘電膜として用いる場合、同じ容量値を得るために
必要なウェハー上の面積は、小さくともよい。
よって、高集積化が可能である。
第１図（ａ）〜（ｃ）は、本発明の半導体装置の製造方
法を示す主要断面図、 第２図（ａ）、（ｂ）は、従来
の製造方法を示す主要断面図、第３図は、本発明によっ
て形成された絶縁膜の耐圧を示す図、第４図は、従来方
法によって形成された絶縁膜の耐圧を示す図である。 １・・・ウェハー ２．４．５．７・・・Ｓ ｉ Ｏ＊ Ｉｔ！Ｅ３．６・
・・浮遊ゲート 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名 ノパノ１ 泰− グ・銹
法を示す主要断面図、 第２図（ａ）、（ｂ）は、従来
の製造方法を示す主要断面図、第３図は、本発明によっ
て形成された絶縁膜の耐圧を示す図、第４図は、従来方
法によって形成された絶縁膜の耐圧を示す図である。 １・・・ウェハー ２．４．５．７・・・Ｓ ｉ Ｏ＊ Ｉｔ！Ｅ３．６・
・・浮遊ゲート 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士 最 上 務 他１名 ノパノ１ 泰− グ・銹
Claims (1)
- 半導体不揮発性メモリーにおいて、ゲート絶縁膜上にア
モルファスまたは多結晶シリコンからなる浮遊ゲートを
形成し、該浮遊ゲート上には、化学気相成長法により、
絶縁膜を堆積した後、水蒸気酸化により、更に絶縁膜を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13041287A JPS63293982A (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13041287A JPS63293982A (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63293982A true JPS63293982A (ja) | 1988-11-30 |
Family
ID=15033645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13041287A Pending JPS63293982A (ja) | 1987-05-27 | 1987-05-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63293982A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2506660C2 (ru) * | 2011-12-09 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводникового прибора |
-
1987
- 1987-05-27 JP JP13041287A patent/JPS63293982A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2506660C2 (ru) * | 2011-12-09 | 2014-02-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова | Способ изготовления полупроводникового прибора |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206473A (ja) | 堆積させた半導体上に形成した改善された誘電体 | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JP2518617B2 (ja) | 不揮発性メモリおよびその製造方法 | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| JPH08130294A (ja) | 半導体装置の製造方法 | |
| JP3247242B2 (ja) | 半導体装置の製造方法 | |
| JPS63293982A (ja) | 半導体装置の製造方法 | |
| JPS5911663A (ja) | 半導体装置用キヤパシタの製造方法 | |
| KR950012555B1 (ko) | 메모리셀 캐패시터의 유전막 누설전류 개선방법 | |
| US6770574B2 (en) | Method of forming a dielectric layer | |
| JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
| JP2538664B2 (ja) | 半導体装置の製造方法 | |
| KR100268124B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR100424715B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100303678B1 (ko) | 높은유전상수와낮은누설전류밀도를가지는비에스티(bst)박막커패시터의형성방법 | |
| JP2001093898A (ja) | 半導体装置及びその製造方法 | |
| JPS63240067A (ja) | Ｍｉｓ型半導体装置のゲ−ト絶縁膜形成方法 | |
| JPS59188957A (ja) | 半導体装置用キヤパシタの製造方法 | |
| KR100440777B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| SU1397970A1 (ru) | Способ изготовлени элемента пам ти | |
| JPH0325967A (ja) | 半導体装置の製造方法 | |
| JPH03280466A (ja) | 半導体装置の絶縁膜製造方法 | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JPS6018935A (ja) | 半導体装置の製造方法 | |
| JPH01293631A (ja) | 絶縁膜の形成方法 |