JPS59188957A - 半導体装置用キヤパシタの製造方法 - Google Patents

半導体装置用キヤパシタの製造方法

Info

Publication number
JPS59188957A
JPS59188957A JP58063166A JP6316683A JPS59188957A JP S59188957 A JPS59188957 A JP S59188957A JP 58063166 A JP58063166 A JP 58063166A JP 6316683 A JP6316683 A JP 6316683A JP S59188957 A JPS59188957 A JP S59188957A
Authority
JP
Japan
Prior art keywords
film
tantalum
capacitor
low temperature
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58063166A
Other languages
English (en)
Inventor
Shuichi Shirakawa
白川 修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58063166A priority Critical patent/JPS59188957A/ja
Publication of JPS59188957A publication Critical patent/JPS59188957A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置用キャパシタの製造方法に関する。
従来、半導体装置用キャパシタには、金属あるいは半導
体へ絶縁膜を付着し、さらに金属等の電極を被着した構
造のものが用いられて来た。絶縁膜としては2酸化シリ
コン5iOz、アルミナAAtzOst窒化シリコンS
i3N4等の膜が用いられて来たO実装密度の増加が望
まれているためにこれらの絶縁膜よシも大きな誘電率を
もちかつ極端に薄い誘電体膜が要求されて来た。198
2年秋季応用物理学会学術講演会講演予稿集P、481
に酸素を含むタンタルの熱酸化によるタンタル酸化膜の
形成方法が示されている。上記の方法に於いて酸素を含
んだタンタル膜はタンタルをターゲットとしてアルゴン
と酸素の混合ガス中のプレーナ・マグネトロンWRFス
パッタリングでP型10Ω・cm(D(xoo)8i基
板上に被着形成される。この酸素を含んだタンタル薄膜
を有するシリコン基板は七     ′れから400〜
500°0ドライ酸素ガス中で熱処理される。上記の方
法で約200A形成したタンクル膜を400°Cで熱処
理した場合、酸化完了に要する時間は、約2at%の酸
素を含んだタンタル膜では195分、約20atチの酸
素を含んだタンタル膜では120分である。従って上記
の方法では膜中に酸素を約20at%含むタンタル膜は
約2at%の酸素をほとんど含まない膜にくらべて酸化
時間はかな夛短縮されているが、いずれの膜についても
タンタルを完全に酸化するためにはかなシ長時間酸化す
ることが必要である。又、タンタル膜は約600”0以
上の高温で熱処理すると結晶化することが知られている
ので高温で酸化したタンタル膜は結晶粒界を界して電流
が流れやすくリーク電流の原因となるので、低温酸化に
よってアモルファスタンタル酸化膜を形成することが望
ましい0従って低温でタンタル膜を完全に酸化しリーク
電流や電荷トラップの原因となる未酸化タンタルをなく
しタンタル膜を完全にタンタル酸化膜に変換してしまう
ことが必要である。
本発明はメンタル膜を600υ以下の低温度かつ高圧の
酸素中で酸化することによりあらかじめタンタル膜中に
酸素を混入しておくことなしに低温度でも十分に短い酸
化時間で酸化が完了するようにして上記の酸化に長時−
開票する欠点をなくしさらにタンタル膜とシリコン半導
体基板間に超薄窒化シリコン膜を被着形成することによ
って、りyタル膜とシリコン基板が直接的に相互反応す
ることを阻止してタンタル膜のリーク電流を減少させ上
記の欠点を解消した半導体装置用キャ/(シタの製造方
法を提供するものである。
以下本発明を第1図を参照しながら実施例について説明
する。まず同図(5)に示すように3Ω・mの比抵抗を
もつN型シリコン半導体基板1を用い、100チアンモ
ニア(NH,)ガス中で、1200℃1時間加熱して同
図(B)に示すようにシリコン半導体基板1の表面約3
0にの厚みの部分を超薄窒化シリコ/膜2に変□換する
。次に同図(qに示すように超範窒化シリコン膜2の上
にメンタルをターゲット電極としてR−Fスパッタ法に
よりアルゴン雰囲気中で200人の厚みのタンタル膜層
3を被着形成する。上記の超薄窒化シリコン膜2はちみ
つな構造を持つためタンタル膜層3とクリコン半導体基
板1との間の相互反応を阻止してタンタル膜層のリーク
電流を減少させるのに効果がある。
次に同図(IIK示すように上記構造体を400℃、4
〜/cwt”の低温度かつ高圧酸素中で50分間高圧酸
化を行い、タンタル膜3をすべてタンタル酸化膜4に変
換する。高圧酸化に於いて酸化圧力と酸化時間は逆比例
するので酸化時間は通常の熱酸化にくらべて約4分の1
に短縮される。かかる絶縁膜2,4上に同図(E)に示
すように1μm厚さのアルミニウムを被着しバターニン
グして電極5を作る。次に400℃のN、雰囲気中で1
0分間熱処理を行いキャパシタとする。
上記の方法で作製したキャパシタはタンタル膜をタンタ
ル酸化膜に変換する際5通常の熱酸化法でなく高圧酸化
法で行なっているので、低温度でしかも酸化が短時間で
完了することが出来るため高温酸化時のようにタンタル
膜が結晶化することがなくアモルファス状態であるため
結晶粒界を界してのリーク電流が少ない。
しかも低温度で酸化しながらも酸化時間は高圧酸化のた
め罠十分短くすることが出来る0またタンタル酸化膜と
シリコン半導体基板との間にちみりな超薄窒化7リコン
膜があるためにタンタル酸化膜とシリコン半導体基板の
相互反応が阻止され導電性をもつタンタルシリザイドの
形成を防ぐことが出来て、従来メンタル酸化膜のみの場
合問題となっていたリーク電流を減らすことが出来る。
以上詳細に説明したように本発明はシリコン半導体基板
に超薄窒化7リコン膜を形成し次にタンタル膜層を被着
形成した後、上記構造体を低温度かつ高圧の酸素雰凹気
中で熱処理してタンタル膜層をタンタル酸化膜層に変換
することによって容量密度が大きくしかもリーク電流の
小さいキャパシタかえられる。
【図面の簡単な説明】
第1図は本発明に係るキャパシタの製造工程を説明する
断面図である。 図面で% 1・・・・・・クリコン半導体基板、2・・
・・・・超薄窒化ンリコン膜、3・・・・・・タンタル
膜層、4・・・・・・タンタル酸化膜層、5・・・・・
・金属電極である。 代理人 弁理士  内 原   晋l′・ −・(:、
・、、5;か

Claims (1)

    【特許請求の範囲】
  1. キャパシタの第1!極となるシリコン基板を窒素を構成
    原子としてふくむ雰囲気中で熱処理して該クリコン基板
    の表面部に窒化シリコン膜を形成し、前記窒化シリコン
    膜表面にタンタル膜を被着し、前記構造体を600°C
    以下の低温度かつ高圧酸素雰囲気中で熱処理し上記タン
    タル膜をすべてタンタル酸化膜に変換しかかる絶縁膜に
    キャパ7りの第2電極を被着することを特徴とする半導
    体装置用キャパ/りの製造方法。
JP58063166A 1983-04-11 1983-04-11 半導体装置用キヤパシタの製造方法 Pending JPS59188957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58063166A JPS59188957A (ja) 1983-04-11 1983-04-11 半導体装置用キヤパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58063166A JPS59188957A (ja) 1983-04-11 1983-04-11 半導体装置用キヤパシタの製造方法

Publications (1)

Publication Number Publication Date
JPS59188957A true JPS59188957A (ja) 1984-10-26

Family

ID=13221384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58063166A Pending JPS59188957A (ja) 1983-04-11 1983-04-11 半導体装置用キヤパシタの製造方法

Country Status (1)

Country Link
JP (1) JPS59188957A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216708A (ja) * 1988-07-05 1990-01-19 Mitsubishi Mining & Cement Co Ltd コンデンサ構造
JP2003249497A (ja) * 2001-12-18 2003-09-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7115533B2 (en) 2001-12-18 2006-10-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0216708A (ja) * 1988-07-05 1990-01-19 Mitsubishi Mining & Cement Co Ltd コンデンサ構造
JP2003249497A (ja) * 2001-12-18 2003-09-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US7115533B2 (en) 2001-12-18 2006-10-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device manufacturing method

Similar Documents

Publication Publication Date Title
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
JPH04279053A (ja) 高値タンタル酸化物コンデンサ
JPS60153158A (ja) キャパシタ誘電体膜の製造方法
TW434887B (en) Method of manufacturing ferroelectric memory device
JP2861129B2 (ja) 半導体装置
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPH0745475A (ja) 薄膜コンデンサ及びその製造方法
JPS5911663A (ja) 半導体装置用キヤパシタの製造方法
JPS6211781B2 (ja)
JP3120568B2 (ja) 薄膜キャパシタ
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JPH08293580A (ja) 強誘電体薄膜キャパシタの製造方法
JP2739593B2 (ja) 半導体装置の製造法
JP2933351B2 (ja) 半導体素子の製造方法
JPS5928369A (ja) 半導体装置用キヤパシタの製造方法
JPH04364759A (ja) 半導体装置及びその製造方法
JP2645811B2 (ja) 拡散バリヤ機能を有する半導体素子の電極形成方法
JPS58112360A (ja) 半導体装置用キヤパシタおよびその製造方法
JPS61145854A (ja) 半導体装置
JPH0587164B2 (ja)
JP2945023B2 (ja) 薄膜トランジスタの製造方法
JP3514940B2 (ja) 強誘電体薄膜の形成方法
JPS62128167A (ja) キャパシタの製造方法
JPS5984460A (ja) 半導体装置用キヤパシタの製造方法
JPH035656B2 (ja)