JP2003249497A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003249497A JP2003249497A JP2002334616A JP2002334616A JP2003249497A JP 2003249497 A JP2003249497 A JP 2003249497A JP 2002334616 A JP2002334616 A JP 2002334616A JP 2002334616 A JP2002334616 A JP 2002334616A JP 2003249497 A JP2003249497 A JP 2003249497A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film
- substrate
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 基板上に誘電率の低い界面層が形成されるこ
とを防止しつつ、高誘電率材料のみからなるゲート絶縁
膜を形成できるようにし、それによってＭＯＳＦＥＴの
性能を向上させる。 【解決手段】 非酸化性雰囲気中において基板１０１上
に金属膜１０２を堆積した後、酸化性雰囲気中において
金属膜１０２を酸化させることにより、ゲート絶縁膜１
０３Ａとなる金属酸化膜１０３を形成する。
とを防止しつつ、高誘電率材料のみからなるゲート絶縁
膜を形成できるようにし、それによってＭＯＳＦＥＴの
性能を向上させる。 【解決手段】 非酸化性雰囲気中において基板１０１上
に金属膜１０２を堆積した後、酸化性雰囲気中において
金属膜１０２を酸化させることにより、ゲート絶縁膜１
０３Ａとなる金属酸化膜１０３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高誘電体材料から
なるゲート絶縁膜を有する半導体装置の製造方法に関す
るものである。
なるゲート絶縁膜を有する半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】近年、二酸化ケイ素（ＳｉＯ2 ：比誘電
率ε＝３．９）等をゲート絶縁膜として用いるＭＯＳＦ
ＥＴ（Metal oxide semiconductor field effect trans
istor）の小型化が進められている。ＭＯＳＦＥＴの小
型化が進行すると、ＭＯＳＦＥＴの静電容量（つまりゲ
ート絶縁膜容量）が低下し、その結果、ＭＯＳＦＥＴが
動作しなくなる。従って、ＭＯＳＦＥＴの静電容量を低
下させない解決策としてＭＯＳＦＥＴのゲート絶縁膜の
薄膜化が進められてきた。ところが、ゲート絶縁膜とし
て二酸化ケイ素等を用いる場合、ゲート絶縁膜を薄膜化
すると、トンネル電流によるゲートリーク電流が増大し
てトランジスタとして機能しなくなるという問題が生じ
てきたため、さらなるゲート絶縁膜の薄膜化は困難とな
った。すなわち、ＭＯＳＦＥＴの静電容量の低下を防ぐ
ためには、ＭＯＳＦＥＴのゲート絶縁膜の膜厚をある程
度以上に維持しなければならない。
率ε＝３．９）等をゲート絶縁膜として用いるＭＯＳＦ
ＥＴ（Metal oxide semiconductor field effect trans
istor）の小型化が進められている。ＭＯＳＦＥＴの小
型化が進行すると、ＭＯＳＦＥＴの静電容量（つまりゲ
ート絶縁膜容量）が低下し、その結果、ＭＯＳＦＥＴが
動作しなくなる。従って、ＭＯＳＦＥＴの静電容量を低
下させない解決策としてＭＯＳＦＥＴのゲート絶縁膜の
薄膜化が進められてきた。ところが、ゲート絶縁膜とし
て二酸化ケイ素等を用いる場合、ゲート絶縁膜を薄膜化
すると、トンネル電流によるゲートリーク電流が増大し
てトランジスタとして機能しなくなるという問題が生じ
てきたため、さらなるゲート絶縁膜の薄膜化は困難とな
った。すなわち、ＭＯＳＦＥＴの静電容量の低下を防ぐ
ためには、ＭＯＳＦＥＴのゲート絶縁膜の膜厚をある程
度以上に維持しなければならない。
【０００３】ところが、ゲート絶縁膜の膜厚をある程度
以上に維持した場合には、ＭＯＳＦＥＴの静電容量の低
下問題は依然として解決されない。そこで、この問題を
解決するための他の方法として、ゲート絶縁膜材料とし
て、ハフニウムオキサイド（ＨｆＯ2 ：比誘電率ε＝約
３０）又はジルコニウムオキサイド（ＺｒＯ2 ：比誘電
率ε＝約２５）等の高誘電率材料（金属酸化物）を用い
ることが考えられる。この高誘電率材料である金属酸化
物をゲート絶縁膜に用いることにより、薄いＳｉＯ2 換
算膜厚（ＥＯＴ：equivalent oxide thickness）を実現
しながら物理的な膜厚を厚くすることが可能となる。例
えば非特許文献１においては、ＺｒＯ2を用いたゲート
絶縁膜が開示されている。
以上に維持した場合には、ＭＯＳＦＥＴの静電容量の低
下問題は依然として解決されない。そこで、この問題を
解決するための他の方法として、ゲート絶縁膜材料とし
て、ハフニウムオキサイド（ＨｆＯ2 ：比誘電率ε＝約
３０）又はジルコニウムオキサイド（ＺｒＯ2 ：比誘電
率ε＝約２５）等の高誘電率材料（金属酸化物）を用い
ることが考えられる。この高誘電率材料である金属酸化
物をゲート絶縁膜に用いることにより、薄いＳｉＯ2 換
算膜厚（ＥＯＴ：equivalent oxide thickness）を実現
しながら物理的な膜厚を厚くすることが可能となる。例
えば非特許文献１においては、ＺｒＯ2を用いたゲート
絶縁膜が開示されている。
【０００４】図１１は、従来の半導体装置の製造方法、
具体的にはゲート絶縁膜となる金属酸化膜の形成方法を
示す断面図である。ここで、成膜装置としては、スパッ
タ法を実施できる装置を使用している。図１１に示すよ
うに、シリコンからなる基板１を、成膜装置のチャンバ
ー（図示省略）内部に導入する。ターゲット１１として
はハフニウム（Ｈｆ）金属を用いる。また、チャンバー
内部には、アルゴン（Ａｒ）ガスと酸素（Ｏ2 ）ガスと
からなる混合ガス１２を充満させる。混合ガス１２が充
満されたチャンバー内に電圧を印加すると、チャンバー
内部に放電が起こり、その結果、反応性スパッタにより
金属酸化膜２がシリコン基板１上に形成される。ターゲ
ット１１としてＨｆ金属を使用している場合、シリコン
基板１上に直接形成される金属酸化膜２は、理論的には
ハフニウム酸化膜（ＨｆＯ2 ）である。スパッタ時間を
制御することにより、金属酸化膜２として、３〜１０ｎ
ｍ程度のＨｆＯ2 薄膜が得られる。
具体的にはゲート絶縁膜となる金属酸化膜の形成方法を
示す断面図である。ここで、成膜装置としては、スパッ
タ法を実施できる装置を使用している。図１１に示すよ
うに、シリコンからなる基板１を、成膜装置のチャンバ
ー（図示省略）内部に導入する。ターゲット１１として
はハフニウム（Ｈｆ）金属を用いる。また、チャンバー
内部には、アルゴン（Ａｒ）ガスと酸素（Ｏ2 ）ガスと
からなる混合ガス１２を充満させる。混合ガス１２が充
満されたチャンバー内に電圧を印加すると、チャンバー
内部に放電が起こり、その結果、反応性スパッタにより
金属酸化膜２がシリコン基板１上に形成される。ターゲ
ット１１としてＨｆ金属を使用している場合、シリコン
基板１上に直接形成される金属酸化膜２は、理論的には
ハフニウム酸化膜（ＨｆＯ2 ）である。スパッタ時間を
制御することにより、金属酸化膜２として、３〜１０ｎ
ｍ程度のＨｆＯ2 薄膜が得られる。
【０００５】
【非特許文献１】山口豪 他、パルスレーザアブレーシ
ョン堆積法を用いて作製したＺｒＯ2 −ＭＩＳ構造にお
けるＺｒシリケート界面層に関する研究（Study on Zr-
SilicateInterfacial Layer of ZrO2-MIS Structure Fa
bricated by Pulsed LaserAblation Deposition Metho
d）、固体素子及び材料に関する国際会議２０００アブ
ストラクト（Extended Abstracts of the 2000 Interna
tional Conference onSolid State Devices and Materi
als）、仙台、2000年 8月29〜31日、 228〜 229ページ
ョン堆積法を用いて作製したＺｒＯ2 −ＭＩＳ構造にお
けるＺｒシリケート界面層に関する研究（Study on Zr-
SilicateInterfacial Layer of ZrO2-MIS Structure Fa
bricated by Pulsed LaserAblation Deposition Metho
d）、固体素子及び材料に関する国際会議２０００アブ
ストラクト（Extended Abstracts of the 2000 Interna
tional Conference onSolid State Devices and Materi
als）、仙台、2000年 8月29〜31日、 228〜 229ページ
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
金属酸化膜の形成方法においては、シリコン基板１及び
ＨｆＯ2 膜からなる金属酸化膜２は、酸素ガスを含む雰
囲気（図１１の混合ガス１２）にさらされる。従って、
実際には図１２に示すように、シリコン基板１からＨｆ
Ｏ2 膜へのシリコン拡散と、混合ガスからＨｆＯ2 膜及
びシリコン基板１への酸素拡散とが生じる。その結果、
図１３に示すように、シリコン基板１と、ＨｆＯ2 膜か
らなる金属酸化膜２との間には界面層３が形成される。
この界面層３は、シリコンリッチなシリケート（ＳｉX
ＭYＯ2 、Ｍ：金属（図１３の場合にはＨｆ）、Ｘ＋Ｙ
＝１（Ｘ＞０、Ｙ＞０））と考えられる。
金属酸化膜の形成方法においては、シリコン基板１及び
ＨｆＯ2 膜からなる金属酸化膜２は、酸素ガスを含む雰
囲気（図１１の混合ガス１２）にさらされる。従って、
実際には図１２に示すように、シリコン基板１からＨｆ
Ｏ2 膜へのシリコン拡散と、混合ガスからＨｆＯ2 膜及
びシリコン基板１への酸素拡散とが生じる。その結果、
図１３に示すように、シリコン基板１と、ＨｆＯ2 膜か
らなる金属酸化膜２との間には界面層３が形成される。
この界面層３は、シリコンリッチなシリケート（ＳｉX
ＭYＯ2 、Ｍ：金属（図１３の場合にはＨｆ）、Ｘ＋Ｙ
＝１（Ｘ＞０、Ｙ＞０））と考えられる。
【０００７】すなわち、従来の金属酸化膜の形成方法に
おいては、シリコン基板１上に、誘電率の低い界面層３
及び誘電率の高いＨｆＯ2 薄膜層（金属酸化膜２）の２
層が形成されることになる。これは、静電容量が低いコ
ンデンサと静電容量が高いコンデンサとが直列に接続さ
れることを意味する。一方、トランジスタ全体の静電容
量は、静電容量が低い方のコンデンサの静電容量によっ
て支配されてしまう。このため、高誘電率を持つ材料を
用いて静電容量を高くしようとしても、基板上に界面層
が形成された場合にはトランジスタ全体（つまり界面層
を含むゲート絶縁膜全体）の静電容量は低下し、その結
果、ＭＯＳＦＥＴの性能を向上させることができない。
おいては、シリコン基板１上に、誘電率の低い界面層３
及び誘電率の高いＨｆＯ2 薄膜層（金属酸化膜２）の２
層が形成されることになる。これは、静電容量が低いコ
ンデンサと静電容量が高いコンデンサとが直列に接続さ
れることを意味する。一方、トランジスタ全体の静電容
量は、静電容量が低い方のコンデンサの静電容量によっ
て支配されてしまう。このため、高誘電率を持つ材料を
用いて静電容量を高くしようとしても、基板上に界面層
が形成された場合にはトランジスタ全体（つまり界面層
を含むゲート絶縁膜全体）の静電容量は低下し、その結
果、ＭＯＳＦＥＴの性能を向上させることができない。
【０００８】前記に鑑み、本発明は、高誘電率材料から
なるゲート絶縁膜を形成する際に、基板と高誘電率層
（ｈｉｇｈ−ｋ層）との間にシリコンリッチなシリケー
ト層等の誘電率の低い界面層が形成されることを防止し
つつ、高誘電率材料のみからなるゲート絶縁膜を形成で
きるようにし、それによってＭＯＳＦＥＴの性能を向上
させることを目的とする。
なるゲート絶縁膜を形成する際に、基板と高誘電率層
（ｈｉｇｈ−ｋ層）との間にシリコンリッチなシリケー
ト層等の誘電率の低い界面層が形成されることを防止し
つつ、高誘電率材料のみからなるゲート絶縁膜を形成で
きるようにし、それによってＭＯＳＦＥＴの性能を向上
させることを目的とする。
【０００９】
【課題を解決するための手段】前記の目的を達成するた
めに、本発明に係る半導体装置の製造方法は、非酸化性
雰囲気中において基板上に金属膜を堆積する第１の工程
と、酸化性雰囲気中において金属膜を酸化させることに
より金属酸化膜を形成する第２の工程とを備えている。
めに、本発明に係る半導体装置の製造方法は、非酸化性
雰囲気中において基板上に金属膜を堆積する第１の工程
と、酸化性雰囲気中において金属膜を酸化させることに
より金属酸化膜を形成する第２の工程とを備えている。
【００１０】本発明の半導体装置の製造方法によると、
非酸化性雰囲気中において基板上に金属膜を堆積した
後、酸化性雰囲気中において金属膜を酸化させることに
より金属酸化膜を形成する。このため、基板を酸化性雰
囲気に直接さらすことなく金属酸化膜を形成できるの
で、基板が酸化反応を起こすこと防止できる結果、基板
と金属酸化膜との間に、誘電率の低い界面層が形成され
ることがない。従って、金属酸化膜つまり高誘電率材料
のみからなるゲート絶縁膜を形成できるため、トランジ
スタが小型化された場合にもトランジスタ全体の静電容
量の低下を防止でき、それによりＭＯＳＦＥＴの性能を
向上させることができる。
非酸化性雰囲気中において基板上に金属膜を堆積した
後、酸化性雰囲気中において金属膜を酸化させることに
より金属酸化膜を形成する。このため、基板を酸化性雰
囲気に直接さらすことなく金属酸化膜を形成できるの
で、基板が酸化反応を起こすこと防止できる結果、基板
と金属酸化膜との間に、誘電率の低い界面層が形成され
ることがない。従って、金属酸化膜つまり高誘電率材料
のみからなるゲート絶縁膜を形成できるため、トランジ
スタが小型化された場合にもトランジスタ全体の静電容
量の低下を防止でき、それによりＭＯＳＦＥＴの性能を
向上させることができる。
【００１１】本発明の半導体装置の製造方法において、
金属酸化膜は、トランジスタのゲート絶縁膜となること
が好ましい。
金属酸化膜は、トランジスタのゲート絶縁膜となること
が好ましい。
【００１２】このようにすると、基板上に、界面層を形
成することなく、高誘電率材料である金属酸化膜のみか
らなるゲート絶縁膜を形成できる。このため、トランジ
スタ全体の静電容量を低下させることなくトランジスタ
を形成できるので、ＭＯＳＦＥＴの性能が向上する。
成することなく、高誘電率材料である金属酸化膜のみか
らなるゲート絶縁膜を形成できる。このため、トランジ
スタ全体の静電容量を低下させることなくトランジスタ
を形成できるので、ＭＯＳＦＥＴの性能が向上する。
【００１３】本発明の半導体装置の製造方法において、
第１の工程は、基板が配置されたチャンバー内を非酸化
性雰囲気にしながら金属ターゲットを用いてスパッタリ
ングを行なうことにより基板上に金属膜を堆積する工程
を含むことが好ましい。
第１の工程は、基板が配置されたチャンバー内を非酸化
性雰囲気にしながら金属ターゲットを用いてスパッタリ
ングを行なうことにより基板上に金属膜を堆積する工程
を含むことが好ましい。
【００１４】このようにすると、界面層の形成を確実に
抑制しつつ金属膜を形成できる。尚、この場合、第１の
工程に用いられるチャンバーと、第２の工程に用いられ
るチャンバーとは同じであってもよいし又は別々であっ
てもよい。また、第１の工程で、金属ターゲットに代え
て、金属酸化物ターゲット又は金属窒化物ターゲットを
用いてもよい。
抑制しつつ金属膜を形成できる。尚、この場合、第１の
工程に用いられるチャンバーと、第２の工程に用いられ
るチャンバーとは同じであってもよいし又は別々であっ
てもよい。また、第１の工程で、金属ターゲットに代え
て、金属酸化物ターゲット又は金属窒化物ターゲットを
用いてもよい。
【００１５】本発明の半導体装置の製造方法において、
第１の工程における非酸化性雰囲気は、基板が酸化反応
を生じない雰囲気である。すなわち、本明細書におい
て、酸素を若干含む雰囲気であっても基板が酸化反応を
起こさない雰囲気（つまり基板上に界面層が形成されな
い雰囲気）は、非酸化性雰囲気とみなす。
第１の工程における非酸化性雰囲気は、基板が酸化反応
を生じない雰囲気である。すなわち、本明細書におい
て、酸素を若干含む雰囲気であっても基板が酸化反応を
起こさない雰囲気（つまり基板上に界面層が形成されな
い雰囲気）は、非酸化性雰囲気とみなす。
【００１６】本発明の半導体装置の製造方法において、
第１の工程における非酸化性雰囲気中の酸素分圧は１．
３３×１０-2Ｐａ以下であることが好ましい。
第１の工程における非酸化性雰囲気中の酸素分圧は１．
３３×１０-2Ｐａ以下であることが好ましい。
【００１７】このようにすると、基板が酸化反応を起こ
す可能性を確実に低減できる。
す可能性を確実に低減できる。
【００１８】本発明の半導体装置の製造方法において、
第１の工程における非酸化性雰囲気は、ヘリウム、ネオ
ン、アルゴン、クリプトン、キセノン、ラドン及び窒素
のうちの少なくとも１つから構成されることが好まし
い。
第１の工程における非酸化性雰囲気は、ヘリウム、ネオ
ン、アルゴン、クリプトン、キセノン、ラドン及び窒素
のうちの少なくとも１つから構成されることが好まし
い。
【００１９】このようにすると、基板が酸化反応を起こ
す可能性を確実に低減できるため、基板上に界面層が形
成されることを確実に防止できる。
す可能性を確実に低減できるため、基板上に界面層が形
成されることを確実に防止できる。
【００２０】本発明の半導体装置の製造方法において、
金属膜は、ハフニウム、ジルコニウム、チタン、タンタ
ル、アルミニウム及びランタノイドのうちの少なくとも
１つを含むことが好ましい。
金属膜は、ハフニウム、ジルコニウム、チタン、タンタ
ル、アルミニウム及びランタノイドのうちの少なくとも
１つを含むことが好ましい。
【００２１】このようにすると、金属膜が酸化されてな
る金属酸化膜の誘電率が高くなるため、該金属酸化膜を
ゲート絶縁膜として用いることにより、トランジスタが
小型化された場合にも、ゲート絶縁膜の静電容量の低下
を防止できるので、ＭＯＳＦＥＴの性能を向上させるこ
とができる。
る金属酸化膜の誘電率が高くなるため、該金属酸化膜を
ゲート絶縁膜として用いることにより、トランジスタが
小型化された場合にも、ゲート絶縁膜の静電容量の低下
を防止できるので、ＭＯＳＦＥＴの性能を向上させるこ
とができる。
【００２２】本発明の半導体装置の製造方法において、
第１の工程において金属膜に代えて金属窒化膜又は金属
酸化膜を堆積してもよい。
第１の工程において金属膜に代えて金属窒化膜又は金属
酸化膜を堆積してもよい。
【００２３】具体的には、基板上にスパッタされる材料
として、金属の代わりに金属窒化物を用いることができ
る。この場合、基板上に金属窒化膜を形成した後、金属
窒化膜を酸化させるので、基板が酸化性雰囲気に直接さ
らされることはない。また、金属窒化膜中に含まれてい
る窒素原子と、基板最表面のシリコン原子とが結合して
ＳｉＮが形成される。このため、基板中のシリコン原子
が拡散して酸素と結合すること、つまり界面層が形成さ
れることを防止する効果が生じる。
として、金属の代わりに金属窒化物を用いることができ
る。この場合、基板上に金属窒化膜を形成した後、金属
窒化膜を酸化させるので、基板が酸化性雰囲気に直接さ
らされることはない。また、金属窒化膜中に含まれてい
る窒素原子と、基板最表面のシリコン原子とが結合して
ＳｉＮが形成される。このため、基板中のシリコン原子
が拡散して酸素と結合すること、つまり界面層が形成さ
れることを防止する効果が生じる。
【００２４】また、基板上にスパッタされる材料とし
て、非酸化性雰囲気中であれば、金属の代わりに金属酸
化物を用いることもできる。この場合も、基板を酸化性
雰囲気に直接さらすことなく基板上に金属酸化膜を堆積
できるので、基板と金属酸化膜との間に界面層が形成さ
れることを防止できる。
て、非酸化性雰囲気中であれば、金属の代わりに金属酸
化物を用いることもできる。この場合も、基板を酸化性
雰囲気に直接さらすことなく基板上に金属酸化膜を堆積
できるので、基板と金属酸化膜との間に界面層が形成さ
れることを防止できる。
【００２５】本発明の半導体装置の製造方法において、
第１の工程で金属膜に代えて金属窒化膜を堆積する場
合、金属窒化膜は、窒化ハフニウム、窒化ジルコニウ
ム、窒化チタン、窒化タンタル、窒化アルミニウム及び
窒化ランタノイドのうちの少なくとも１つを含むことが
好ましい。このようにすると、基板が酸化性雰囲気に直
接さらされることを防止しながら、誘電率の高い金属酸
化窒化膜を形成できる。
第１の工程で金属膜に代えて金属窒化膜を堆積する場
合、金属窒化膜は、窒化ハフニウム、窒化ジルコニウ
ム、窒化チタン、窒化タンタル、窒化アルミニウム及び
窒化ランタノイドのうちの少なくとも１つを含むことが
好ましい。このようにすると、基板が酸化性雰囲気に直
接さらされることを防止しながら、誘電率の高い金属酸
化窒化膜を形成できる。
【００２６】本発明の半導体装置の製造方法において、
第１の工程で金属膜に代えて金属酸化膜を堆積する場
合、金属酸化膜は、酸化ハフニウム、酸化ジルコニウ
ム、酸化チタン、酸化タンタル、酸化アルミニウム及び
酸化ランタノイドのうちの少なくとも１つを含むことが
好ましい。このようにすると、基板が酸化反応を起こす
ことを防止しながら、誘電率の高い金属酸化膜を形成で
きる。
第１の工程で金属膜に代えて金属酸化膜を堆積する場
合、金属酸化膜は、酸化ハフニウム、酸化ジルコニウ
ム、酸化チタン、酸化タンタル、酸化アルミニウム及び
酸化ランタノイドのうちの少なくとも１つを含むことが
好ましい。このようにすると、基板が酸化反応を起こす
ことを防止しながら、誘電率の高い金属酸化膜を形成で
きる。
【００２７】本発明の半導体装置の製造方法において、
第１の工程は、基板の温度を０℃以上で且つ３００℃以
下に保持する工程を含むことが好ましい。すなわち、第
１の工程において基板温度を低くすることによって、基
板が酸化反応を起こす可能性をより低減できる。
第１の工程は、基板の温度を０℃以上で且つ３００℃以
下に保持する工程を含むことが好ましい。すなわち、第
１の工程において基板温度を低くすることによって、基
板が酸化反応を起こす可能性をより低減できる。
【００２８】本発明の半導体装置の製造方法において、
第１の工程は、金属膜を構成する金属粒子を、その１個
当たりのエネルギーを０．０５ｅＶ以上で且つ１ｅＶ以
下にして基板に向けて飛ばす工程を含むことが好まし
い。
第１の工程は、金属膜を構成する金属粒子を、その１個
当たりのエネルギーを０．０５ｅＶ以上で且つ１ｅＶ以
下にして基板に向けて飛ばす工程を含むことが好まし
い。
【００２９】このようにすると、金属粒子が基板中に入
り込んでシリサイドが形成され、さらに該シリサイドが
酸化されて低誘電率のシリケートからなる界面層が形成
されてしまうことを防止できる。
り込んでシリサイドが形成され、さらに該シリサイドが
酸化されて低誘電率のシリケートからなる界面層が形成
されてしまうことを防止できる。
【００３０】尚、本発明の半導体装置の製造方法におい
て、第２の工程は酸化性雰囲気中で行なわれるが、本明
細書において、酸化性雰囲気とは、基板が酸化反応を起
こす雰囲気を意味する。酸化性雰囲気は、例えば酸素原
子、酸素分子又は酸素イオン等から構成されるが、酸化
性雰囲気に含まれる酸化種は、基板が酸化反応を起こす
ものであれば特に限定されるものではない。例えば、第
２の工程における酸化性雰囲気は、プラズマ化された酸
素又は光によって励起された酸素を含んでいてもよい。
但し、酸化性雰囲気に含まれる酸化種の種類に応じたコ
ントロールを行なう必要がある。例えば酸化種が酸素イ
オンであれば、低温でも基板に注入することが可能であ
るので、基板における注入深さをコントロールできる。
このとき、基板上の金属膜の厚さは酸素イオンの飛程と
ほぼ同等であることが好ましい。このようにすると、基
板上への酸素供給に起因する界面層形成を抑制できる。
て、第２の工程は酸化性雰囲気中で行なわれるが、本明
細書において、酸化性雰囲気とは、基板が酸化反応を起
こす雰囲気を意味する。酸化性雰囲気は、例えば酸素原
子、酸素分子又は酸素イオン等から構成されるが、酸化
性雰囲気に含まれる酸化種は、基板が酸化反応を起こす
ものであれば特に限定されるものではない。例えば、第
２の工程における酸化性雰囲気は、プラズマ化された酸
素又は光によって励起された酸素を含んでいてもよい。
但し、酸化性雰囲気に含まれる酸化種の種類に応じたコ
ントロールを行なう必要がある。例えば酸化種が酸素イ
オンであれば、低温でも基板に注入することが可能であ
るので、基板における注入深さをコントロールできる。
このとき、基板上の金属膜の厚さは酸素イオンの飛程と
ほぼ同等であることが好ましい。このようにすると、基
板上への酸素供給に起因する界面層形成を抑制できる。
【００３１】本発明の半導体装置の製造方法において、
第２の工程は、基板の温度を０℃以上で且つ３００℃以
下に保持する工程を含むことが好ましい。すなわち、第
２の工程において基板温度を低くすることによって、基
板が酸化反応を起こす可能性をより低減できる。
第２の工程は、基板の温度を０℃以上で且つ３００℃以
下に保持する工程を含むことが好ましい。すなわち、第
２の工程において基板温度を低くすることによって、基
板が酸化反応を起こす可能性をより低減できる。
【００３２】本発明の半導体装置の製造方法において、
第１の工程と第２の工程とを交互に繰り返し、それによ
り、ゲート絶縁膜となる所望の厚さの金属酸化膜を形成
してもよい。
第１の工程と第２の工程とを交互に繰り返し、それによ
り、ゲート絶縁膜となる所望の厚さの金属酸化膜を形成
してもよい。
【００３３】本発明の半導体装置の製造方法において、
第２の工程よりも後に、基板を加熱する第３の工程をさ
らに備えていることが好ましい。
第２の工程よりも後に、基板を加熱する第３の工程をさ
らに備えていることが好ましい。
【００３４】このようにすると、金属酸化膜における酸
素濃度分布を均一化させることができる。詳しく説明す
ると、第２の工程で金属膜を酸化させて金属酸化膜に変
化させた時点においては、金属酸化膜における酸素濃度
分布は不均一である。具体的には、金属酸化膜における
酸素原子が供給された表面側の酸素濃度は高くなる一
方、金属酸化膜における基板の近傍部分（表面の反対
側）の酸素濃度は低くなる。しかし、第２工程よりも後
に、基板を加熱する第３の工程を行なうことにより、金
属酸化膜における酸素濃度分布を均一化させることがで
きる。
素濃度分布を均一化させることができる。詳しく説明す
ると、第２の工程で金属膜を酸化させて金属酸化膜に変
化させた時点においては、金属酸化膜における酸素濃度
分布は不均一である。具体的には、金属酸化膜における
酸素原子が供給された表面側の酸素濃度は高くなる一
方、金属酸化膜における基板の近傍部分（表面の反対
側）の酸素濃度は低くなる。しかし、第２工程よりも後
に、基板を加熱する第３の工程を行なうことにより、金
属酸化膜における酸素濃度分布を均一化させることがで
きる。
【００３５】また、第３の工程を備えている場合、第３
の工程は非酸化性雰囲気中で行なわれることが好まし
い。このようにすると、基板の酸化を防止できる。ここ
で、第３の工程における非酸化性雰囲気が不活性ガスに
より構成されてもよいし又は該非酸化性雰囲気が真空で
あってもよい。
の工程は非酸化性雰囲気中で行なわれることが好まし
い。このようにすると、基板の酸化を防止できる。ここ
で、第３の工程における非酸化性雰囲気が不活性ガスに
より構成されてもよいし又は該非酸化性雰囲気が真空で
あってもよい。
【００３６】また、第３の工程を備えている場合、第３
の工程は、基板の温度を０℃以上で且つ６００℃以下に
保持する工程を含むことが好ましい。このようにする
と、基板の酸化を防止できる。また、金属酸化膜を非晶
質のままに保持できると共に、金属酸化膜の断面構造に
柱状構造が生じることを防止できる。
の工程は、基板の温度を０℃以上で且つ６００℃以下に
保持する工程を含むことが好ましい。このようにする
と、基板の酸化を防止できる。また、金属酸化膜を非晶
質のままに保持できると共に、金属酸化膜の断面構造に
柱状構造が生じることを防止できる。
【００３７】本発明の半導体装置の製造方法において、
第１の工程よりも前に、基板に対して窒素処理を行なう
工程をさらに備えていることが好ましい。
第１の工程よりも前に、基板に対して窒素処理を行なう
工程をさらに備えていることが好ましい。
【００３８】このようにすると、基板最表面のシリコン
原子と、窒素原子とが結合してＳｉＮが形成されるた
め、シリコン原子が拡散して酸素と結合すること、つま
り界面層が形成されることを防止できる。
原子と、窒素原子とが結合してＳｉＮが形成されるた
め、シリコン原子が拡散して酸素と結合すること、つま
り界面層が形成されることを防止できる。
【００３９】本発明の半導体装置の製造方法において、
第２の工程よりも後に、金属酸化膜に対してドライエッ
チング又はウェットエッチングを行なう工程をさらに備
えていてもよい。このようにすると、形成しようとする
ゲート絶縁膜の膜厚よりも、金属膜の酸化処理により形
成される金属酸化膜の膜厚が大きい場合にも、金属酸化
膜の膜厚を所望の膜厚（形成しようとするゲート絶縁膜
の膜厚）まで減少させることができる。このとき、ドラ
イエッチングは、塩素含有ガス、フッ素含有ガス又はハ
ロゲン含有ガスを用いて行なわれることが好ましい。こ
のようにすると、金属酸化膜を確実にエッチングするこ
とができる。また、この場合、塩素含有ガスは塩素原子
及び塩素イオンのうちの少なくとも１つを含んでいても
よい。
第２の工程よりも後に、金属酸化膜に対してドライエッ
チング又はウェットエッチングを行なう工程をさらに備
えていてもよい。このようにすると、形成しようとする
ゲート絶縁膜の膜厚よりも、金属膜の酸化処理により形
成される金属酸化膜の膜厚が大きい場合にも、金属酸化
膜の膜厚を所望の膜厚（形成しようとするゲート絶縁膜
の膜厚）まで減少させることができる。このとき、ドラ
イエッチングは、塩素含有ガス、フッ素含有ガス又はハ
ロゲン含有ガスを用いて行なわれることが好ましい。こ
のようにすると、金属酸化膜を確実にエッチングするこ
とができる。また、この場合、塩素含有ガスは塩素原子
及び塩素イオンのうちの少なくとも１つを含んでいても
よい。
【００４０】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法につい
て、ｎ型ＭＯＳＦＥＴを形成する場合を例として、図面
を参照しながら説明する。
の第１の実施形態に係る半導体装置の製造方法につい
て、ｎ型ＭＯＳＦＥＴを形成する場合を例として、図面
を参照しながら説明する。
【００４１】図１（ａ）〜（ｄ）は、第１の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【００４２】まず、図１（ａ）に示すように、チャンバ
ー（図示省略）内にシリコンからなる基板１０１を搬入
すると共に該チャンバー内に、例えばＨｆ金属からなる
ターゲット１１１を用意した後、チャンバー内にＡｒガ
ス１１２を導入する。これにより、チャンバー内は非酸
化性雰囲気となる。その後、チャンバー内に電圧を印加
することによって放電を起こす。このようすると、Ｈｆ
金属からなるターゲット１１１からＨｆ原子１２１がス
パッタ効果によって基板１０１に向かって飛んでいき、
それにより基板１０１上に、Ｈｆ金属からなる金属膜１
０２が堆積される。
ー（図示省略）内にシリコンからなる基板１０１を搬入
すると共に該チャンバー内に、例えばＨｆ金属からなる
ターゲット１１１を用意した後、チャンバー内にＡｒガ
ス１１２を導入する。これにより、チャンバー内は非酸
化性雰囲気となる。その後、チャンバー内に電圧を印加
することによって放電を起こす。このようすると、Ｈｆ
金属からなるターゲット１１１からＨｆ原子１２１がス
パッタ効果によって基板１０１に向かって飛んでいき、
それにより基板１０１上に、Ｈｆ金属からなる金属膜１
０２が堆積される。
【００４３】次に、酸化性雰囲気中において金属膜１０
２を酸化させることにより、図１（ｂ）に示すように、
ＨｆＯ2 からなる金属酸化膜１０３を形成する。具体的
には、金属膜１０２が堆積された基板１０１をプラズマ
処理装置のプラズマ処理チャンバー（図示省略）に搬入
して、基板１０１を下部電極（図示省略）の上に設置す
る。続いて、プラズマ処理チャンバー内に、Ｏ2 ガス１
１３を導入した後、プラズマ処理装置のＲＦ電極（図示
省略）にＲＦ電力を印加することにより、Ｏ2ガス１１
３からなるプラズマを発生させる。これによって、プラ
ズマ処理チャンバー内は酸化性雰囲気となる。続いて、
基板１０１が設置された下部電極に電力を印加すると、
ラジカルを含む酸素原子及び酸素イオン等の酸化種１２
２が、金属膜１０２に向かって飛んでいく。ここで、酸
素原子又は酸素イオンに与えられるエネルギーの制御、
及び酸素原子又は酸素イオンのドーズ量の制御を行なう
ことができる。例えば下部電極にＲＦ電力を印加せずに
チャンバー内を浮遊電位にした場合、金属膜１０２に注
入される酸化種１２２の大部分は酸素原子である。ま
た、下部電極にＲＦ電力を印加した場合には、酸化種１
２２のうち酸素イオンが自己バイアス電圧によって金属
膜１０２に注入される。すなわち、金属膜１０２つまり
Ｈｆ金属膜に対して、Ｏ2 ガス１１３を用いてプラズマ
処理を行なうことにより、Ｈｆ金属膜への酸素イオン又
は酸素原子の注入深さ及び注入量を制御しながらＨｆ金
属膜を酸化させることができる。この酸化処理により、
Ｈｆからなる金属膜１０２が酸化されてＨｆＯ2 からな
る金属酸化膜１０３となり、この化学量論的組成比を持
つ金属酸化膜１０３はトランジスタのゲート絶縁膜とし
て用いられる。尚、金属膜１０２を酸化する一方、シリ
コンからなる基板１０１への酸素供給を防止して基板１
０１と金属膜１０２との間に界面層が形成される事態を
回避するためには、処理される金属膜１０２の膜厚に応
じて酸素原子又は酸素イオンのエネルギーを制御する必
要がある。
２を酸化させることにより、図１（ｂ）に示すように、
ＨｆＯ2 からなる金属酸化膜１０３を形成する。具体的
には、金属膜１０２が堆積された基板１０１をプラズマ
処理装置のプラズマ処理チャンバー（図示省略）に搬入
して、基板１０１を下部電極（図示省略）の上に設置す
る。続いて、プラズマ処理チャンバー内に、Ｏ2 ガス１
１３を導入した後、プラズマ処理装置のＲＦ電極（図示
省略）にＲＦ電力を印加することにより、Ｏ2ガス１１
３からなるプラズマを発生させる。これによって、プラ
ズマ処理チャンバー内は酸化性雰囲気となる。続いて、
基板１０１が設置された下部電極に電力を印加すると、
ラジカルを含む酸素原子及び酸素イオン等の酸化種１２
２が、金属膜１０２に向かって飛んでいく。ここで、酸
素原子又は酸素イオンに与えられるエネルギーの制御、
及び酸素原子又は酸素イオンのドーズ量の制御を行なう
ことができる。例えば下部電極にＲＦ電力を印加せずに
チャンバー内を浮遊電位にした場合、金属膜１０２に注
入される酸化種１２２の大部分は酸素原子である。ま
た、下部電極にＲＦ電力を印加した場合には、酸化種１
２２のうち酸素イオンが自己バイアス電圧によって金属
膜１０２に注入される。すなわち、金属膜１０２つまり
Ｈｆ金属膜に対して、Ｏ2 ガス１１３を用いてプラズマ
処理を行なうことにより、Ｈｆ金属膜への酸素イオン又
は酸素原子の注入深さ及び注入量を制御しながらＨｆ金
属膜を酸化させることができる。この酸化処理により、
Ｈｆからなる金属膜１０２が酸化されてＨｆＯ2 からな
る金属酸化膜１０３となり、この化学量論的組成比を持
つ金属酸化膜１０３はトランジスタのゲート絶縁膜とし
て用いられる。尚、金属膜１０２を酸化する一方、シリ
コンからなる基板１０１への酸素供給を防止して基板１
０１と金属膜１０２との間に界面層が形成される事態を
回避するためには、処理される金属膜１０２の膜厚に応
じて酸素原子又は酸素イオンのエネルギーを制御する必
要がある。
【００４４】ところで、図１（ｂ）に示す金属膜１０２
の酸化処理においては、金属膜１０２のトータル反応量
又は酸化種１２２の注入量については処理時間によって
制御することができる。しかしながら、このような非平
衡状態で形成された金属酸化膜１０３においては、酸素
原子と金属原子（Ｈｆ原子）との結合状態が不十分であ
ると共に酸素濃度分布の均一性が不十分である。
の酸化処理においては、金属膜１０２のトータル反応量
又は酸化種１２２の注入量については処理時間によって
制御することができる。しかしながら、このような非平
衡状態で形成された金属酸化膜１０３においては、酸素
原子と金属原子（Ｈｆ原子）との結合状態が不十分であ
ると共に酸素濃度分布の均一性が不十分である。
【００４５】そこで、十分な電気特性を持つ金属酸化膜
１０３を得るために、図１（ｂ）に示す金属膜１０２の
酸化処理の後処理として、金属酸化膜１０３が形成され
た基板１０１を加熱する。具体的には、図１（ｃ）に示
すように、チャンバー（図示省略）内に、基板１０１を
搬入すると共に該チャンバー内にＮ2 ガス１１４を導入
する。これにより、チャンバー内は非酸化性雰囲気とな
る。その後、基板１０１の加熱によるアニール処理を行
なう。
１０３を得るために、図１（ｂ）に示す金属膜１０２の
酸化処理の後処理として、金属酸化膜１０３が形成され
た基板１０１を加熱する。具体的には、図１（ｃ）に示
すように、チャンバー（図示省略）内に、基板１０１を
搬入すると共に該チャンバー内にＮ2 ガス１１４を導入
する。これにより、チャンバー内は非酸化性雰囲気とな
る。その後、基板１０１の加熱によるアニール処理を行
なう。
【００４６】次に、図１（ｄ）に示すように、基板１０
１上に、金属酸化膜１０３からなるゲート絶縁膜１０３
Ａを介して、ゲート電極１０５を形成する。尚、この時
点までに、基板１０１上には、例えばＳＴＩ（shallow
trench isolation）構造を持つ素子分離絶縁膜１０４が
形成されているものとする。
１上に、金属酸化膜１０３からなるゲート絶縁膜１０３
Ａを介して、ゲート電極１０５を形成する。尚、この時
点までに、基板１０１上には、例えばＳＴＩ（shallow
trench isolation）構造を持つ素子分離絶縁膜１０４が
形成されているものとする。
【００４７】その後、ゲート電極１０５の側面に絶縁性
のサイドウォール１０６を形成した後、基板１０１の表
面部に、ソース領域及びドレイン領域となる不純物拡散
層１０７を形成し、その後、ゲート電極１０５等の上を
含む基板１０１の上に層間絶縁膜１０８を形成する。そ
の後、層間絶縁膜１０８の上に、不純物拡散層１０７と
接続するプラグ部分を含む配線１０９を形成することに
よって、ｎ型ＭＯＳＦＥＴを完成させる。
のサイドウォール１０６を形成した後、基板１０１の表
面部に、ソース領域及びドレイン領域となる不純物拡散
層１０７を形成し、その後、ゲート電極１０５等の上を
含む基板１０１の上に層間絶縁膜１０８を形成する。そ
の後、層間絶縁膜１０８の上に、不純物拡散層１０７と
接続するプラグ部分を含む配線１０９を形成することに
よって、ｎ型ＭＯＳＦＥＴを完成させる。
【００４８】以上に説明したように、第１の実施形態に
よると、非酸化性雰囲気中において基板１０１上に金属
膜１０２を堆積した後、酸化性雰囲気中において金属膜
１０２を酸化させることにより金属酸化膜１０３を形成
する。このため、基板１０１を酸化性雰囲気に直接さら
すことなく金属酸化膜１０３を形成できるので、基板１
０１が酸化反応を起こすことを防止できる結果、基板１
０１と金属酸化膜１０３との間に、誘電率の低い界面層
が形成されることがない。これは、非酸化性雰囲気が酸
素を実質的に含まない雰囲気であるため、金属膜１０２
の堆積時に基板１０１へ向けての酸素拡散が起こらない
ためである。従って、基板１０１上に界面層が形成され
ることなく、金属酸化膜（ＨｆＯ2 膜）１０３つまり高
誘電体材料のみからなるゲート絶縁膜１０３Ａを形成で
きるため、トランジスタが小型化された場合にも、トラ
ンジスタ全体の静電容量の低下を防止でき、それにより
ＭＯＳＦＥＴの性能を向上させることができる。
よると、非酸化性雰囲気中において基板１０１上に金属
膜１０２を堆積した後、酸化性雰囲気中において金属膜
１０２を酸化させることにより金属酸化膜１０３を形成
する。このため、基板１０１を酸化性雰囲気に直接さら
すことなく金属酸化膜１０３を形成できるので、基板１
０１が酸化反応を起こすことを防止できる結果、基板１
０１と金属酸化膜１０３との間に、誘電率の低い界面層
が形成されることがない。これは、非酸化性雰囲気が酸
素を実質的に含まない雰囲気であるため、金属膜１０２
の堆積時に基板１０１へ向けての酸素拡散が起こらない
ためである。従って、基板１０１上に界面層が形成され
ることなく、金属酸化膜（ＨｆＯ2 膜）１０３つまり高
誘電体材料のみからなるゲート絶縁膜１０３Ａを形成で
きるため、トランジスタが小型化された場合にも、トラ
ンジスタ全体の静電容量の低下を防止でき、それにより
ＭＯＳＦＥＴの性能を向上させることができる。
【００４９】また、第１の実施形態によると、図１
（ｂ）に示す金属膜１０２の酸化処理の後処理として、
金属酸化膜１０３が形成された基板１０１の加熱による
アニール処理を行なう。このため、金属酸化膜１０３に
おける酸素濃度分布を均一化させることができるので、
金属酸化膜１０３つまりＨｆ酸化膜の組成比を化学量論
的組成比にすることができる。
（ｂ）に示す金属膜１０２の酸化処理の後処理として、
金属酸化膜１０３が形成された基板１０１の加熱による
アニール処理を行なう。このため、金属酸化膜１０３に
おける酸素濃度分布を均一化させることができるので、
金属酸化膜１０３つまりＨｆ酸化膜の組成比を化学量論
的組成比にすることができる。
【００５０】図２は、本実施形態において金属酸化膜
（Ｈｆ酸化膜）１０３の堆積後に、酸素を実質的に含ま
ない雰囲気中でアニール処理を行なった場合における、
Ｈｆ酸化膜つまりｈｉｇｈ−ｋ層の電気特性を示してい
る。具体的には、ｈｉｇｈ−ｋ層物理膜厚ｔphy と、ｈ
ｉｇｈ−ｋ層及びその下側の界面層からなる積層構造全
体の酸化膜（ＳｉＯ2 膜）換算膜厚ＥＯＴとの相関関係
を示している。また、酸素を実質的に含まない雰囲気
は、ヘリウム、ネオン、アルゴン、クリプトン、キセノ
ン、ラドン及び窒素（つまり各種の不活性ガス）のうち
の少なくとも１つから構成される。また、酸素を実質的
に含まない雰囲気は真空であってもよい。尚、図２にお
いては、比較例として、Ｈｆ酸化膜の堆積後に、酸素を
含む雰囲気中でアニール処理を行なった場合における、
Ｈｆ酸化膜の電気特性も示している。
（Ｈｆ酸化膜）１０３の堆積後に、酸素を実質的に含ま
ない雰囲気中でアニール処理を行なった場合における、
Ｈｆ酸化膜つまりｈｉｇｈ−ｋ層の電気特性を示してい
る。具体的には、ｈｉｇｈ−ｋ層物理膜厚ｔphy と、ｈ
ｉｇｈ−ｋ層及びその下側の界面層からなる積層構造全
体の酸化膜（ＳｉＯ2 膜）換算膜厚ＥＯＴとの相関関係
を示している。また、酸素を実質的に含まない雰囲気
は、ヘリウム、ネオン、アルゴン、クリプトン、キセノ
ン、ラドン及び窒素（つまり各種の不活性ガス）のうち
の少なくとも１つから構成される。また、酸素を実質的
に含まない雰囲気は真空であってもよい。尚、図２にお
いては、比較例として、Ｈｆ酸化膜の堆積後に、酸素を
含む雰囲気中でアニール処理を行なった場合における、
Ｈｆ酸化膜の電気特性も示している。
【００５１】図２に示すように、本実施形態において
は、ＥＯＴへの界面層寄与分（ｈｉｇｈ−ｋ層物理膜厚
が０ｎｍと仮定した場合のＥＯＴの値）は１ｎｍ程度で
あって、比較例と比べて０．５ｎｍ程度抑えられてい
る。また、図２に示す結果と界面層の比誘電率とを考慮
すると、本実施形態においては、界面層の物理膜厚自体
も２ｎｍ程度まで大きく低減されていることがわかる。
すなわち、本実施形態によると、金属酸化膜１０３をゲ
ート絶縁膜として用いることによって、ＭＯＳＦＥＴの
性能を向上させることが可能となる。一方、比較例にお
いては、酸素を含む雰囲気中でアニール処理を行なうた
め、基板界面への酸素供給が避けられず、その結果、シ
リケートからなる低誘電率の界面層が形成されてしま
う。このため、ゲート絶縁膜全体（つまり「ｈｉｇｈ−
ｋ層」＋「界面層」）の誘電率が低下するので、図２に
示すように、ＥＯＴが増大してしまう。
は、ＥＯＴへの界面層寄与分（ｈｉｇｈ−ｋ層物理膜厚
が０ｎｍと仮定した場合のＥＯＴの値）は１ｎｍ程度で
あって、比較例と比べて０．５ｎｍ程度抑えられてい
る。また、図２に示す結果と界面層の比誘電率とを考慮
すると、本実施形態においては、界面層の物理膜厚自体
も２ｎｍ程度まで大きく低減されていることがわかる。
すなわち、本実施形態によると、金属酸化膜１０３をゲ
ート絶縁膜として用いることによって、ＭＯＳＦＥＴの
性能を向上させることが可能となる。一方、比較例にお
いては、酸素を含む雰囲気中でアニール処理を行なうた
め、基板界面への酸素供給が避けられず、その結果、シ
リケートからなる低誘電率の界面層が形成されてしま
う。このため、ゲート絶縁膜全体（つまり「ｈｉｇｈ−
ｋ層」＋「界面層」）の誘電率が低下するので、図２に
示すように、ＥＯＴが増大してしまう。
【００５２】また、第１の実施形態によると、チャンバ
ー（図示省略）内を非酸化性雰囲気にしながら、Ｈｆ金
属からなるターゲット１１１を用いてスパッタリングを
行なうことにより基板１０１上に、Ｈｆ金属からなる金
属膜１０２を堆積する。このため、界面層の形成を確実
に抑制しつつ金属膜１０２を形成できる。ここで、金属
膜１０２の堆積工程（図１（ａ）参照）で用いられるチ
ャンバーと、金属膜１０２の酸化処理（図１（ｂ）参
照）で用いられるチャンバーとは同じであってもよいし
又は別々であってもよい。また、金属膜１０２の堆積工
程において、ターゲット１１１は、金属酸化物ターゲッ
ト又は金属窒化物ターゲットであってもよい。
ー（図示省略）内を非酸化性雰囲気にしながら、Ｈｆ金
属からなるターゲット１１１を用いてスパッタリングを
行なうことにより基板１０１上に、Ｈｆ金属からなる金
属膜１０２を堆積する。このため、界面層の形成を確実
に抑制しつつ金属膜１０２を形成できる。ここで、金属
膜１０２の堆積工程（図１（ａ）参照）で用いられるチ
ャンバーと、金属膜１０２の酸化処理（図１（ｂ）参
照）で用いられるチャンバーとは同じであってもよいし
又は別々であってもよい。また、金属膜１０２の堆積工
程において、ターゲット１１１は、金属酸化物ターゲッ
ト又は金属窒化物ターゲットであってもよい。
【００５３】尚、第１の実施形態において、基板１０１
としてシリコン基板を用いたが、これに代えて、シリコ
ンゲルマニウム基板、ガリウムヒ素基板、Ｐ型シリコン
基板、Ｎ型シリコン基板、ＳＯＩ（silicon on insulat
or）基板、ＳｉＣ基板又はガラス基板等を用いてもよ
い。
としてシリコン基板を用いたが、これに代えて、シリコ
ンゲルマニウム基板、ガリウムヒ素基板、Ｐ型シリコン
基板、Ｎ型シリコン基板、ＳＯＩ（silicon on insulat
or）基板、ＳｉＣ基板又はガラス基板等を用いてもよ
い。
【００５４】また、第１の実施形態において、金属膜１
０２の堆積のためのスパッタリングでターゲット１１１
としてＨｆ金属を用いたが、ターゲット１１１の材料
は、酸化物が高誘電率を持つ金属であれば特に限定され
るものではない。具体的には、ターゲット１１１とし
て、例えばジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タ
ンタル（Ｔａ）、アルミニウム（Ａｌ）及びランタノイ
ド等のうちのいずれか１つの金属、又はこれらの金属の
うちの２種類以上の金属からなる混合物を用いることが
好ましい。言い換えると、金属膜１０２は、ハフニウ
ム、ジルコニウム、チタン、タンタル、アルミニウム及
びランタノイドのうちの少なくとも１つを含むことが好
ましい。このようにすると、金属膜１０２が酸化されて
なる金属酸化膜１０３の誘電率が高くなるため、該金属
酸化膜１０３をゲート絶縁膜１０３Ａとして用いること
により、トランジスタが小型化された場合にも、ゲート
絶縁膜の静電容量の低下を防止できるので、ＭＯＳＦＥ
Ｔの性能を向上させることができる。但し、本明細書に
おいて、金属とは、単体のうち、固体の状態で展性及び
延性に富み、金属光沢を持ち、且つ電気と熱とをよく伝
導するものを意味する。このような金属に対しては、通
常、様々な機械的加工を施すことができる。具体的に
は、水素を除くＩ族に属する元素、II族に属する元素、
ホウ素を除く III族に属する元素、炭素及びケイ素を除
くIV族に属する元素、VIII族に属する元素、並びに、Ｖ
族、VI族及び VII族のうち各Ａ亜族に属する元素は金属
である。その他、ビスマス及びポロニウムも金属元素で
ある。また、ホウ素及びアンチモン等は半金属であり、
シリコンは金属元素ではない。
０２の堆積のためのスパッタリングでターゲット１１１
としてＨｆ金属を用いたが、ターゲット１１１の材料
は、酸化物が高誘電率を持つ金属であれば特に限定され
るものではない。具体的には、ターゲット１１１とし
て、例えばジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タ
ンタル（Ｔａ）、アルミニウム（Ａｌ）及びランタノイ
ド等のうちのいずれか１つの金属、又はこれらの金属の
うちの２種類以上の金属からなる混合物を用いることが
好ましい。言い換えると、金属膜１０２は、ハフニウ
ム、ジルコニウム、チタン、タンタル、アルミニウム及
びランタノイドのうちの少なくとも１つを含むことが好
ましい。このようにすると、金属膜１０２が酸化されて
なる金属酸化膜１０３の誘電率が高くなるため、該金属
酸化膜１０３をゲート絶縁膜１０３Ａとして用いること
により、トランジスタが小型化された場合にも、ゲート
絶縁膜の静電容量の低下を防止できるので、ＭＯＳＦＥ
Ｔの性能を向上させることができる。但し、本明細書に
おいて、金属とは、単体のうち、固体の状態で展性及び
延性に富み、金属光沢を持ち、且つ電気と熱とをよく伝
導するものを意味する。このような金属に対しては、通
常、様々な機械的加工を施すことができる。具体的に
は、水素を除くＩ族に属する元素、II族に属する元素、
ホウ素を除く III族に属する元素、炭素及びケイ素を除
くIV族に属する元素、VIII族に属する元素、並びに、Ｖ
族、VI族及び VII族のうち各Ａ亜族に属する元素は金属
である。その他、ビスマス及びポロニウムも金属元素で
ある。また、ホウ素及びアンチモン等は半金属であり、
シリコンは金属元素ではない。
【００５５】また、第１の実施形態において、金属膜１
０２の堆積工程（図１（ａ）参照）における非酸化性雰
囲気とは、基板１０１が酸化反応を生じない雰囲気、言
い換えると、実質的に酸素を含まない雰囲気を意味す
る。すなわち、酸素を若干含む雰囲気であっても基板１
０１が酸化反応を起こさない雰囲気（つまり基板上に界
面層が形成されない雰囲気）は、非酸化性雰囲気とみな
す。但し、非酸化性雰囲気中の酸素分圧は１．３３×１
０-2Ｐａ以下であることが好ましい。このようにする
と、基板１０１が酸化反応を起こす可能性を確実に低減
できる。また、非酸化性雰囲気は、ヘリウム、ネオン、
アルゴン、クリプトン、キセノン、ラドン及び窒素等の
うちの少なくとも１つから構成されることが好ましい。
このようにすると、基板１０１が酸化反応を起こす可能
性を確実に低減できるため、基板１０１上に界面層が形
成されることを確実に防止できる。さらに、非酸化性雰
囲気が前述の各種のガスのうちの少なくとも１つから構
成され且つ非酸化性雰囲気中の酸素（前述の各種のガス
以外のガスとして非酸化性雰囲気に含まれる）の分圧が
１．３３×１０-2Ｐａ以下であることが特に好ましい。
尚、真空中においても基板の酸化反応は起こりにくいの
で、非酸化性雰囲気は真空であってもよい。
０２の堆積工程（図１（ａ）参照）における非酸化性雰
囲気とは、基板１０１が酸化反応を生じない雰囲気、言
い換えると、実質的に酸素を含まない雰囲気を意味す
る。すなわち、酸素を若干含む雰囲気であっても基板１
０１が酸化反応を起こさない雰囲気（つまり基板上に界
面層が形成されない雰囲気）は、非酸化性雰囲気とみな
す。但し、非酸化性雰囲気中の酸素分圧は１．３３×１
０-2Ｐａ以下であることが好ましい。このようにする
と、基板１０１が酸化反応を起こす可能性を確実に低減
できる。また、非酸化性雰囲気は、ヘリウム、ネオン、
アルゴン、クリプトン、キセノン、ラドン及び窒素等の
うちの少なくとも１つから構成されることが好ましい。
このようにすると、基板１０１が酸化反応を起こす可能
性を確実に低減できるため、基板１０１上に界面層が形
成されることを確実に防止できる。さらに、非酸化性雰
囲気が前述の各種のガスのうちの少なくとも１つから構
成され且つ非酸化性雰囲気中の酸素（前述の各種のガス
以外のガスとして非酸化性雰囲気に含まれる）の分圧が
１．３３×１０-2Ｐａ以下であることが特に好ましい。
尚、真空中においても基板の酸化反応は起こりにくいの
で、非酸化性雰囲気は真空であってもよい。
【００５６】また、第１の実施形態において、金属膜１
０２の酸化処理（図１（ｂ）参照）における酸化性雰囲
気とは、実質的に酸素を含む雰囲気、言い換えると、金
属膜１０２が形成された基板上１０１で実際に酸化反応
が進行する雰囲気を意味する。すなわち、酸化性雰囲気
は、例えば酸素原子、酸素分子又は酸素イオン等の酸化
種を含むが、酸化性雰囲気に含まれる酸化種は、金属膜
１０２が酸化反応を起こすものであれば特に限定される
ものではない。例えば、酸化性雰囲気は、プラズマ化さ
れた酸素又は光によって励起された酸素を含んでいても
よい。但し、酸化性雰囲気に含まれる酸化種の種類に応
じたコントロールを行なう必要がある。例えば酸化種が
酸素イオンであれば、低温でも基板１０１（正確には金
属膜１０２が形成された基板１０１）に注入することが
可能であるので、該基板１０１における注入深さをコン
トロールすることが可能になる。
０２の酸化処理（図１（ｂ）参照）における酸化性雰囲
気とは、実質的に酸素を含む雰囲気、言い換えると、金
属膜１０２が形成された基板上１０１で実際に酸化反応
が進行する雰囲気を意味する。すなわち、酸化性雰囲気
は、例えば酸素原子、酸素分子又は酸素イオン等の酸化
種を含むが、酸化性雰囲気に含まれる酸化種は、金属膜
１０２が酸化反応を起こすものであれば特に限定される
ものではない。例えば、酸化性雰囲気は、プラズマ化さ
れた酸素又は光によって励起された酸素を含んでいても
よい。但し、酸化性雰囲気に含まれる酸化種の種類に応
じたコントロールを行なう必要がある。例えば酸化種が
酸素イオンであれば、低温でも基板１０１（正確には金
属膜１０２が形成された基板１０１）に注入することが
可能であるので、該基板１０１における注入深さをコン
トロールすることが可能になる。
【００５７】また、第１の実施形態において、金属膜１
０２の酸化処理（図１（ｂ）参照）でプラズマ処理チャ
ンバー（図示省略）内にＯ2 ガス１１３を導入した。し
かし、Ｏ2 ガス１１３に代えて、Ｎ2 Ｏガスを導入して
もよいし、又は、Ｏ2 ガス若しくはＮ2 Ｏガス等の酸化
性ガスと不活性ガス若しくは窒素ガスとの混合ガスを導
入してもよい。すなわち、プラズマ処理チャンバー内に
導入されるガスは、金属膜１０２が酸化反応を起こすガ
スであれば特に限定されるものではない。
０２の酸化処理（図１（ｂ）参照）でプラズマ処理チャ
ンバー（図示省略）内にＯ2 ガス１１３を導入した。し
かし、Ｏ2 ガス１１３に代えて、Ｎ2 Ｏガスを導入して
もよいし、又は、Ｏ2 ガス若しくはＮ2 Ｏガス等の酸化
性ガスと不活性ガス若しくは窒素ガスとの混合ガスを導
入してもよい。すなわち、プラズマ処理チャンバー内に
導入されるガスは、金属膜１０２が酸化反応を起こすガ
スであれば特に限定されるものではない。
【００５８】また、第１の実施形態において、シリコン
からなる基板１０１上に金属膜１０２を直接形成した。
しかし、これに代えて、金属膜１０２を形成する前に、
基板１０１に対して窒化処理を前処理として行なっても
よい。具体的には、窒素又はアンモニアが充満されたチ
ャンバー内に基板１０１を置いて基板１０１の表面を窒
化する。これにより、基板最表面のシリコン原子と、窒
素原子とが結合してＳｉＮが形成される。すなわち、シ
リコン原子と酸素原子とが結合する前にシリコン原子と
窒素原子とを結合させることができる。このため、基板
１０１中のシリコン原子が拡散して酸素と結合するこ
と、つまりシリケートからなる界面層が形成されること
を防止できる。
からなる基板１０１上に金属膜１０２を直接形成した。
しかし、これに代えて、金属膜１０２を形成する前に、
基板１０１に対して窒化処理を前処理として行なっても
よい。具体的には、窒素又はアンモニアが充満されたチ
ャンバー内に基板１０１を置いて基板１０１の表面を窒
化する。これにより、基板最表面のシリコン原子と、窒
素原子とが結合してＳｉＮが形成される。すなわち、シ
リコン原子と酸素原子とが結合する前にシリコン原子と
窒素原子とを結合させることができる。このため、基板
１０１中のシリコン原子が拡散して酸素と結合するこ
と、つまりシリケートからなる界面層が形成されること
を防止できる。
【００５９】また、第１の実施形態において、基板１０
１上に金属膜１０２を形成する前に、基板１０１表面に
存在する自然酸化膜をフッ酸水溶液によって除去しても
よい。このようにすると、基板１０１上においてシリコ
ン清浄表面を露出させることができ、それによって基板
表面上の埃、水分又は他の工程で付着した金属等を取り
除くことができる。
１上に金属膜１０２を形成する前に、基板１０１表面に
存在する自然酸化膜をフッ酸水溶液によって除去しても
よい。このようにすると、基板１０１上においてシリコ
ン清浄表面を露出させることができ、それによって基板
表面上の埃、水分又は他の工程で付着した金属等を取り
除くことができる。
【００６０】また、第１の実施形態において、金属膜１
０２の堆積工程では、スパッタ時間を制御することによ
り所望の厚さを持つ金属膜（Ｈｆ金属膜）１０２を得る
ことができる。すなわち、スパッタ時間を変化させるこ
とにより様々な膜厚のＨｆ金属膜を得ることができる。
０２の堆積工程では、スパッタ時間を制御することによ
り所望の厚さを持つ金属膜（Ｈｆ金属膜）１０２を得る
ことができる。すなわち、スパッタ時間を変化させるこ
とにより様々な膜厚のＨｆ金属膜を得ることができる。
【００６１】また、第１の実施形態において、金属膜１
０２の堆積工程では、基板１０１の温度を０℃以上で且
つ３００℃以下に保持することが好ましい。すなわち、
基板１０１の温度を低くすることによって、基板１０１
が酸化反応を起こす可能性をより低減できる。この場
合、基板１０１の温度を１００℃以上で且つ２００℃以
下に保持することがより好ましい。基板１０１の温度が
１００℃以上であると、基板１０１上の水分が蒸発する
ため、基板１０１上に金属膜１０２を形成しやすくな
る。但し、前述のように、基板１０１の温度が低い方
が、基板１０１上に界面層が形成されにくくなる。ま
た、金属膜１０２として、本実施形態のようにＨｆ金属
膜を形成する場合、基板１０１の温度が６００℃以下で
あると、非晶質の金属膜１０２を形成できると共に、金
属膜１０２の断面構造に柱状構造が生じることを防止で
きる。
０２の堆積工程では、基板１０１の温度を０℃以上で且
つ３００℃以下に保持することが好ましい。すなわち、
基板１０１の温度を低くすることによって、基板１０１
が酸化反応を起こす可能性をより低減できる。この場
合、基板１０１の温度を１００℃以上で且つ２００℃以
下に保持することがより好ましい。基板１０１の温度が
１００℃以上であると、基板１０１上の水分が蒸発する
ため、基板１０１上に金属膜１０２を形成しやすくな
る。但し、前述のように、基板１０１の温度が低い方
が、基板１０１上に界面層が形成されにくくなる。ま
た、金属膜１０２として、本実施形態のようにＨｆ金属
膜を形成する場合、基板１０１の温度が６００℃以下で
あると、非晶質の金属膜１０２を形成できると共に、金
属膜１０２の断面構造に柱状構造が生じることを防止で
きる。
【００６２】また、第１の実施形態において、金属膜１
０２の堆積工程では、金属膜１０２を構成する金属粒子
を基板１０１に向けて飛ばす際の、金属粒子１個当たり
のエネルギーを１ｅＶ以下に設定することが好ましい。
特に、金属膜１０２の堆積工程でチャンバー内が４００
Ｐａ程度の真空度である場合、前述の金属粒子１個当た
りのエネルギーは０．０５ｅＶ以上で且つ１ｅＶ以下で
あることが好ましい。その理由は次の通りである。すな
わち、基板１０１上に飛来する金属粒子のエネルギーが
高いと、基板１０１中に金属粒子が入りこんでしまうた
め、基板１０１中のシリコン原子と金属原子とが混ざり
合うというミキシング効果が生じてしまう。その結果、
金属膜１０２の下側の基板１０１表面に、合金であるシ
リサイドが形成されてしまう。シリサイドが形成された
場合、金属膜１０２の酸化処理の際にシリサイドも酸化
され、それによってシリサイド全体がシリケートからな
る界面層に変化してしまう可能性がある。従って、金属
膜１０２の堆積工程でシリサイドが形成されることは好
ましくないので、金属粒子１個当たりのエネルギーを１
ｅＶ以下に設定する必要がある。また、金属粒子１個当
たりのエネルギーを小さくする方法として、スパッタ法
に代えて、金属粒子が熱エネルギー程度の粒子エネルギ
ーしか持たない成膜方法、例えば真空蒸着法、電子ビー
ム蒸着法、レーザー蒸着法又はＣＶＤ（chemical vapor
deposition ）法等を用いて金属膜１０２の堆積を行な
うことが考えられる。
０２の堆積工程では、金属膜１０２を構成する金属粒子
を基板１０１に向けて飛ばす際の、金属粒子１個当たり
のエネルギーを１ｅＶ以下に設定することが好ましい。
特に、金属膜１０２の堆積工程でチャンバー内が４００
Ｐａ程度の真空度である場合、前述の金属粒子１個当た
りのエネルギーは０．０５ｅＶ以上で且つ１ｅＶ以下で
あることが好ましい。その理由は次の通りである。すな
わち、基板１０１上に飛来する金属粒子のエネルギーが
高いと、基板１０１中に金属粒子が入りこんでしまうた
め、基板１０１中のシリコン原子と金属原子とが混ざり
合うというミキシング効果が生じてしまう。その結果、
金属膜１０２の下側の基板１０１表面に、合金であるシ
リサイドが形成されてしまう。シリサイドが形成された
場合、金属膜１０２の酸化処理の際にシリサイドも酸化
され、それによってシリサイド全体がシリケートからな
る界面層に変化してしまう可能性がある。従って、金属
膜１０２の堆積工程でシリサイドが形成されることは好
ましくないので、金属粒子１個当たりのエネルギーを１
ｅＶ以下に設定する必要がある。また、金属粒子１個当
たりのエネルギーを小さくする方法として、スパッタ法
に代えて、金属粒子が熱エネルギー程度の粒子エネルギ
ーしか持たない成膜方法、例えば真空蒸着法、電子ビー
ム蒸着法、レーザー蒸着法又はＣＶＤ（chemical vapor
deposition ）法等を用いて金属膜１０２の堆積を行な
うことが考えられる。
【００６３】また、第１の実施形態において、金属膜１
０２の酸化処理（図１（ｂ）参照）では、基板１０１の
温度を０℃以上で且つ３００℃以下に保持することが好
ましい。すなわち、基板１０１の温度を低くすることに
よって、基板１０１が酸化反応を起こす可能性をより低
減できる。尚、本実施形態の酸化処理とは、酸化性雰囲
気中での処理により、金属膜又は金属窒化膜を金属酸化
膜又は金属酸化窒化膜に変えることを意味する。
０２の酸化処理（図１（ｂ）参照）では、基板１０１の
温度を０℃以上で且つ３００℃以下に保持することが好
ましい。すなわち、基板１０１の温度を低くすることに
よって、基板１０１が酸化反応を起こす可能性をより低
減できる。尚、本実施形態の酸化処理とは、酸化性雰囲
気中での処理により、金属膜又は金属窒化膜を金属酸化
膜又は金属酸化窒化膜に変えることを意味する。
【００６４】ここで、本実施形態の酸化処理に用いられ
る酸化処理装置の一例、具体的にはプラズマ処理装置の
概略構成を図３に示す。図３に示すように、プラズマ処
理装置は、金属膜１０２が堆積された基板１０１が搬入
されるプラズマ処理チャンバー１５０を有する。プラズ
マ処理チャンバー１５０の底部には、下部電極１５１が
保持部材１５２を介して取り付けられており、該下部電
極１５１の上に基板１０１が配置される。下部電極１５
１には、第１のマッチングボックス１５３を介して第１
のＲＦ電源１５４からＲＦ電力が印加される。プラズマ
処理チャンバー１５０の天井部にはＲＦ電極１５５が取
り付けられていると共に、ＲＦ電極１５５には、第２の
マッチングボックス１５６を介して第２のＲＦ電源１５
７からＲＦ電力が印加される。また、プラズマ処理チャ
ンバー１５０には、プロセスガスタンク１５８からガス
供給ライン１５９を通ってＯ2 ガス又はＮ2 Ｏガス等の
酸化性ガスが導入される。プラズマ処理チャンバー１５
０に酸化性ガスが導入された状態でＲＦ電極１５５にＲ
Ｆ電力が印加されると、プラズマ１６０が発生する。こ
のとき、下部電極１５１に印加する電力によって、基板
１０１上のＨｆ金属膜（図示省略）と反応する酸素原子
（ラジカルも含む）又は酸素イオンのエネルギー、及び
酸素原子又は酸素イオンのドーズ量を制御することがで
きる。例えば下部電極１５１にＲＦ電力を印加せずにチ
ャンバー１５０内を浮遊電位にした場合、金属膜に注入
される酸化種の大部分は酸素原子である。また、下部電
極１５１にＲＦ電力を印加した場合には、酸化種のうち
酸素イオンが自己バイアス電圧によって金属膜に注入さ
れる。すなわち、Ｈｆ金属膜に対して、Ｏ2 又はＮ2 Ｏ
を含むガスを用いてプラズマ処理を行なうことにより、
Ｈｆ金属膜への酸素イオン又は酸素原子の注入深さ及び
注入量を制御しながら、Ｈｆ金属膜の酸化処理を行なう
ことができる。ここで、金属膜に注入される酸化種は、
光によってエネルギーを与えられた酸素であってもよ
い。
る酸化処理装置の一例、具体的にはプラズマ処理装置の
概略構成を図３に示す。図３に示すように、プラズマ処
理装置は、金属膜１０２が堆積された基板１０１が搬入
されるプラズマ処理チャンバー１５０を有する。プラズ
マ処理チャンバー１５０の底部には、下部電極１５１が
保持部材１５２を介して取り付けられており、該下部電
極１５１の上に基板１０１が配置される。下部電極１５
１には、第１のマッチングボックス１５３を介して第１
のＲＦ電源１５４からＲＦ電力が印加される。プラズマ
処理チャンバー１５０の天井部にはＲＦ電極１５５が取
り付けられていると共に、ＲＦ電極１５５には、第２の
マッチングボックス１５６を介して第２のＲＦ電源１５
７からＲＦ電力が印加される。また、プラズマ処理チャ
ンバー１５０には、プロセスガスタンク１５８からガス
供給ライン１５９を通ってＯ2 ガス又はＮ2 Ｏガス等の
酸化性ガスが導入される。プラズマ処理チャンバー１５
０に酸化性ガスが導入された状態でＲＦ電極１５５にＲ
Ｆ電力が印加されると、プラズマ１６０が発生する。こ
のとき、下部電極１５１に印加する電力によって、基板
１０１上のＨｆ金属膜（図示省略）と反応する酸素原子
（ラジカルも含む）又は酸素イオンのエネルギー、及び
酸素原子又は酸素イオンのドーズ量を制御することがで
きる。例えば下部電極１５１にＲＦ電力を印加せずにチ
ャンバー１５０内を浮遊電位にした場合、金属膜に注入
される酸化種の大部分は酸素原子である。また、下部電
極１５１にＲＦ電力を印加した場合には、酸化種のうち
酸素イオンが自己バイアス電圧によって金属膜に注入さ
れる。すなわち、Ｈｆ金属膜に対して、Ｏ2 又はＮ2 Ｏ
を含むガスを用いてプラズマ処理を行なうことにより、
Ｈｆ金属膜への酸素イオン又は酸素原子の注入深さ及び
注入量を制御しながら、Ｈｆ金属膜の酸化処理を行なう
ことができる。ここで、金属膜に注入される酸化種は、
光によってエネルギーを与えられた酸素であってもよ
い。
【００６５】前述のように、金属膜１０２つまりＨｆ金
属膜の酸化処理における処理深さ（Ｈｆ金属膜が酸化さ
れる厚さ）は、酸素原子又は酸素イオンのエネルギーに
よって制御される。図４は、本実施形態において様々な
エネルギーを持つ酸素イオンをＨｆ金属膜に注入した場
合における深さ方向の酸素濃度プロファイルを示す。図
４において、縦軸は濃度（単位：ｃｍ-3）であり、横軸
は注入深さ（単位：ｎｍ）である。図４に示すように、
イオン注入エネルギーが２００ｅＶ、５００ｅＶ、１ｋ
ｅＶと増大するに従って、Ｈｆ金属膜中における酸素イ
オンの飛程、つまりＨｆ金属膜の処理深さが増大する。
属膜の酸化処理における処理深さ（Ｈｆ金属膜が酸化さ
れる厚さ）は、酸素原子又は酸素イオンのエネルギーに
よって制御される。図４は、本実施形態において様々な
エネルギーを持つ酸素イオンをＨｆ金属膜に注入した場
合における深さ方向の酸素濃度プロファイルを示す。図
４において、縦軸は濃度（単位：ｃｍ-3）であり、横軸
は注入深さ（単位：ｎｍ）である。図４に示すように、
イオン注入エネルギーが２００ｅＶ、５００ｅＶ、１ｋ
ｅＶと増大するに従って、Ｈｆ金属膜中における酸素イ
オンの飛程、つまりＨｆ金属膜の処理深さが増大する。
【００６６】また、第１の実施形態において、金属膜１
０２の酸化処理で酸化処理装置としてプラズマ処理装置
を用いたが、これに代えて、イオン注入装置、イオン
源、プラズマ発生装置又はスパッタ装置等を用いてもよ
い。また、金属膜１０２の酸化処理で酸化種（酸素原子
又は酸素イオン等）にエネルギーを与えるためにプラズ
マを用いたが、これに代えて、レーザー又は紫外線等の
光によって酸素原子又は酸素イオンにエネルギーを与え
てもよい。
０２の酸化処理で酸化処理装置としてプラズマ処理装置
を用いたが、これに代えて、イオン注入装置、イオン
源、プラズマ発生装置又はスパッタ装置等を用いてもよ
い。また、金属膜１０２の酸化処理で酸化種（酸素原子
又は酸素イオン等）にエネルギーを与えるためにプラズ
マを用いたが、これに代えて、レーザー又は紫外線等の
光によって酸素原子又は酸素イオンにエネルギーを与え
てもよい。
【００６７】また、第１の実施形態において、金属膜１
０２の酸化処理の後処理として、金属酸化膜１０３が形
成された基板１０１の加熱によるアニール処理を行なう
工程（図１（ｃ）参照）は、非酸化性雰囲気中で行なわ
れることが好ましい。このようにすると、基板１０１の
酸化を防止できる。ここで、非酸化性雰囲気は、ヘリウ
ム、ネオン、アルゴン、クリプトン、キセノン、ラドン
及び窒素等のうちの少なくとも１つから構成されること
が好ましい。すなわち、非酸化性雰囲気は不活性ガスに
より構成されてもよい。また、非酸化性雰囲気は真空で
あってもよい。さらに、前述のアニール処理を行なう工
程では、基板１０１の温度を０℃以上で且つ６００℃以
下に保持することが好ましい。このようにすると、基板
１０１の酸化を防止できる。また、金属酸化膜１０３を
非晶質のままに保持できると共に、金属酸化膜１０３の
断面構造に柱状構造が生じることを防止できる。
０２の酸化処理の後処理として、金属酸化膜１０３が形
成された基板１０１の加熱によるアニール処理を行なう
工程（図１（ｃ）参照）は、非酸化性雰囲気中で行なわ
れることが好ましい。このようにすると、基板１０１の
酸化を防止できる。ここで、非酸化性雰囲気は、ヘリウ
ム、ネオン、アルゴン、クリプトン、キセノン、ラドン
及び窒素等のうちの少なくとも１つから構成されること
が好ましい。すなわち、非酸化性雰囲気は不活性ガスに
より構成されてもよい。また、非酸化性雰囲気は真空で
あってもよい。さらに、前述のアニール処理を行なう工
程では、基板１０１の温度を０℃以上で且つ６００℃以
下に保持することが好ましい。このようにすると、基板
１０１の酸化を防止できる。また、金属酸化膜１０３を
非晶質のままに保持できると共に、金属酸化膜１０３の
断面構造に柱状構造が生じることを防止できる。
【００６８】図５は、本実施形態の変形例として、シリ
コン基板上に堆積されたＨｆ金属層の厚さを色々変えな
がら該Ｈｆ金属層の上にＨｆＯ2 からなる一定の厚さの
金属酸化物層を堆積した場合における、シリコン基板の
透過型電子顕微鏡像（模式図）、並びに熱処理後の高誘
電率層（ｈｉｇｈ−ｋ層）及び界面層のそれぞれの物理
膜厚を示している。ここで、ｈｉｇｈ−ｋ層は、一定の
厚さの金属酸化物層を堆積した際に該金属酸化物層と、
Ｈｆ金属層が酸化されてなる金属酸化物層とが一体化し
て形成されたものである。
コン基板上に堆積されたＨｆ金属層の厚さを色々変えな
がら該Ｈｆ金属層の上にＨｆＯ2 からなる一定の厚さの
金属酸化物層を堆積した場合における、シリコン基板の
透過型電子顕微鏡像（模式図）、並びに熱処理後の高誘
電率層（ｈｉｇｈ−ｋ層）及び界面層のそれぞれの物理
膜厚を示している。ここで、ｈｉｇｈ−ｋ層は、一定の
厚さの金属酸化物層を堆積した際に該金属酸化物層と、
Ｈｆ金属層が酸化されてなる金属酸化物層とが一体化し
て形成されたものである。
【００６９】図５のケース（ａ）に示すように、Ｈｆ金
属層を形成せずに（Ｈｆ金属層の堆積膜厚が０ｎｍ）、
厚さ１．３ｎｍのＨｆＯ2 層のみを堆積した場合には、
界面層の厚さが２．８ｎｍとなる一方、ｈｉｇｈ−ｋ層
（つまり熱処理後のＨｆＯ2層）の厚さは１．６ｎｍと
なる。すなわち、この場合、界面層の厚さの方が大き
い。
属層を形成せずに（Ｈｆ金属層の堆積膜厚が０ｎｍ）、
厚さ１．３ｎｍのＨｆＯ2 層のみを堆積した場合には、
界面層の厚さが２．８ｎｍとなる一方、ｈｉｇｈ−ｋ層
（つまり熱処理後のＨｆＯ2層）の厚さは１．６ｎｍと
なる。すなわち、この場合、界面層の厚さの方が大き
い。
【００７０】図５のケース（ｂ）に示すように、厚さ
１．３ｎｍのＨｆ金属層の上に厚さ１．３ｎｍのＨｆＯ
2 層を堆積した場合には、界面層の厚さが１．７ｎｍと
なる一方、熱処理後のＨｆＯ2 層の厚さは３．９ｎｍと
なる。すなわち、この場合、界面層の厚さの方が小さく
なる。
１．３ｎｍのＨｆ金属層の上に厚さ１．３ｎｍのＨｆＯ
2 層を堆積した場合には、界面層の厚さが１．７ｎｍと
なる一方、熱処理後のＨｆＯ2 層の厚さは３．９ｎｍと
なる。すなわち、この場合、界面層の厚さの方が小さく
なる。
【００７１】図５のケース（ｃ）に示すように、厚さ
２．６ｎｍのＨｆ金属層の上に厚さ１．３ｎｍのＨｆＯ
2 層を堆積した場合には、界面層の厚さが０．８ｎｍと
なる一方、熱処理後のＨｆＯ2 層の厚さは５．７ｎｍと
なる。すなわち、この場合、界面層の厚さがさらに小さ
くなっている。
２．６ｎｍのＨｆ金属層の上に厚さ１．３ｎｍのＨｆＯ
2 層を堆積した場合には、界面層の厚さが０．８ｎｍと
なる一方、熱処理後のＨｆＯ2 層の厚さは５．７ｎｍと
なる。すなわち、この場合、界面層の厚さがさらに小さ
くなっている。
【００７２】図５のケース（ｄ）に示すように、厚さ
３．９ｎｍのＨｆ金属層の上に厚さ１．３ｎｍのＨｆＯ
2 層を堆積した場合には、界面層の厚さが０．５ｎｍと
なる一方、熱処理後のＨｆＯ2 層の厚さは７ｎｍとな
る。すなわち、この場合、界面層の厚さが最小となる。
３．９ｎｍのＨｆ金属層の上に厚さ１．３ｎｍのＨｆＯ
2 層を堆積した場合には、界面層の厚さが０．５ｎｍと
なる一方、熱処理後のＨｆＯ2 層の厚さは７ｎｍとな
る。すなわち、この場合、界面層の厚さが最小となる。
【００７３】以上に説明した内容をよりわかりやすくす
るため、図５に示すデータのうちＨｆ金属層の堆積膜厚
と界面層の物理膜厚との相関関係を図６に示す。図５及
び図６からわかるように、初期金属層（Ｈｆ金属層）の
厚さが増加するにつれて、界面層の厚さが小さくなる。
これは、初期金属層の存在によって基板表面への酸素の
供給が抑制されて界面層形成が抑制されたからである。
るため、図５に示すデータのうちＨｆ金属層の堆積膜厚
と界面層の物理膜厚との相関関係を図６に示す。図５及
び図６からわかるように、初期金属層（Ｈｆ金属層）の
厚さが増加するにつれて、界面層の厚さが小さくなる。
これは、初期金属層の存在によって基板表面への酸素の
供給が抑制されて界面層形成が抑制されたからである。
【００７４】すなわち、基板上に金属層を堆積した後に
該金属層の上に金属酸化物層を堆積するという方法によ
って、シリケートからなる低誘電率界面層の形成を抑え
ながらｈｉｇｈ−ｋゲート絶縁膜を形成することができ
る。尚、この方法を用いることによって界面層の形成を
極力防止することができる一方、この方法を用いる際の
条件を変化させることにより、極薄の界面層を形成する
ことも可能である。具体的には、界面層の厚さを１．７
ｎｍ以下に抑制できれば、高誘電率膜を堆積することに
よって、ＭＯＳＦＥＴの性能を向上させる効果が得られ
る。それに対して、界面層の厚さが２ｎｍ程度以上にな
ると、高誘電率膜を厚く堆積しても、ＭＯＳＦＥＴの性
能を向上させる効果は生じない。従って、基板上に金属
層を堆積した後に該金属層の上に金属酸化物層を堆積す
る方法を用いる場合には、界面層の厚さを１．７ｎｍ以
下に抑制すること、好ましくは界面層を形成しないこと
が望まれる。
該金属層の上に金属酸化物層を堆積するという方法によ
って、シリケートからなる低誘電率界面層の形成を抑え
ながらｈｉｇｈ−ｋゲート絶縁膜を形成することができ
る。尚、この方法を用いることによって界面層の形成を
極力防止することができる一方、この方法を用いる際の
条件を変化させることにより、極薄の界面層を形成する
ことも可能である。具体的には、界面層の厚さを１．７
ｎｍ以下に抑制できれば、高誘電率膜を堆積することに
よって、ＭＯＳＦＥＴの性能を向上させる効果が得られ
る。それに対して、界面層の厚さが２ｎｍ程度以上にな
ると、高誘電率膜を厚く堆積しても、ＭＯＳＦＥＴの性
能を向上させる効果は生じない。従って、基板上に金属
層を堆積した後に該金属層の上に金属酸化物層を堆積す
る方法を用いる場合には、界面層の厚さを１．７ｎｍ以
下に抑制すること、好ましくは界面層を形成しないこと
が望まれる。
【００７５】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第２の実施形態が第１の実施
形態と異なっている点は、第１の実施形態の金属膜（Ｈ
ｆ金属膜）１０２に代えて、金属窒化膜（窒化ハフニウ
ム（ＨｆＮ）膜）を用いることである。この点以外につ
いては、特に説明しない限り、第２の実施形態は基本的
に第１の実施形態と同様である。
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第２の実施形態が第１の実施
形態と異なっている点は、第１の実施形態の金属膜（Ｈ
ｆ金属膜）１０２に代えて、金属窒化膜（窒化ハフニウ
ム（ＨｆＮ）膜）を用いることである。この点以外につ
いては、特に説明しない限り、第２の実施形態は基本的
に第１の実施形態と同様である。
【００７６】図７（ａ）〜（ｃ）は、第２の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、図７（ａ）〜（ｃ）においては、図１（ａ）〜
（ｄ）に示す第１の実施形態と同一の構成要素には同一
の符号を付すことにより、説明を省略する。
係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、図７（ａ）〜（ｃ）においては、図１（ａ）〜
（ｄ）に示す第１の実施形態と同一の構成要素には同一
の符号を付すことにより、説明を省略する。
【００７７】まず、図７（ａ）に示すように、チャンバ
ー（図示省略）内にシリコンからなる基板１０１を搬入
すると共に該チャンバー内に、例えばＨｆ金属からなる
ターゲット１１１を用意した後、チャンバー内にＡｒガ
スとＮ2 ガスとの混合ガス１１５を導入する。これによ
り、チャンバー内は非酸化性雰囲気となる。その後、チ
ャンバー内に電圧を印加することによって放電を起こ
す。このようすると、反応性スパッタによって基板１０
１に向けてＨｆ原子１２１及びＮ原子１２３を飛ばすこ
とができ、それにより基板１０１上に、ＨｆＮからなる
金属窒化膜１３１を堆積できる。尚、ＡｒガスとＮ2 ガ
スとの混合ガス１１５を用いる代わりに、Ａｒガス以外
の不活性ガスとＮ2 ガスとの混合ガスを用いてもよい。
ー（図示省略）内にシリコンからなる基板１０１を搬入
すると共に該チャンバー内に、例えばＨｆ金属からなる
ターゲット１１１を用意した後、チャンバー内にＡｒガ
スとＮ2 ガスとの混合ガス１１５を導入する。これによ
り、チャンバー内は非酸化性雰囲気となる。その後、チ
ャンバー内に電圧を印加することによって放電を起こ
す。このようすると、反応性スパッタによって基板１０
１に向けてＨｆ原子１２１及びＮ原子１２３を飛ばすこ
とができ、それにより基板１０１上に、ＨｆＮからなる
金属窒化膜１３１を堆積できる。尚、ＡｒガスとＮ2 ガ
スとの混合ガス１１５を用いる代わりに、Ａｒガス以外
の不活性ガスとＮ2 ガスとの混合ガスを用いてもよい。
【００７８】次に、酸化性雰囲気中において金属窒化膜
１３１を酸化させることにより、図７（ｂ）に示すよう
に、ＨｆＯＮからなる金属酸化窒化膜１３２を形成す
る。具体的には、金属窒化膜１３１が堆積された基板１
０１をプラズマ処理装置のプラズマ処理チャンバー（図
示省略）に搬入して、基板１０１を下部電極（図示省
略）の上に設置する。続いて、プラズマ処理チャンバー
内に、Ｏ2 ガス１１３を導入した後、プラズマ処理装置
のＲＦ電極（図示省略）にＲＦ電力を印加することによ
り、Ｏ2 ガス１１３からなるプラズマを発生させる。続
いて、基板１０１が設置された下部電極に電力を印加す
ると、ラジカルを含む酸素原子及び酸素イオン等の酸化
種１２２が、金属窒化膜１３１に向かって飛んでいく。
すなわち、ＨｆＮからなる金属窒化膜１３１に対して、
Ｏ2 ガス１１３を用いてプラズマ処理を行なうことによ
り、金属窒化膜１３１に酸素を注入し、それによってＨ
ｆＯＮからなる金属酸化窒化膜１３２を形成する。尚、
Ｏ2 ガス１１３を用いる代わりにＮ2 Ｏガス等を用いて
もよい。
１３１を酸化させることにより、図７（ｂ）に示すよう
に、ＨｆＯＮからなる金属酸化窒化膜１３２を形成す
る。具体的には、金属窒化膜１３１が堆積された基板１
０１をプラズマ処理装置のプラズマ処理チャンバー（図
示省略）に搬入して、基板１０１を下部電極（図示省
略）の上に設置する。続いて、プラズマ処理チャンバー
内に、Ｏ2 ガス１１３を導入した後、プラズマ処理装置
のＲＦ電極（図示省略）にＲＦ電力を印加することによ
り、Ｏ2 ガス１１３からなるプラズマを発生させる。続
いて、基板１０１が設置された下部電極に電力を印加す
ると、ラジカルを含む酸素原子及び酸素イオン等の酸化
種１２２が、金属窒化膜１３１に向かって飛んでいく。
すなわち、ＨｆＮからなる金属窒化膜１３１に対して、
Ｏ2 ガス１１３を用いてプラズマ処理を行なうことによ
り、金属窒化膜１３１に酸素を注入し、それによってＨ
ｆＯＮからなる金属酸化窒化膜１３２を形成する。尚、
Ｏ2 ガス１１３を用いる代わりにＮ2 Ｏガス等を用いて
もよい。
【００７９】次に、図７（ｂ）に示す金属窒化膜１３１
の酸化処理の後処理として、金属酸化窒化膜１３２が形
成された基板１０１を加熱する。具体的には、図７
（ｃ）に示すように、チャンバー（図示省略）内に、基
板１０１を搬入すると共に該チャンバー内にＮ2 ガス１
１４を導入する。これにより、チャンバー内は非酸化性
雰囲気となる。その後、基板１０１の加熱によるアニー
ル処理を行なう。これにより、基板１０１表面への酸素
供給を避けながら、言い換えると、界面層の形成を防止
しながら、金属酸化窒化膜１３２における酸素濃度分布
を均一化することができる。すなわち、化学量論的組成
比を持つ金属酸化窒化膜１３２が得られる。尚、Ｎ2 ガ
ス１１４によって非酸化性雰囲気を構成する代わりに、
他の不活性ガスによって非酸化性雰囲気を構成してもよ
い。
の酸化処理の後処理として、金属酸化窒化膜１３２が形
成された基板１０１を加熱する。具体的には、図７
（ｃ）に示すように、チャンバー（図示省略）内に、基
板１０１を搬入すると共に該チャンバー内にＮ2 ガス１
１４を導入する。これにより、チャンバー内は非酸化性
雰囲気となる。その後、基板１０１の加熱によるアニー
ル処理を行なう。これにより、基板１０１表面への酸素
供給を避けながら、言い換えると、界面層の形成を防止
しながら、金属酸化窒化膜１３２における酸素濃度分布
を均一化することができる。すなわち、化学量論的組成
比を持つ金属酸化窒化膜１３２が得られる。尚、Ｎ2 ガ
ス１１４によって非酸化性雰囲気を構成する代わりに、
他の不活性ガスによって非酸化性雰囲気を構成してもよ
い。
【００８０】その後、図示は省略しているが、第１の実
施形態の金属酸化膜１０３に代えて金属酸化窒化膜１３
２をゲート絶縁膜として用いて、第１の実施形態におけ
る図１（ｄ）に示す工程と同様に、ｎ型ＭＯＳＦＥＴを
完成させる。
施形態の金属酸化膜１０３に代えて金属酸化窒化膜１３
２をゲート絶縁膜として用いて、第１の実施形態におけ
る図１（ｄ）に示す工程と同様に、ｎ型ＭＯＳＦＥＴを
完成させる。
【００８１】第２の実施形態によると、第１の実施形態
の効果に加えて次のような効果が得られる。すなわち、
基板１０１上に金属窒化膜１３１を形成した後、金属窒
化膜１３１を酸化させるので、基板１０１が酸化性雰囲
気に直接さらされることがない。また、金属窒化膜１３
１中に含まれている窒素原子と、基板１０１最表面のシ
リコン原子とが結合してＳｉＮが形成される。このた
め、基板１０１中のシリコン原子が拡散して酸素原子と
結合すること、つまり界面層が形成されることをより確
実に防止できる。
の効果に加えて次のような効果が得られる。すなわち、
基板１０１上に金属窒化膜１３１を形成した後、金属窒
化膜１３１を酸化させるので、基板１０１が酸化性雰囲
気に直接さらされることがない。また、金属窒化膜１３
１中に含まれている窒素原子と、基板１０１最表面のシ
リコン原子とが結合してＳｉＮが形成される。このた
め、基板１０１中のシリコン原子が拡散して酸素原子と
結合すること、つまり界面層が形成されることをより確
実に防止できる。
【００８２】尚、第２の実施形態において、金属窒化膜
１３１として窒化ハフニウム膜を用いたが、これに代え
て、窒化ジルコニウム膜、窒化チタン膜、窒化タンタル
膜、窒化アルミニウム膜又は窒化ランタノイド膜等を用
いてもよい。または、金属窒化膜１３１は、窒化ハフニ
ウム、窒化ジルコニウム、窒化チタン、窒化タンタル、
窒化アルミニウム及び窒化ランタノイドのうちの少なく
とも１つから構成されていてもよい。このようにする
と、基板１０１が酸化性雰囲気に直接さらされることを
防止しながら、誘電率の高い金属酸化窒化膜を形成でき
る。
１３１として窒化ハフニウム膜を用いたが、これに代え
て、窒化ジルコニウム膜、窒化チタン膜、窒化タンタル
膜、窒化アルミニウム膜又は窒化ランタノイド膜等を用
いてもよい。または、金属窒化膜１３１は、窒化ハフニ
ウム、窒化ジルコニウム、窒化チタン、窒化タンタル、
窒化アルミニウム及び窒化ランタノイドのうちの少なく
とも１つから構成されていてもよい。このようにする
と、基板１０１が酸化性雰囲気に直接さらされることを
防止しながら、誘電率の高い金属酸化窒化膜を形成でき
る。
【００８３】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第３の実施形態が第１の実施
形態と異なっている点は、第１の実施形態の金属膜（Ｈ
ｆ金属膜）１０２に代えて、金属酸化膜（酸化ハフニウ
ム（ＨｆＯ2 ）膜）を用いることである。この点以外に
ついては、特に説明しない限り、第３の実施形態は基本
的に第１の実施形態と同様である。
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第３の実施形態が第１の実施
形態と異なっている点は、第１の実施形態の金属膜（Ｈ
ｆ金属膜）１０２に代えて、金属酸化膜（酸化ハフニウ
ム（ＨｆＯ2 ）膜）を用いることである。この点以外に
ついては、特に説明しない限り、第３の実施形態は基本
的に第１の実施形態と同様である。
【００８４】図８（ａ）〜（ｃ）は、第３の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、図８（ａ）〜（ｃ）においては、図１（ａ）〜
（ｄ）に示す第１の実施形態と同一の構成要素には同一
の符号を付すことにより、説明を省略する。
係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、図８（ａ）〜（ｃ）においては、図１（ａ）〜
（ｄ）に示す第１の実施形態と同一の構成要素には同一
の符号を付すことにより、説明を省略する。
【００８５】まず、図８（ａ）に示すように、チャンバ
ー（図示省略）内にシリコンからなる基板１０１を搬入
すると共に該チャンバー内に、例えば酸化ハフニウム
（ＨｆＯ2 ）からなるターゲット１１６を用意した後、
チャンバー内にＡｒガス１１２を導入する。これによ
り、チャンバー内は非酸化性雰囲気となる。その後、チ
ャンバー内に電圧を印加することによって放電を起こ
す。このようすると、反応性スパッタによって基板１０
１に向けてＨｆ原子１２１及び酸素原子１２４を飛ばす
ことができ、それにより基板１０１上に、ＨｆＯ
2-x （０＜ｘ＜２）からなる金属酸化膜１３３を堆積で
きる。金属酸化膜１３３においては、化学量論的組成比
と比べて酸素がやや欠損している。
ー（図示省略）内にシリコンからなる基板１０１を搬入
すると共に該チャンバー内に、例えば酸化ハフニウム
（ＨｆＯ2 ）からなるターゲット１１６を用意した後、
チャンバー内にＡｒガス１１２を導入する。これによ
り、チャンバー内は非酸化性雰囲気となる。その後、チ
ャンバー内に電圧を印加することによって放電を起こ
す。このようすると、反応性スパッタによって基板１０
１に向けてＨｆ原子１２１及び酸素原子１２４を飛ばす
ことができ、それにより基板１０１上に、ＨｆＯ
2-x （０＜ｘ＜２）からなる金属酸化膜１３３を堆積で
きる。金属酸化膜１３３においては、化学量論的組成比
と比べて酸素がやや欠損している。
【００８６】次に、酸化性雰囲気中において金属酸化膜
１３３を酸化させることにより、図８（ｂ）に示すよう
に、ＨｆＯ2 からなる金属酸化膜１３４、つまり化学量
論的組成比を持つ金属酸化膜１３４を形成する。具体的
には、金属酸化膜１３３が堆積された基板１０１をプラ
ズマ処理装置のプラズマ処理チャンバー（図示省略）に
搬入して、基板１０１を下部電極（図示省略）の上に設
置する。続いて、プラズマ処理チャンバー内に、Ｏ2 ガ
ス１１３を導入した後、プラズマ処理装置のＲＦ電極
（図示省略）にＲＦ電力を印加することにより、Ｏ2 ガ
ス１１３からなるプラズマを発生させる。続いて、基板
１０１が設置された下部電極に電力を印加すると、ラジ
カルを含む酸素原子及び酸素イオン等の酸化種１２２が
金属酸化膜１３３に向かって飛んでいく。すなわち、Ｈ
ｆＯ2-x からなる金属酸化膜１３３に対して、Ｏ2 ガス
１１３を用いてプラズマ処理を行なうことにより、金属
酸化膜１３３に酸素を注入し、それによってＨｆＯ2 か
らなる金属酸化膜１３４を形成する。尚、Ｏ2 ガス１１
３を用いる代わりにＮ2 Ｏガス等を用いてもよい。
１３３を酸化させることにより、図８（ｂ）に示すよう
に、ＨｆＯ2 からなる金属酸化膜１３４、つまり化学量
論的組成比を持つ金属酸化膜１３４を形成する。具体的
には、金属酸化膜１３３が堆積された基板１０１をプラ
ズマ処理装置のプラズマ処理チャンバー（図示省略）に
搬入して、基板１０１を下部電極（図示省略）の上に設
置する。続いて、プラズマ処理チャンバー内に、Ｏ2 ガ
ス１１３を導入した後、プラズマ処理装置のＲＦ電極
（図示省略）にＲＦ電力を印加することにより、Ｏ2 ガ
ス１１３からなるプラズマを発生させる。続いて、基板
１０１が設置された下部電極に電力を印加すると、ラジ
カルを含む酸素原子及び酸素イオン等の酸化種１２２が
金属酸化膜１３３に向かって飛んでいく。すなわち、Ｈ
ｆＯ2-x からなる金属酸化膜１３３に対して、Ｏ2 ガス
１１３を用いてプラズマ処理を行なうことにより、金属
酸化膜１３３に酸素を注入し、それによってＨｆＯ2 か
らなる金属酸化膜１３４を形成する。尚、Ｏ2 ガス１１
３を用いる代わりにＮ2 Ｏガス等を用いてもよい。
【００８７】次に、図８（ｂ）に示す金属酸化膜１３３
の酸化処理の後処理として、金属酸化膜１３４が形成さ
れた基板１０１を加熱する。具体的には、図８（ｃ）に
示すように、チャンバー（図示省略）内に、基板１０１
を搬入すると共に該チャンバー内にＮ2 ガス１１４を導
入する。これにより、チャンバー内は非酸化性雰囲気と
なる。その後、基板１０１の加熱によるアニール処理を
行なう。これにより、基板１０１表面への酸素供給を避
けながら、言い換えると、界面層の形成を防止しなが
ら、金属酸化膜１３４の電気特性をさらに向上させるこ
とができる。尚、Ｎ2 ガス１１４によって非酸化性雰囲
気を構成する代わりに、他の不活性ガスによって非酸化
性雰囲気を構成してもよい。
の酸化処理の後処理として、金属酸化膜１３４が形成さ
れた基板１０１を加熱する。具体的には、図８（ｃ）に
示すように、チャンバー（図示省略）内に、基板１０１
を搬入すると共に該チャンバー内にＮ2 ガス１１４を導
入する。これにより、チャンバー内は非酸化性雰囲気と
なる。その後、基板１０１の加熱によるアニール処理を
行なう。これにより、基板１０１表面への酸素供給を避
けながら、言い換えると、界面層の形成を防止しなが
ら、金属酸化膜１３４の電気特性をさらに向上させるこ
とができる。尚、Ｎ2 ガス１１４によって非酸化性雰囲
気を構成する代わりに、他の不活性ガスによって非酸化
性雰囲気を構成してもよい。
【００８８】その後、図示は省略しているが、第１の実
施形態の金属酸化膜１０３に代えて金属酸化膜１３４を
ゲート絶縁膜として用いて、第１の実施形態における図
１（ｄ）に示す工程と同様に、ｎ型ＭＯＳＦＥＴを完成
させる。
施形態の金属酸化膜１０３に代えて金属酸化膜１３４を
ゲート絶縁膜として用いて、第１の実施形態における図
１（ｄ）に示す工程と同様に、ｎ型ＭＯＳＦＥＴを完成
させる。
【００８９】第３の実施形態によると、基板１０１を酸
化性雰囲気に直接さらすことなく基板上に金属酸化膜１
３４を形成するので、第１の実施形態と同様に、基板１
０１の酸化を極力抑えながら、言い換えると、シリケー
ト等からなる低誘電率界面層の形成を抑えながら、高誘
電率材料である金属酸化膜１３４のみからなるゲート絶
縁膜を形成できる。
化性雰囲気に直接さらすことなく基板上に金属酸化膜１
３４を形成するので、第１の実施形態と同様に、基板１
０１の酸化を極力抑えながら、言い換えると、シリケー
ト等からなる低誘電率界面層の形成を抑えながら、高誘
電率材料である金属酸化膜１３４のみからなるゲート絶
縁膜を形成できる。
【００９０】尚、第３の実施形態において、金属酸化膜
１３３（つまり金属酸化膜１３４）として酸化ハフニウ
ム膜を用いたが、これに代えて、酸化ジルコニウム膜、
酸化チタン膜、酸化タンタル膜、酸化アルミニウム膜又
は酸化ランタノイド膜等を用いてもよい。または、金属
酸化膜１３３は、酸化ハフニウム、酸化ジルコニウム、
酸化チタン、酸化タンタル、酸化アルミニウム及び酸化
ランタノイドのうちの少なくとも１つから構成されてい
てもよい。このようにすると、基板１０１が酸化反応を
起こすことを防止しながら、誘電率の高い金属酸化膜を
形成できる。
１３３（つまり金属酸化膜１３４）として酸化ハフニウ
ム膜を用いたが、これに代えて、酸化ジルコニウム膜、
酸化チタン膜、酸化タンタル膜、酸化アルミニウム膜又
は酸化ランタノイド膜等を用いてもよい。または、金属
酸化膜１３３は、酸化ハフニウム、酸化ジルコニウム、
酸化チタン、酸化タンタル、酸化アルミニウム及び酸化
ランタノイドのうちの少なくとも１つから構成されてい
てもよい。このようにすると、基板１０１が酸化反応を
起こすことを防止しながら、誘電率の高い金属酸化膜を
形成できる。
【００９１】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第４の実施形態が第１の実施
形態と異なっている点は次の通りである。すなわち、第
４の実施形態においては、形成しようとするゲート絶縁
膜の膜厚よりも、金属膜（初期金属層）の酸化処理によ
って形成される金属酸化膜の膜厚が小さいので、金属膜
の堆積及び酸化処理を繰り返すことにより金属酸化膜の
膜厚を増大させ、それによって得られた、所望の厚さを
持つ金属酸化膜をゲート絶縁膜として用いる。この点以
外については、特に説明しない限り、第４の実施形態は
基本的に第１の実施形態と同様である。
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第４の実施形態が第１の実施
形態と異なっている点は次の通りである。すなわち、第
４の実施形態においては、形成しようとするゲート絶縁
膜の膜厚よりも、金属膜（初期金属層）の酸化処理によ
って形成される金属酸化膜の膜厚が小さいので、金属膜
の堆積及び酸化処理を繰り返すことにより金属酸化膜の
膜厚を増大させ、それによって得られた、所望の厚さを
持つ金属酸化膜をゲート絶縁膜として用いる。この点以
外については、特に説明しない限り、第４の実施形態は
基本的に第１の実施形態と同様である。
【００９２】図９（ａ）〜（ｄ）は、第４の実施形態に
係る半導体装置の製造方法（具体的にはＨｆＯ2 からな
るゲート絶縁膜の形成方法）の各工程を示す断面図であ
る。尚、図９（ａ）〜（ｄ）においては、図１（ａ）〜
（ｄ）に示す第１の実施形態と同一の構成要素には同一
の符号を付すことにより、説明を省略する。
係る半導体装置の製造方法（具体的にはＨｆＯ2 からな
るゲート絶縁膜の形成方法）の各工程を示す断面図であ
る。尚、図９（ａ）〜（ｄ）においては、図１（ａ）〜
（ｄ）に示す第１の実施形態と同一の構成要素には同一
の符号を付すことにより、説明を省略する。
【００９３】まず、シリコンからなる基板１０１の表面
上に存在する自然酸化膜（図示省略）をフッ酸水溶液を
用いて除去することにより、基板１０１上においてシリ
コン清浄表面を露出させる。次に、図９（ａ）に示すよ
うに、成膜装置のチャンバー（図示省略）内に基板１０
１を搬入すると共に該チャンバー内に、例えばＨｆ金属
からなるターゲット１１１を用意した後、チャンバー内
にＡｒガス１１２を導入する。これにより、チャンバー
内は非酸化性雰囲気となる。尚、非酸化性雰囲気、つま
り実質的に酸素を含まない雰囲気をＡｒガス１１２以外
の不活性ガスで構成してもよい。その後、チャンバー内
に直流電圧を印加することによって放電を起こす。この
ようすると、Ｈｆ金属からなるターゲット１１１からＨ
ｆ原子１２１が反応性スパッタによって基板１０１に向
かって飛んでいき、それにより基板１０１上に、Ｈｆ金
属からなる第１の金属膜１３５が堆積される。ここで、
スパッタ時間を制御することにより所望の厚さを持つ第
１の金属膜（Ｈｆ金属膜）１３５を得ることができる。
また、第１の金属膜１３５の堆積を、Ｈｆ金属の結晶化
温度（約６００℃）以下の基板温度で行なった場合に
は、断面構造に柱状構造が見られない、非晶質のＨｆ金
属膜を形成できる。
上に存在する自然酸化膜（図示省略）をフッ酸水溶液を
用いて除去することにより、基板１０１上においてシリ
コン清浄表面を露出させる。次に、図９（ａ）に示すよ
うに、成膜装置のチャンバー（図示省略）内に基板１０
１を搬入すると共に該チャンバー内に、例えばＨｆ金属
からなるターゲット１１１を用意した後、チャンバー内
にＡｒガス１１２を導入する。これにより、チャンバー
内は非酸化性雰囲気となる。尚、非酸化性雰囲気、つま
り実質的に酸素を含まない雰囲気をＡｒガス１１２以外
の不活性ガスで構成してもよい。その後、チャンバー内
に直流電圧を印加することによって放電を起こす。この
ようすると、Ｈｆ金属からなるターゲット１１１からＨ
ｆ原子１２１が反応性スパッタによって基板１０１に向
かって飛んでいき、それにより基板１０１上に、Ｈｆ金
属からなる第１の金属膜１３５が堆積される。ここで、
スパッタ時間を制御することにより所望の厚さを持つ第
１の金属膜（Ｈｆ金属膜）１３５を得ることができる。
また、第１の金属膜１３５の堆積を、Ｈｆ金属の結晶化
温度（約６００℃）以下の基板温度で行なった場合に
は、断面構造に柱状構造が見られない、非晶質のＨｆ金
属膜を形成できる。
【００９４】次に、酸化性雰囲気中において第１の金属
膜１３５を酸化させることにより、図９（ｂ）に示すよ
うに、ＨｆＯ2 からなる第１の金属酸化膜１３６を形成
する。具体的には、第１の金属膜１３５が堆積された基
板１０１をプラズマ処理装置のプラズマ処理チャンバー
（図示省略）に搬入して、基板１０１を下部電極（図示
省略）の上に設置する。続いて、プラズマ処理チャンバ
ー内に、Ｏ2 ガス１１３を導入した後、プラズマ処理装
置のＲＦ電極（図示省略）にＲＦ電力を印加することに
より、Ｏ2 ガス１１３からなるプラズマを発生させる。
続いて、基板１０１が設置された下部電極に電力を印加
すると、ラジカルを含む酸素原子及び酸素イオン等の酸
化種１２２が、第１の金属膜１３５に向かって飛んでい
く。すなわち、Ｈｆ金属からなる第１の金属膜１３５に
対して、Ｏ2 ガス１１３を用いてプラズマ処理を行なう
ことにより、第１の金属膜１３５に酸素を注入し、それ
によってＨｆＯ2 からなる第１の金属酸化膜１３６を形
成する。尚、Ｏ2 ガス１１３を用いる代わりにＮ2 Ｏガ
ス等を用いてもよい。
膜１３５を酸化させることにより、図９（ｂ）に示すよ
うに、ＨｆＯ2 からなる第１の金属酸化膜１３６を形成
する。具体的には、第１の金属膜１３５が堆積された基
板１０１をプラズマ処理装置のプラズマ処理チャンバー
（図示省略）に搬入して、基板１０１を下部電極（図示
省略）の上に設置する。続いて、プラズマ処理チャンバ
ー内に、Ｏ2 ガス１１３を導入した後、プラズマ処理装
置のＲＦ電極（図示省略）にＲＦ電力を印加することに
より、Ｏ2 ガス１１３からなるプラズマを発生させる。
続いて、基板１０１が設置された下部電極に電力を印加
すると、ラジカルを含む酸素原子及び酸素イオン等の酸
化種１２２が、第１の金属膜１３５に向かって飛んでい
く。すなわち、Ｈｆ金属からなる第１の金属膜１３５に
対して、Ｏ2 ガス１１３を用いてプラズマ処理を行なう
ことにより、第１の金属膜１３５に酸素を注入し、それ
によってＨｆＯ2 からなる第１の金属酸化膜１３６を形
成する。尚、Ｏ2 ガス１１３を用いる代わりにＮ2 Ｏガ
ス等を用いてもよい。
【００９５】次に、図９（ａ）に示す工程と同様に、図
９（ｃ）に示すように、Ｈｆ金属からなるターゲット１
１１を用いて、Ａｒガス１１２により構成される雰囲気
（実質的に酸素を含まない非酸化性雰囲気）中でＨｆ原
子１２１を反応性スパッタによって基板１０１に向けて
飛ばす。これにより、第１の金属酸化膜１３６の上に、
Ｈｆ金属からなる第２の金属膜１３７が堆積される。
９（ｃ）に示すように、Ｈｆ金属からなるターゲット１
１１を用いて、Ａｒガス１１２により構成される雰囲気
（実質的に酸素を含まない非酸化性雰囲気）中でＨｆ原
子１２１を反応性スパッタによって基板１０１に向けて
飛ばす。これにより、第１の金属酸化膜１３６の上に、
Ｈｆ金属からなる第２の金属膜１３７が堆積される。
【００９６】次に、図９（ｂ）に示す工程と同様に、図
９（ｄ）に示すように、Ｏ2 ガス１１３を用いてプラズ
マ処理を行なうことにより、ラジカルを含む酸素原子及
び酸素イオン等の酸化種１２２を第２の金属膜１３７に
向けて飛ばす。これにより、第２の金属膜１３７が酸化
されて、ＨｆＯ2 からなる第２の金属酸化膜１３８が形
成される。
９（ｄ）に示すように、Ｏ2 ガス１１３を用いてプラズ
マ処理を行なうことにより、ラジカルを含む酸素原子及
び酸素イオン等の酸化種１２２を第２の金属膜１３７に
向けて飛ばす。これにより、第２の金属膜１３７が酸化
されて、ＨｆＯ2 からなる第２の金属酸化膜１３８が形
成される。
【００９７】本実施形態では、以上のように金属膜の堆
積と該金属膜を酸化性雰囲気にさらす工程とを繰り返し
行なうことにより、金属酸化膜（正確には金属酸化膜の
積層体）の最終的な膜厚を所望の値にすることができ
る。ここで、金属膜に酸化処理を施す際の金属膜（Ｈｆ
金属膜）の膜厚を、酸素イオン等の酸化種の飛程とほぼ
同等又はそれ以下とすることにより、基板上への酸素供
給に起因する界面層形成を抑制することができる。
積と該金属膜を酸化性雰囲気にさらす工程とを繰り返し
行なうことにより、金属酸化膜（正確には金属酸化膜の
積層体）の最終的な膜厚を所望の値にすることができ
る。ここで、金属膜に酸化処理を施す際の金属膜（Ｈｆ
金属膜）の膜厚を、酸素イオン等の酸化種の飛程とほぼ
同等又はそれ以下とすることにより、基板上への酸素供
給に起因する界面層形成を抑制することができる。
【００９８】尚、前述の金属膜の堆積及び酸化処理の繰
り返しが終わった時点では、金属酸化膜の積層体におけ
る、酸素原子と金属原子（Ｈｆ原子）との結合状態及び
酸素濃度分布の均一性は不十分である。このため、十分
な電気特性を持つ金属酸化膜を得るために、前述の金属
膜の堆積及び酸化処理の繰り返しにより最終的な膜厚に
達した金属酸化膜に対してアニール処理を行なう必要が
ある。その後、図示は省略しているが、第１の実施形態
の金属酸化膜１０３に代えて、最終的な膜厚に達した金
属酸化膜をゲート絶縁膜として用いて、第１の実施形態
における図１（ｄ）に示す工程と同様に、ｎ型ＭＯＳＦ
ＥＴを完成させる。
り返しが終わった時点では、金属酸化膜の積層体におけ
る、酸素原子と金属原子（Ｈｆ原子）との結合状態及び
酸素濃度分布の均一性は不十分である。このため、十分
な電気特性を持つ金属酸化膜を得るために、前述の金属
膜の堆積及び酸化処理の繰り返しにより最終的な膜厚に
達した金属酸化膜に対してアニール処理を行なう必要が
ある。その後、図示は省略しているが、第１の実施形態
の金属酸化膜１０３に代えて、最終的な膜厚に達した金
属酸化膜をゲート絶縁膜として用いて、第１の実施形態
における図１（ｄ）に示す工程と同様に、ｎ型ＭＯＳＦ
ＥＴを完成させる。
【００９９】第４の実施形態によると、第１の実施形態
の効果に加えて次のような効果が得られる。すなわち、
形成しようとするゲート絶縁膜の膜厚よりも、金属膜の
酸化処理により形成される金属酸化膜の膜厚が小さい場
合にも、金属膜の堆積及び酸化処理を繰り返すため、金
属酸化膜の膜厚を所望の膜厚（形成しようとするゲート
絶縁膜の膜厚）まで増大させることができる。
の効果に加えて次のような効果が得られる。すなわち、
形成しようとするゲート絶縁膜の膜厚よりも、金属膜の
酸化処理により形成される金属酸化膜の膜厚が小さい場
合にも、金属膜の堆積及び酸化処理を繰り返すため、金
属酸化膜の膜厚を所望の膜厚（形成しようとするゲート
絶縁膜の膜厚）まで増大させることができる。
【０１００】（第５の実施形態）以下、本発明の第５の
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第５の実施形態が第１の実施
形態と異なっている点は次の通りである。すなわち、第
５の実施形態においては、形成しようとするゲート絶縁
膜の膜厚よりも、金属膜（初期金属層）の酸化処理によ
って形成される金属酸化膜の膜厚が大きいので、金属膜
の酸化処理後に、又は該酸化処理後の熱処理後に、金属
酸化膜に対してドライエッチング又はウェットエッチン
グを行なう。そして、これにより薄膜化された金属酸化
膜、つまり所望の厚さを持つ金属酸化膜をゲート絶縁膜
として用いる。この点以外については、特に説明しない
限り、第５の実施形態は基本的に第１の実施形態と同様
である。
実施形態に係る半導体装置の製造方法について図面を参
照しながら説明する。尚、第５の実施形態が第１の実施
形態と異なっている点は次の通りである。すなわち、第
５の実施形態においては、形成しようとするゲート絶縁
膜の膜厚よりも、金属膜（初期金属層）の酸化処理によ
って形成される金属酸化膜の膜厚が大きいので、金属膜
の酸化処理後に、又は該酸化処理後の熱処理後に、金属
酸化膜に対してドライエッチング又はウェットエッチン
グを行なう。そして、これにより薄膜化された金属酸化
膜、つまり所望の厚さを持つ金属酸化膜をゲート絶縁膜
として用いる。この点以外については、特に説明しない
限り、第５の実施形態は基本的に第１の実施形態と同様
である。
【０１０１】図１０（ａ）〜（ｃ）は、第５の実施形態
に係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、図１０（ａ）〜（ｃ）においては、図１（ａ）
〜（ｄ）に示す第１の実施形態と同一の構成要素には同
一の符号を付すことにより、説明を省略する。
に係る半導体装置の製造方法の各工程を示す断面図であ
る。尚、図１０（ａ）〜（ｃ）においては、図１（ａ）
〜（ｄ）に示す第１の実施形態と同一の構成要素には同
一の符号を付すことにより、説明を省略する。
【０１０２】まず、図１０（ａ）に示すように、シリコ
ンからなる基板１０１上に、スパッタ法によりＨｆ金属
からなる金属膜１４１を直接形成する。具体的には、成
膜装置のチャンバー（図示省略）内に基板１０１を搬入
すると共に該チャンバー内に、例えばＨｆ金属からなる
ターゲット１１１を用意した後、チャンバー内にＡｒガ
ス１１２を導入する。これにより、チャンバー内は非酸
化性雰囲気となる。尚、非酸化性雰囲気、つまり実質的
に酸素を含まない雰囲気をＡｒガス１１２以外の不活性
ガスで構成してもよい。その後、チャンバー内に直流電
圧を印加することによって放電を起こす。このようする
と、Ｈｆ金属からなるターゲット１１１からＨｆ原子１
２１が反応性スパッタによって基板１０１に向かって飛
んでいき、それにより基板１０１上に、Ｈｆ金属からな
る金属膜（Ｈｆ金属膜）１４１が堆積される。ここで、
スパッタ時間を制御することにより所望の厚さを持つ金
属膜１４１を得ることができる。また、金属膜１４１の
堆積を、Ｈｆ金属の結晶化温度（約６００℃）以下の基
板温度で行なった場合には、断面構造に柱状構造が見ら
れない、非晶質のＨｆ金属膜を形成できる。
ンからなる基板１０１上に、スパッタ法によりＨｆ金属
からなる金属膜１４１を直接形成する。具体的には、成
膜装置のチャンバー（図示省略）内に基板１０１を搬入
すると共に該チャンバー内に、例えばＨｆ金属からなる
ターゲット１１１を用意した後、チャンバー内にＡｒガ
ス１１２を導入する。これにより、チャンバー内は非酸
化性雰囲気となる。尚、非酸化性雰囲気、つまり実質的
に酸素を含まない雰囲気をＡｒガス１１２以外の不活性
ガスで構成してもよい。その後、チャンバー内に直流電
圧を印加することによって放電を起こす。このようする
と、Ｈｆ金属からなるターゲット１１１からＨｆ原子１
２１が反応性スパッタによって基板１０１に向かって飛
んでいき、それにより基板１０１上に、Ｈｆ金属からな
る金属膜（Ｈｆ金属膜）１４１が堆積される。ここで、
スパッタ時間を制御することにより所望の厚さを持つ金
属膜１４１を得ることができる。また、金属膜１４１の
堆積を、Ｈｆ金属の結晶化温度（約６００℃）以下の基
板温度で行なった場合には、断面構造に柱状構造が見ら
れない、非晶質のＨｆ金属膜を形成できる。
【０１０３】次に、図１０（ｂ）に示すように、図１０
（ａ）に示す金属膜１４１の堆積工程で用いたチャンバ
ー内にＡｒガス１１２に加えてＯ2 ガスを導入した後、
つまりＡｒガスとＯ2 ガスとの混合ガス１１７を導入し
た後、酸化性雰囲気中においてＨｆ金属からなるターゲ
ット１１１を用いて反応性スパッタを引き続いて行な
う。これにより、Ｈｆ原子１２１、並びにラジカルを含
む酸素原子及び酸素イオン等の酸化種１２２が基板１０
１に向かって飛んでいき、それによってＨｆＯ2からな
る金属酸化膜１４２が堆積される。このとき、先に堆積
された金属膜１４１も酸化性雰囲気中で酸化されて、金
属酸化膜１４２の一部となる。尚、図１０（ｂ）に示す
金属酸化膜１４２の堆積工程で使用するチャンバーと、
図１０（ａ）に示す金属膜１４１の堆積工程で使用する
チャンバーとが別々のチャンバーであってもよい。
（ａ）に示す金属膜１４１の堆積工程で用いたチャンバ
ー内にＡｒガス１１２に加えてＯ2 ガスを導入した後、
つまりＡｒガスとＯ2 ガスとの混合ガス１１７を導入し
た後、酸化性雰囲気中においてＨｆ金属からなるターゲ
ット１１１を用いて反応性スパッタを引き続いて行な
う。これにより、Ｈｆ原子１２１、並びにラジカルを含
む酸素原子及び酸素イオン等の酸化種１２２が基板１０
１に向かって飛んでいき、それによってＨｆＯ2からな
る金属酸化膜１４２が堆積される。このとき、先に堆積
された金属膜１４１も酸化性雰囲気中で酸化されて、金
属酸化膜１４２の一部となる。尚、図１０（ｂ）に示す
金属酸化膜１４２の堆積工程で使用するチャンバーと、
図１０（ａ）に示す金属膜１４１の堆積工程で使用する
チャンバーとが別々のチャンバーであってもよい。
【０１０４】その後、図示は省略しているが、非酸化性
雰囲気中、例えば実質的に酸素を含まない窒素雰囲気中
において、基板１０１に対して７００℃の温度で熱処理
を１５分間行なう。これにより、シリケート等からなる
界面層の形成を抑制しつつ、金属酸化膜１４２における
酸素濃度分布を均一化できるので、化学量論的組成比の
ＨｆＯ2 からなる金属酸化膜１４２を得ることができ
る。この化学量論的組成比のＨｆＯ2 からなる金属酸化
膜１４２が高誘電率ゲート絶縁膜として用いられる。
雰囲気中、例えば実質的に酸素を含まない窒素雰囲気中
において、基板１０１に対して７００℃の温度で熱処理
を１５分間行なう。これにより、シリケート等からなる
界面層の形成を抑制しつつ、金属酸化膜１４２における
酸素濃度分布を均一化できるので、化学量論的組成比の
ＨｆＯ2 からなる金属酸化膜１４２を得ることができ
る。この化学量論的組成比のＨｆＯ2 からなる金属酸化
膜１４２が高誘電率ゲート絶縁膜として用いられる。
【０１０５】尚、本実施形態では、図１０（ｂ）に示す
工程で形成された金属酸化膜１４２の厚さが、形成しよ
うとするゲート絶縁膜の膜厚よりも大きいので、続い
て、図１０（ｃ）に示すように、金属酸化膜１４２に対
して、Ｃｌ2 ガス１１８を用いたドライエッチングを行
なう。これにより、金属酸化膜１４２と塩素原子１２５
とが反応して、金属酸化膜１４２を所望の厚さ（ゲート
絶縁膜の厚さ）まで薄膜化することができる。尚、図１
０（ｃ）において、図１０（ｂ）に示す工程で堆積され
た時点での金属酸化膜１４２の外形を破線により示して
いる。その後、図示は省略しているが、第１の実施形態
の金属酸化膜１０３に代えて、前述の薄膜化された金属
酸化膜１４２をゲート絶縁膜として用いて、第１の実施
形態における図１（ｄ）に示す工程と同様に、ｎ型ＭＯ
ＳＦＥＴを完成させる。
工程で形成された金属酸化膜１４２の厚さが、形成しよ
うとするゲート絶縁膜の膜厚よりも大きいので、続い
て、図１０（ｃ）に示すように、金属酸化膜１４２に対
して、Ｃｌ2 ガス１１８を用いたドライエッチングを行
なう。これにより、金属酸化膜１４２と塩素原子１２５
とが反応して、金属酸化膜１４２を所望の厚さ（ゲート
絶縁膜の厚さ）まで薄膜化することができる。尚、図１
０（ｃ）において、図１０（ｂ）に示す工程で堆積され
た時点での金属酸化膜１４２の外形を破線により示して
いる。その後、図示は省略しているが、第１の実施形態
の金属酸化膜１０３に代えて、前述の薄膜化された金属
酸化膜１４２をゲート絶縁膜として用いて、第１の実施
形態における図１（ｄ）に示す工程と同様に、ｎ型ＭＯ
ＳＦＥＴを完成させる。
【０１０６】第５の実施形態によると、第１の実施形態
の効果に加えて次のような効果が得られる。すなわち、
形成しようとするゲート絶縁膜の膜厚よりも、金属膜１
４１の酸化処理により形成される金属酸化膜１４２の膜
厚が大きい場合にも、金属酸化膜１４２に対してエッチ
ングを行なうため、金属酸化膜１４２の膜厚を所望の膜
厚（形成しようとするゲート絶縁膜の膜厚）まで減少さ
せることができる。
の効果に加えて次のような効果が得られる。すなわち、
形成しようとするゲート絶縁膜の膜厚よりも、金属膜１
４１の酸化処理により形成される金属酸化膜１４２の膜
厚が大きい場合にも、金属酸化膜１４２に対してエッチ
ングを行なうため、金属酸化膜１４２の膜厚を所望の膜
厚（形成しようとするゲート絶縁膜の膜厚）まで減少さ
せることができる。
【０１０７】尚、第５の実施形態において、金属酸化膜
１４２の薄膜化のためにドライエッチングを行なった
が、これに代えて、ウェットエッチングを行なってもよ
い。
１４２の薄膜化のためにドライエッチングを行なった
が、これに代えて、ウェットエッチングを行なってもよ
い。
【０１０８】また、第５の実施形態において、金属酸化
膜１４２の電気特性を向上させるための熱処理を、金属
酸化膜１４２に対するドライエッチングの前に行なっ
た。しかし、これに代えて、金属酸化膜１４２に対して
ドライエッチングを行なって金属酸化膜１４２の最終的
な膜厚を確定させた後に前述の熱処理を行なってもよ
い。
膜１４２の電気特性を向上させるための熱処理を、金属
酸化膜１４２に対するドライエッチングの前に行なっ
た。しかし、これに代えて、金属酸化膜１４２に対して
ドライエッチングを行なって金属酸化膜１４２の最終的
な膜厚を確定させた後に前述の熱処理を行なってもよ
い。
【０１０９】また、第５の実施形態において、金属酸化
膜１４２に対するドライエッチングで用いるエッチング
ガスの種類は特に限定されるものではないが、塩素原子
及び塩素イオンのうちの少なくとも一方を含む塩素含有
ガス、フッ素含有ガス、又はハロゲン含有ガス等を用い
ることが好ましい。このようにすると、金属酸化膜１４
２を確実にエッチングすることができる。
膜１４２に対するドライエッチングで用いるエッチング
ガスの種類は特に限定されるものではないが、塩素原子
及び塩素イオンのうちの少なくとも一方を含む塩素含有
ガス、フッ素含有ガス、又はハロゲン含有ガス等を用い
ることが好ましい。このようにすると、金属酸化膜１４
２を確実にエッチングすることができる。
【０１１０】
【発明の効果】本発明によると、基板を酸化性雰囲気に
直接さらすことなく金属酸化膜を形成できるため、基板
が酸化反応を起こすこと防止できるので、基板と金属酸
化膜との間に、誘電率の低いシリケート等からなる界面
層が形成されることがない。従って、高誘電率材料であ
る金属酸化膜のみからなるゲート絶縁膜を形成できるた
め、トランジスタが小型化された場合にもトランジスタ
全体の静電容量の低下を防止できるので、ＭＯＳＦＥＴ
の性能を向上させることができる。
直接さらすことなく金属酸化膜を形成できるため、基板
が酸化反応を起こすこと防止できるので、基板と金属酸
化膜との間に、誘電率の低いシリケート等からなる界面
層が形成されることがない。従って、高誘電率材料であ
る金属酸化膜のみからなるゲート絶縁膜を形成できるた
め、トランジスタが小型化された場合にもトランジスタ
全体の静電容量の低下を防止できるので、ＭＯＳＦＥＴ
の性能を向上させることができる。
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製
造方法における、ｈｉｇｈ−ｋ層物理膜厚ｔphy と、ｈ
ｉｇｈ−ｋ層及びその下側の界面層からなる積層構造全
体の酸化膜換算膜厚ＥＯＴとの相関関係を示す図であ
る。
造方法における、ｈｉｇｈ−ｋ層物理膜厚ｔphy と、ｈ
ｉｇｈ−ｋ層及びその下側の界面層からなる積層構造全
体の酸化膜換算膜厚ＥＯＴとの相関関係を示す図であ
る。
【図３】本発明の第１の実施形態に係る半導体装置の製
造方法において用いられる酸化処理装置の一例（プラズ
マ処理装置）の概略構成を示す図である。
造方法において用いられる酸化処理装置の一例（プラズ
マ処理装置）の概略構成を示す図である。
【図４】本発明の第１の実施形態に係る半導体装置の製
造方法において様々なエネルギーを持つ酸素イオンをＨ
ｆ金属膜に注入した場合における深さ方向の酸素濃度プ
ロファイルを示す図である。
造方法において様々なエネルギーを持つ酸素イオンをＨ
ｆ金属膜に注入した場合における深さ方向の酸素濃度プ
ロファイルを示す図である。
【図５】本発明の第１の実施形態に係る半導体装置の製
造方法の変形例として、シリコン基板上に堆積されたＨ
ｆ金属層の厚さを色々変えながら該Ｈｆ金属層の上にＨ
ｆＯ2 からなる一定の厚さの金属酸化物層を堆積した場
合における、シリコン基板の透過型電子顕微鏡像、並び
に熱処理後のｈｉｇｈ−ｋ層及び界面層のそれぞれの物
理膜厚を示す図である。
造方法の変形例として、シリコン基板上に堆積されたＨ
ｆ金属層の厚さを色々変えながら該Ｈｆ金属層の上にＨ
ｆＯ2 からなる一定の厚さの金属酸化物層を堆積した場
合における、シリコン基板の透過型電子顕微鏡像、並び
に熱処理後のｈｉｇｈ−ｋ層及び界面層のそれぞれの物
理膜厚を示す図である。
【図６】図５に示すデータのうちＨｆ金属層の堆積膜厚
と界面層の物理膜厚との相関関係を示す図である。
と界面層の物理膜厚との相関関係を示す図である。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は本発明の第３の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）〜（ｄ）は本発明の第４の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｃ）は本発明の第５の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図１１】従来の半導体装置の製造方法を示す断面図で
ある。
ある。
【図１２】従来の半導体装置の製造方法においてシリコ
ン拡散及び酸素拡散が生じる様子を示す図である。
ン拡散及び酸素拡散が生じる様子を示す図である。
【図１３】従来の半導体装置の製造方法においてシリコ
ン基板と金属酸化膜との間に界面層が形成されてしまう
様子を示す図である。
ン基板と金属酸化膜との間に界面層が形成されてしまう
様子を示す図である。
１０１ 基板
１０２ 金属膜
１０３ 金属酸化膜
１０３Ａ ゲート絶縁膜
１０４ 素子分離絶縁膜
１０５ ゲート電極
１０６ サイドウォール
１０７ 不純物拡散層
１０８ 層間絶縁膜
１０９ 配線
１１１ ターゲット
１１２ Ａｒガス
１１３ Ｏ2 ガス
１１４ Ｎ2 ガス
１１５ ＡｒガスとＮ2 ガスとの混合ガス
１１６ ターゲット
１１７ ＡｒガスとＯ2 ガスとの混合ガス
１１８ Ｃｌ2 ガス
１２１ Ｈｆ原子
１２２ 酸化種
１２３ Ｎ原子
１２４ 酸素原子
１２５ 塩素原子
１３１ 金属窒化膜
１３２ 金属酸化窒化膜
１３３ 金属酸化膜
１３４ 金属酸化膜
１３５ 第１の金属膜
１３６ 第１の金属酸化膜
１３７ 第２の金属膜
１３８ 第２の金属酸化膜
１４１ 金属膜
１４２ 金属酸化膜
１５０ プラズマ処理チャンバー
１５１ 下部電極
１５２ 保持部材
１５３ 第１のマッチングボックス
１５４ 第１のＲＦ電源
１５５ ＲＦ電極
１５６ 第２のマッチングボックス
１５７ 第２のＲＦ電源
１５８ プロセスガスタンク
１５９ ガス供給ライン
１６０ プラズマ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１７Ｖ
Ｆターム(参考） 4K029 AA06 BA01 BA43 BA58 BB02
BD01 CA06 DC03 EA08
5F058 BA20 BC03 BF12 BF14 BF15
BF54 BF73 BJ10
5F110 AA04 CC02 DD02 DD05 EE31
FF01 FF22 FF25 FF28 FF35
FF36 GG01 GG02 GG04 NN62
NN65 QQ09
5F140 AA39 AC36 BA01 BA05 BA07
BD04 BD11 BD12 BE01 BE07
BE09 BE17 BG08 BJ27 CB04
CE10
Claims (21)
- 【請求項１】 非酸化性雰囲気中において基板上に金属
膜を堆積する第１の工程と、 酸化性雰囲気中において前記金属膜を酸化させることに
より金属酸化膜を形成する第２の工程とを備えているこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 前記金属酸化膜は、トランジスタのゲー
ト絶縁膜となることを特徴とする請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 前記第１の工程は、前記基板が配置され
たチャンバー内を非酸化性雰囲気にしながら金属ターゲ
ットを用いてスパッタリングを行なうことにより前記基
板上に前記金属膜を堆積する工程を含むことを特徴とす
る請求項１又は２に記載の半導体装置の製造方法。 - 【請求項４】 前記第１の工程における非酸化性雰囲気
中の酸素分圧は１．３３×１０-2Ｐａ以下であることを
特徴とする請求項１〜３のいずれか１項に記載の半導体
装置の製造方法。 - 【請求項５】 前記金属膜は、ハフニウム、ジルコニウ
ム、チタン、タンタル、アルミニウム及びランタノイド
のうちの少なくとも１つを含むことを特徴とする請求項
１〜４のいずれか１項に記載の半導体装置の製造方法。 - 【請求項６】 前記第１の工程において金属膜に代えて
金属窒化膜又は金属酸化膜を堆積することを特徴とする
請求項１〜５のいずれか１項に記載の半導体装置の製造
方法。 - 【請求項７】 前記金属窒化膜は、窒化ハフニウム、窒
化ジルコニウム、窒化チタン、窒化タンタル、窒化アル
ミニウム及び窒化ランタノイドのうちの少なくとも１つ
を含むことを特徴とする請求項６に記載の半導体装置の
製造方法。 - 【請求項８】 前記金属酸化膜は、酸化ハフニウム、酸
化ジルコニウム、酸化チタン、酸化タンタル、酸化アル
ミニウム及び酸化ランタノイドのうちの少なくとも１つ
を含むことを特徴とする請求項６に記載の半導体装置の
製造方法。 - 【請求項９】 前記第１の工程は、前記基板の温度を０
℃以上で且つ３００℃以下に保持する工程を含むことを
特徴とする請求項１〜８のいずれか１項に記載の半導体
装置の製造方法。 - 【請求項１０】 前記第１の工程は、前記金属膜を構成
する金属粒子を、その１個当たりのエネルギーを０．０
５ｅＶ以上で且つ１ｅＶ以下にして前記基板に向けて飛
ばす工程を含むことを特徴とする請求項１〜９のいずれ
か１項に記載の半導体装置の製造方法。 - 【請求項１１】 前記第２の工程における酸化性雰囲気
は酸素イオンを含むことを特徴とする請求項１〜１０の
いずれか１項に記載の半導体装置の製造方法。 - 【請求項１２】 前記金属膜の厚さは前記酸素イオンの
飛程とほぼ等しいことを特徴とする請求項１１に記載の
半導体装置の製造方法。 - 【請求項１３】 前記第２の工程における酸化性雰囲気
は、プラズマ化された酸素又は光によって励起された酸
素を含むことを特徴とする請求項１〜１２のいずれか１
項に記載の半導体装置の製造方法。 - 【請求項１４】 前記第２の工程は、前記基板の温度を
０℃以上で且つ３００℃以下に保持する工程を含むこと
を特徴とする請求項１〜１３のいずれか１項に記載の半
導体装置の製造方法。 - 【請求項１５】 前記第１の工程と前記第２の工程とは
交互に繰り返し行なわれ、それによって、ゲート絶縁膜
となる所望の厚さの金属酸化膜が形成されることを特徴
とする請求項１〜１４のいずれか１項に記載の半導体装
置の製造方法。 - 【請求項１６】 前記第２の工程よりも後に、前記基板
を加熱する第３の工程をさらに備えていることを特徴と
する請求項１〜１５のいずれか１項に記載の半導体装置
の製造方法。 - 【請求項１７】 前記第３の工程は非酸化性雰囲気中で
行なわれることを特徴とする請求項１６に記載の半導体
装置の製造方法。 - 【請求項１８】 前記第３の工程における非酸化性雰囲
気は不活性ガスにより構成されるか又は真空であること
を特徴とする請求項１７に記載の半導体装置の製造方
法。 - 【請求項１９】 前記第３の工程は、前記基板の温度を
０℃以上で且つ６００℃以下に保持する工程を含むこと
を特徴とする請求項１６〜１８のいずれか１項に記載の
半導体装置の製造方法。 - 【請求項２０】 前記第１の工程よりも前に、前記基板
に対して窒素処理を行なう工程をさらに備えていること
を特徴とする請求項１〜１９のいずれか１項に記載の半
導体装置の製造方法。 - 【請求項２１】 前記第２の工程よりも後に、前記金属
酸化膜に対してドライエッチング又はウェットエッチン
グを行なう工程をさらに備えていることを特徴とする請
求項１〜２０のいずれか１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002334616A JP3746478B2 (ja) | 2001-12-18 | 2002-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-384344 | 2001-12-18 | ||
| JP2001384344 | 2001-12-18 | ||
| JP2002334616A JP3746478B2 (ja) | 2001-12-18 | 2002-11-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003249497A true JP2003249497A (ja) | 2003-09-05 |
| JP3746478B2 JP3746478B2 (ja) | 2006-02-15 |
Family
ID=28676814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002334616A Expired - Fee Related JP3746478B2 (ja) | 2001-12-18 | 2002-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3746478B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202853A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| US7141466B2 (en) | 2004-04-27 | 2006-11-28 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device having gate insulating film comprising a silicate nitride film with interface insulating film |
| JP2007123849A (ja) * | 2005-09-27 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法、液晶表示装置、ｒｆｉｄタグ、発光装置及び電子機器 |
| JP2008507149A (ja) * | 2004-07-20 | 2008-03-06 | インテル コーポレイション | 高ｋゲート誘電体および金属ゲート電極を有する半導体デバイス |
| WO2008149446A1 (ja) * | 2007-06-07 | 2008-12-11 | Canon Anelva Corporation | 半導体製造装置および方法 |
| US7488655B2 (en) | 2003-02-12 | 2009-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| WO2010001645A1 (ja) * | 2008-06-30 | 2010-01-07 | キヤノンアネルバ株式会社 | 金属酸化物絶縁膜の成膜方法 |
| US7655549B2 (en) | 2005-02-25 | 2010-02-02 | Canon Anelva Corporation | Method for depositing a metal gate on a high-k dielectric film |
| US7662685B2 (en) | 2004-10-21 | 2010-02-16 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| WO2010074076A1 (ja) * | 2008-12-26 | 2010-07-01 | キヤノンアネルバ株式会社 | 基板処理方法及び基板処理装置 |
| US7816283B2 (en) | 2004-05-31 | 2010-10-19 | Canon Anelva Corporation | Method of depositing a higher permittivity dielectric film |
| JP2011029478A (ja) * | 2009-07-28 | 2011-02-10 | Canon Anelva Corp | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 |
| US8026143B2 (en) | 2007-07-06 | 2011-09-27 | Canon Anelva Corporation | Semiconductor element and manufacturing method thereof |
| JP2013012675A (ja) * | 2011-06-30 | 2013-01-17 | Canon Anelva Corp | 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置 |
| JP2013506758A (ja) * | 2009-10-01 | 2013-02-28 | サン−ゴバン グラス フランス | 薄膜の堆積方法 |
| JP2013175718A (ja) * | 2012-01-26 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2013232636A (ja) * | 2012-04-05 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 積層膜の処理方法および半導体装置の作製方法 |
| JP2014075451A (ja) * | 2012-10-03 | 2014-04-24 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
| JP2015506089A (ja) * | 2011-11-24 | 2015-02-26 | ユニバーシティ オブ マニトバ | 金属膜の酸化 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188957A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置用キヤパシタの製造方法 |
| JPH06101019A (ja) * | 1992-09-18 | 1994-04-12 | Fujitsu Ltd | アルミナ膜形成方法 |
| JPH11168096A (ja) * | 1997-12-04 | 1999-06-22 | Sony Corp | 高誘電酸化膜の形成方法 |
| JP2001210636A (ja) * | 2000-01-28 | 2001-08-03 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001237424A (ja) * | 1999-12-24 | 2001-08-31 | Hynix Semiconductor Inc | ゲート誘電体膜が適用される半導体素子の製造方法 |
-
2002
- 2002-11-19 JP JP2002334616A patent/JP3746478B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59188957A (ja) * | 1983-04-11 | 1984-10-26 | Nec Corp | 半導体装置用キヤパシタの製造方法 |
| JPH06101019A (ja) * | 1992-09-18 | 1994-04-12 | Fujitsu Ltd | アルミナ膜形成方法 |
| JPH11168096A (ja) * | 1997-12-04 | 1999-06-22 | Sony Corp | 高誘電酸化膜の形成方法 |
| JP2001237424A (ja) * | 1999-12-24 | 2001-08-31 | Hynix Semiconductor Inc | ゲート誘電体膜が適用される半導体素子の製造方法 |
| JP2001210636A (ja) * | 2000-01-28 | 2001-08-03 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7488655B2 (en) | 2003-02-12 | 2009-02-10 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| US7141466B2 (en) | 2004-04-27 | 2006-11-28 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor device having gate insulating film comprising a silicate nitride film with interface insulating film |
| US7816283B2 (en) | 2004-05-31 | 2010-10-19 | Canon Anelva Corporation | Method of depositing a higher permittivity dielectric film |
| JP2012109598A (ja) * | 2004-07-20 | 2012-06-07 | Intel Corp | 高ｋゲート誘電体および金属ゲート電極を有する半導体デバイス |
| JP2008507149A (ja) * | 2004-07-20 | 2008-03-06 | インテル コーポレイション | 高ｋゲート誘電体および金属ゲート電極を有する半導体デバイス |
| US7662685B2 (en) | 2004-10-21 | 2010-02-16 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2006202853A (ja) * | 2005-01-18 | 2006-08-03 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP4744885B2 (ja) * | 2005-01-18 | 2011-08-10 | 株式会社東芝 | 半導体装置の製造方法 |
| US7655549B2 (en) | 2005-02-25 | 2010-02-02 | Canon Anelva Corporation | Method for depositing a metal gate on a high-k dielectric film |
| JP2007123849A (ja) * | 2005-09-27 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法、液晶表示装置、ｒｆｉｄタグ、発光装置及び電子機器 |
| WO2008149446A1 (ja) * | 2007-06-07 | 2008-12-11 | Canon Anelva Corporation | 半導体製造装置および方法 |
| US8088678B2 (en) | 2007-06-07 | 2012-01-03 | Canon Anelva Corporation | Semiconductor manufacturing apparatus and method |
| US8026143B2 (en) | 2007-07-06 | 2011-09-27 | Canon Anelva Corporation | Semiconductor element and manufacturing method thereof |
| WO2010001645A1 (ja) * | 2008-06-30 | 2010-01-07 | キヤノンアネルバ株式会社 | 金属酸化物絶縁膜の成膜方法 |
| WO2010074076A1 (ja) * | 2008-12-26 | 2010-07-01 | キヤノンアネルバ株式会社 | 基板処理方法及び基板処理装置 |
| JP2011029478A (ja) * | 2009-07-28 | 2011-02-10 | Canon Anelva Corp | 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置 |
| JP2013506758A (ja) * | 2009-10-01 | 2013-02-28 | サン−ゴバン グラス フランス | 薄膜の堆積方法 |
| JP2013012675A (ja) * | 2011-06-30 | 2013-01-17 | Canon Anelva Corp | 金属酸化物高誘電体エピタキシャル膜の製造方法、および基板処理装置 |
| JP2015506089A (ja) * | 2011-11-24 | 2015-02-26 | ユニバーシティ オブ マニトバ | 金属膜の酸化 |
| JP2013175718A (ja) * | 2012-01-26 | 2013-09-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9564457B2 (en) | 2012-01-26 | 2017-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2013232636A (ja) * | 2012-04-05 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 積層膜の処理方法および半導体装置の作製方法 |
| US9711349B2 (en) | 2012-04-05 | 2017-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Processing method of stacked-layer film and manufacturing method of semiconductor device |
| JP2014075451A (ja) * | 2012-10-03 | 2014-04-24 | Tokyo Electron Ltd | 成膜方法及び成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3746478B2 (ja) | 2006-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115533B2 (en) | Semiconductor device manufacturing method | |
| JP3746478B2 (ja) | 半導体装置の製造方法 | |
| TWI553734B (zh) | 用於半導體元件之低溫氧化的方法 | |
| US7837838B2 (en) | Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus | |
| JP3937892B2 (ja) | 薄膜形成方法および半導体装置の製造方法 | |
| US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
| US6303481B2 (en) | Method for forming a gate insulating film for semiconductor devices | |
| US6087229A (en) | Composite semiconductor gate dielectrics | |
| US7678710B2 (en) | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system | |
| US7723242B2 (en) | Enhanced thin-film oxidation process | |
| US7645710B2 (en) | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system | |
| US20070209930A1 (en) | Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system | |
| US7923360B2 (en) | Method of forming dielectric films | |
| US8012822B2 (en) | Process for forming dielectric films | |
| JPH10173187A (ja) | 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法 | |
| US6524918B2 (en) | Method for manufacturing a gate structure incorporating therein aluminum oxide as a gate dielectric | |
| JP2002299607A (ja) | Ｍｉｓ型電界効果トランジスタ及びこれの製造方法 | |
| US6740941B2 (en) | Semiconductor device including a gate insulating film made of high-dielectric-constant material | |
| JP2004266263A (ja) | 半導体装置の製造方法 | |
| JP3684709B2 (ja) | 結晶性酸化物誘電体薄膜と単結晶シリコン基体との複合構造体およびそれを用いた電子素子およびそれらの製造方法 | |
| TW200845232A (en) | Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system | |
| JP5264163B2 (ja) | 絶縁膜の形成方法 | |
| JP2005079563A (ja) | 電子デバイスの製造方法 | |
| JP2002064097A (ja) | 半導体装置の製造方法 | |
| JP4719166B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |