JP4719166B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4719166B2
JP4719166B2 JP2007026329A JP2007026329A JP4719166B2 JP 4719166 B2 JP4719166 B2 JP 4719166B2 JP 2007026329 A JP2007026329 A JP 2007026329A JP 2007026329 A JP2007026329 A JP 2007026329A JP 4719166 B2 JP4719166 B2 JP 4719166B2
Authority
JP
Japan
Prior art keywords
film
metal
metal film
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007026329A
Other languages
English (en)
Other versions
JP2007194645A (ja
Inventor
重徳 林
山本  和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007026329A priority Critical patent/JP4719166B2/ja
Publication of JP2007194645A publication Critical patent/JP2007194645A/ja
Application granted granted Critical
Publication of JP4719166B2 publication Critical patent/JP4719166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、高誘電体材料からなるゲート絶縁膜を有する半導体装置の製造方法に関するものである。
近年の半導体装置における高集積化及び高速化に対する技術進展に伴い、MOSFETの微細化が進められている。微細化に伴いゲート絶縁膜の薄膜化を進めると、トンネル電流に起因するゲートリーク電流の増大等の問題が顕在化してくる。この問題を抑制するために、ハフニウム酸化物(HfO)やジルコニム酸化物(ZrO)等の金属酸化物、つまり高誘電率材料をゲート絶縁膜に用いることにより、薄い酸化膜(SiO膜)換算膜厚EOT(Equivalent Oxide Thickness)を実現しながら物理的な膜厚を厚くするという手法が研究されている。例えば非特許文献1にはZrOをゲート絶縁膜に用いた手法が開示されている。
山口、佐竹、鳥海、固体素子及び材料に関する国際会議2000 アブストラクト(Extended Abstracts of the 2000 International Conference on Solid State Devices and Materials)、日本、2000年8月29日、pp.228-229
しかしながら、このZrO等の金属酸化物を用いたゲート絶縁膜においては、シリコン基板表面と高誘電率ゲート絶縁膜との間に界面層(例えばシリケート層)が形成されることが報告されている。この界面層は、高誘電率材料となる金属酸化物と比べて誘電率が小さいので、界面層の存在によってゲート絶縁膜の実効的な誘電率が下がってしまう。
また、高誘電体材料よりなるゲート絶縁膜において、実効的な誘電率と共に耐熱性を向上させる手段として、各種の金属酸化物膜を用いた複合膜や傾斜組成膜が提案されている。ところが、これらの金属酸化物膜の堆積時又は酸化時における相互拡散によって、界面層厚さ、及び複合膜等における膜厚方向の組成分布に関しては、必ずしも設計通りの膜が得られていない。
前記に鑑み、本発明は、低誘電率層となる界面層の形成を抑えて、化学量論組成を持つ絶縁性金属酸化物膜を得られるようにすることを第1の目的とし、所望の界面層厚さ及び組成を持つ複合金属酸化物膜を得られるようにすることを第2の目的とする。
前記の各目的を達成するために、本発明に係る半導体装置の製造方法は、非酸化性雰囲気のチャンバー内部において、金属よりなるターゲットを用いて、シリコン領域の上に金属膜を堆積する工程と、酸素ラジカルを含む雰囲気のチャンバー内部において、表面が露出した状態の当該金属膜を酸化させることにより、ゲート絶縁膜となる金属酸化膜を形成する工程とを備え、金属酸化膜を形成する工程において、金属酸化膜とシリコン領域との間にシリコン酸化物からなる界面層が形成され、当該界面層の酸化膜換算膜厚は0.4nm以上で且つ1.3nm未満であり、金属酸化膜は化学量論組成を持つ
本発明の半導体装置の製造方法によると、high-kゲート絶縁膜材料となる金属を予め堆積した後、該金属の酸化種として酸素ラジカルを用いるため、処理温度を適切に設定することによって、制御性の高い酸化性雰囲気中で金属に酸素を供給することができる。従って、シリコン基板等のシリコン領域の酸化を極力抑えながら金属膜を酸化させることができるので、低誘電率界面層の形成を抑えることができ、それによって、化学量論組成を持つ絶縁性金属酸化膜つまりhigh-kゲート絶縁膜を形成することができる。
また、本発明の半導体装置の製造方法によると、金属膜の堆積工程と金属膜の酸化工程とが分離されているため、従来の高温雰囲気下における金属酸化膜形成工程のように膜堆積機構に酸化プロセスが律速されることがない。また、金属膜の酸化工程は、酸素ラジカルの反応性を利用した比較的低温のプロセスである。従って、複合膜や傾斜組成膜等の堆積時又は酸化時においても、膜構成原子同士の間の相互拡散、及び膜構成原子とシリコン領域中のシリコン原子との間の相互拡散を防止できるため、所望の界面層厚さ及び組成を持つ複合金属酸化物膜(又は傾斜組成膜)を得ることができる。
尚、本願において、非酸化性雰囲気とは、実質的に酸素(酸化種)を含まない雰囲気を意味する。
本発明の半導体装置の製造方法において、酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし又はオゾン発生装置により供給されてもよい。尚、後者のオゾン発生装置を用いる場合、オゾン発生装置から生じたオゾンがシリコン領域表面で酸素ラジカルと酸素分子とに分解することにより、酸素ラジカルが供給される。
本発明の半導体装置の製造方法において、金属膜を酸化させる領域と、酸素ラジカルを発生させる領域とが実質的に分離されていることが好ましい。
このようにすると、例えばリモートプラズマ酸化において酸素ラジカルと共に生じた酸素イオンが、金属膜を酸化させる領域に入りこむことを防止できる。
本発明の半導体装置の製造方法において、金属膜の酸化は、電気的に浮遊電位に保たれた試料ホルダーの上で行なわれることが好ましい。
このようにすると、プラズマ酸化等において酸素イオンが金属膜を酸化してしまうことを防止又は抑制できる。
本発明の半導体装置の製造方法において、金属膜を酸化させるときの温度の下限は、酸素ラジカルによって金属膜を酸化させることができる最低温度であってもよい。具体的には、Hf膜等の金属膜を酸化させるときの温度の下限は300℃程度である。
本発明の半導体装置の製造方法において、金属膜を酸化させるときの温度の上限は、酸素原子又は酸素分子によって金属膜の酸化が進行する最低温度であってもよい。具体的には、金属膜を酸化させるときの温度の上限は500℃程度である。
本発明の半導体装置の製造方法において、金属膜を酸化させる際に、酸素ラジカルの金属膜への飛来数、又は酸素ラジカルによる処理時間若しくは処理温度を制御することによって、金属酸化膜とシリコン領域との界面に形成される界面層の厚さを制御してもよい。
このようにすると、ゲート絶縁膜の信頼性又はキャリア移動度を向上させることができる。
本発明の半導体装置の製造方法において、金属膜を堆積するときのシリコン領域の温度を300℃未満とすると共に、金属膜となる金属粒子がシリコン領域に飛来する際の金属粒子1個当たりのエネルギーを1eV以下とすることが好ましい。
このようにすると、シリコン領域と金属膜との間に界面層が形成されること、及び金属粒子の打ち込みによるシリコン領域へのダメージを防止できる。
本発明の半導体装置の製造方法において、金属膜を堆積する際に、金属膜が酸化されてなる金属酸化膜の厚さが3nm未満となるように金属膜の膜厚を設定すると、前述の本発明の効果が顕著に得られる。
本発明の半導体装置の製造方法において、金属膜を堆積する際に、金属膜の膜厚を1.9nm未満に設定すると、前述の本発明の効果が顕著に得られる。
本発明の半導体装置の製造方法において、金属膜を構成する元素が、ハフニウム、ジルコニウム、チタン、タンタル及びアルミニウムよりなる群の中から選択されると、ゲート絶縁膜の誘電率が確実に高くなる。この場合、金属膜を構成する元素が、前記の群及びシリコンの中から2種類以上選択されると、ゲート絶縁膜において、誘電率と共に耐熱性を向上させることができる。また、前記の群及びシリコンの中から2種類以上選択された元素の金属膜中での組成比を、金属膜の膜厚方向に沿って変化させてもよい。
本発明の半導体装置の製造方法において、シリコン領域の上に金属膜に代えて金属窒化膜を堆積すると、ゲート絶縁膜において、誘電率と共に耐熱性を向上させることができる。
本発明の半導体装置の製造方法において、ゲート絶縁膜を形成した後に、ゲート絶縁膜に対して熱処理を行なうと、ゲート絶縁膜の膜質を向上させることができる。このとき、熱処理が、実質的に酸素を含まない雰囲気、例えば不活性ガスよりなる雰囲気や真空雰囲気の中で行なわれると、界面層への酸素の供給を防止でき、それによって界面層の成長を抑制することができる。
前記の各目的を達成するために、本発明に係る他の半導体装置の製造方法は、非酸化性雰囲気のチャンバー内部において、金属よりなるターゲットを用いて、シリコン領域の上に金属膜を堆積する工程と、当該金属膜を酸化させることができるラジカルを含む雰囲気のチャンバー内部において、表面が露出した状態の当該金属膜を酸化させることにより、ゲート絶縁膜となる金属酸化膜を形成する工程とを備え、金属酸化膜を形成する工程において、金属酸化膜とシリコン領域との間にシリコン酸化物からなる界面層が形成され、当該界面層の酸化膜換算膜厚は0.4nm以上で且つ1.3nm未満であり、金属酸化膜は化学量論組成を持つ
本発明に係る他の半導体装置の製造方法によると、high-kゲート絶縁膜材料となる金属を予め堆積した後、該金属の酸化種(酸窒化種でもよい)として、金属膜を酸化(酸窒化でもよい)させることができるラジカル、例えば酸素ラジカル又はNOラジカル若しくはNOラジカル等を用いるため、処理温度を適切に設定することによって、制御性の高い酸化性雰囲気中で金属に酸素を供給することができる。従って、シリコン基板等のシリコン領域の酸化を極力抑えながら金属膜を酸化させることができるので、低誘電率界面層の形成を抑えることができ、それによって、化学量論組成を持つ絶縁性金属酸化膜つまりhigh-kゲート絶縁膜を形成することができる。
また、本発明に係る半導体装置の製造方法によると、金属膜の堆積工程と金属膜の酸化工程とが分離されているため、従来の高温雰囲気下における金属酸化膜形成工程のように膜堆積機構に酸化プロセスが律速されることがない。また、金属膜の酸化工程は、酸化種となるラジカルの反応性を利用した比較的低温のプロセスである。従って、複合膜や傾斜組成膜等の堆積時又は酸化時においても、膜構成原子同士の間の相互拡散、及び膜構成原子とシリコン領域中のシリコン原子との間の相互拡散を防止できるため、所望の界面層厚さ及び組成を持つ複合金属酸化物膜を得ることができる。
本発明によると、シリコン領域の酸化を極力抑えながら金属膜を酸化させることができるので、低誘電率界面層の形成を抑えた、high-kゲート絶縁膜の形成を行なうことができる。また、本発明によると、金属膜の堆積工程と金属膜の酸化工程とを分離して、酸素ラジカルの反応性を利用した比較的低温の酸化プロセスを行なうため、複合膜や傾斜組成膜等の堆積時又は酸化時においても相互拡散を防止できるので、所望の界面層厚さ及び組成を持つ複合金属酸化物膜よりなるゲート絶縁膜を実現することができる。
(比較例)
以下、本発明の各実施形態に対する比較例として、金属酸化物よりなる高誘電率ゲート絶縁膜の従来の形成方法について図面を参照しながら説明する。
図1は、比較例に係る高誘電率ゲート絶縁膜の形成方法の一工程を示す断面図である。
図1に示すように、まず、p型のシリコン基板1を、成膜装置のチャンバー内部に導入する。ここで、成膜装置としては、直流スパッタ法に基づく装置を用いる。続いて、シリコン基板1上に直接、金属酸化膜2を形成する。金属酸化膜2としては、ハフニウム酸化物(HfO)よりなる金属酸化膜を形成する。
スパッタ法による金属酸化膜2の形成においては、ターゲットとしてハフニウム(Hf)金属を用いると共にArガスとOガスとの混合ガスからなる雰囲気を用いて、直流電圧の印加によりチャンバー内部に放電を起こす。このようにすると、反応性スパッタにより、HfO膜からなる金属酸化膜2が形成される。その際、スパッタ時間を制御することにより3〜10nm程度のHfO薄膜を得ることができる。
しかしながら、この金属酸化膜2の形成工程において、図1又は図2(a)に示すように、シリコン基板1からのシリコンの拡散、及び雰囲気からの酸素の拡散によって、シリコン基板1と、金属酸化膜2であるHfO膜との間に界面層3が3nm程度形成される。この界面層3は、シリコン酸化膜リッチなシリケート層と考えられる。
その後、金属酸化膜2の上に、例えばタングステン(W)膜をスパッタ法を用いて堆積した後、周知のリソグラフィ技術及びドライエッチング技術により、該W膜をゲート電極4に加工する。これによってキャパシタ構造を得ることができる。
本比較例を用いて作製した厚さ1.3〜10nmの金属酸化物薄膜(high-kゲート絶縁膜)におけるキャパシタ特性(high-k膜物理膜厚と酸化膜換算膜厚との関係)を図3の(a)のグラフに示す。図3において、堆積したhigh-k膜の物理膜厚tphy (nm)を横軸に示し、C−V測定により求めた酸化膜換算膜厚EOT(nm)を縦軸に示す。ここで、図3のグラフにおける傾きは、high-k膜の比誘電率kの逆数に相当する。従って、図3の(a)からk=30であることが分かる。また、図3の(a)に示す線を縦軸まで外挿することにより得られる、1.5nm程度の切片(y切片)は界面層のEOT値に相当する。すなわち、本比較例において界面層の物理厚さが3nm程度であったことを考慮すると、界面層の比誘電率は、シリコン酸化膜の約2倍の8程度であることが分かる。しかし、現在、high-kゲート絶縁膜の導入時期に期待されるEOT値は1.3nm程度未満と考えられているので、このようなEOT値の大きい界面層の形成を極力抑える必要がある。
本比較例のゲート絶縁膜の形成方法において、厚い界面層が形成される理由は次のように考えられる。すなわち、雰囲気ガス中の酸素イオンや酸素原子の反応性が高いために、金属酸化膜の堆積初期にシリコン基板表面が容易に酸化されてしまうからである。
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置の製造方法、具体的には金属酸化物よりなる高誘電率ゲート絶縁膜の形成方法について説明する。
図4(a)〜(c)は、第1の実施形態に係る高誘電率ゲート絶縁膜の形成方法、詳しくは、金属膜を酸化して金属酸化膜からなるゲート絶縁膜を形成する方法の各工程を示す断面図である。
まず、p型のシリコン基板1の表面の自然酸化膜をフッ酸水溶液によって除去し、それによりシリコン清浄表面を露出させる。このとき、シリコン基板1の表面を清浄化した後に、必要に応じて、該表面を窒化してもよい。続いて、シリコン基板1を成膜装置(図示省略)のチャンバー内部に導入する。ここで、成膜装置として、PVD(physical vapor deposition )法、例えば直流スパッタ法に基づく装置を用いる。具体的には、図4(a)に示すように、直流スパッタ法により、金属原子(例えばHf原子)11をシリコン基板1に向けて飛ばして、それによってシリコン基板1上に直接、金属膜(例えばHf膜)12を形成する。金属膜12として、例えばハフニウム(Hf)金属膜を形成する場合、チャンバー内部において、ターゲット10としてハフニウム金属を用いると共に非酸化性雰囲気を用いて、直流電圧の印加により放電を起こす。このようにすると、反応性スパッタによりHf金属膜が形成される。ここで用いられる非酸化性雰囲気、例えば図4(a)のようなアルゴン(Ar)ガスからなる雰囲気の中には、実質的に酸素(酸化種)は含まれていない。また、スパッタ時間を制御することによって、所望の厚さを持つHf薄膜(金属膜12)を得ることができる。さらに、Hf薄膜を結晶化温度(約600℃)以下の基板温度で形成する場合、Hf薄膜は非晶質となり、その断面構造に柱状構造は見られない。
また、金属膜12であるHf膜の堆積においては、Hf膜とシリコン基板1との界面におけるミキシング層の形成、及びそれに続く酸化を抑えるために、シリコン基板1の温度及び金属原子のエネルギーを小さくする。具体的には、シリコン基板1の温度を300℃未満とすることが望ましい。これにより、ミキシング層の厚さを薄くすることができるので、ミキシング層が酸化されて生じる界面層を薄くできる。また、Hf膜を堆積させる際には、シリコン基板1上に飛来する金属原子(Hf原子)11の1個あたりのエネルギー(粒子エネルギー)が小さいこと(具体的には1eV以下であること)がさらに望ましい。これにより、金属粒子の打ち込みによるシリコン領域へのダメージを防止できる。
尚、本実施形態で用いているスパッタ法においては、基本的に粒子エネルギーは大きいが、動作圧力(チャンバー内部の圧力)として400Pa程度の低真空領域を選択することにより、粒子エネルギーを1eV程度に抑えることができる。また、本実施形態ではスパッタ法を用いているが、粒子エネルギ−を小さくするために、熱エネルギー程度の粒子エネルギーを実現できる、真空蒸着法、電子ビーム蒸着法、レーザ蒸着法又はCVD(chemical vapor deposition )法等を用いることもできる。
次に、図4(b)に示すように、酸化種として主に酸素ラジカル13を含む雰囲気に、Hfからなる金属膜12の表面をさらす。このとき、雰囲気中には、活性化されていない酸素原子(又は酸素分子)14も相当数含まれている。このような雰囲気中で金属膜12に対して酸化処理を行なうことにより、金属膜12から、ゲート絶縁膜となり且つ化学量論的組成を持つ金属酸化膜(具体的にはHfO膜)2が形成される。このとき、シリコン基板1と、金属酸化膜2であるHfO膜との間に界面層3が形成される。界面層3は、シリコン基板1の表面が酸化されてなるシリコン酸化膜、又は極僅かなHfを含むシリケートである。
尚、酸素ラジカル13の発生装置としては、プラズマ発生装置やオゾン発生装置を用いることができるが、本実施形態では、図5に示すような、リモートプラズマ処理装置を用いることができる。以下、この装置による金属膜表面の酸化処理について説明する。
まず、図5に示すように、シリコン基板(シリコンウェハ)1を、リモートプラズマ処理装置50のチャンバー51に導入し、基板ホルダー52の上に設置する。次に、チャンバー51の上側に設置されたラジカル生成室53に、ボンベ54から、酸素を含んだガス、例えばOガス又はNOガスを導入し、RF電力を印加することによって、ラジカル生成室53内に、酸素を含んだプラズマ55を発生させる。尚、RF電力の印加のために、高周波電源56がマッチャー57を介してラジカル生成室53に接続されている。また、チャンバー51とラジカル生成室53とは複数の接続孔により接続されている。
プラズマ55の発生時には、ラジカル生成室53のプラズマ55にシリコンウェハ1が直接曝されることが無いように、空間的に又は電気的に酸素イオンをラジカル生成室53内に閉じ込める等の工夫が必要である。そこで、本実施形態では、バイアス電力を印加せずに基板ホルダー52を浮遊電位に保つことにより、プラズマ55にシリコンウェハ1が直接曝されることを防止する。これにより、シリコンウェハ1に到達する酸化種を、酸素イオンではなく、酸素原子(分子)14と酸素ラジカル13とにすることができる。尚、ラジカル生成室53の具体的な実現方式としては、種々のプラズマ発生装置の他に、オゾン発生装置を用いることもできる。後者のオゾン発生装置を用いた場合、オゾン発生装置から生じたオゾンがシリコン領域表面で酸素ラジカルと酸素分子とに分解することにより、酸素ラジカルが供給される。
以上に説明したように、例えばO若しくはNOを含むガスを用いたリモートプラズマ処理装置又はオゾン発生装置を用いてHf金属膜の酸化処理を行なうことにより、Hf金属膜に対して、主として酸素ラジカルを用いた酸化処理を行なうことができる。酸素ラジカルは、酸素原子(分子)と比べると、化学反応性が高い一方、酸素イオンと比べると、金属膜中へ入り込むための運動エネルギーが小さい。
さて、酸素原子(分子)を用いてHf金属膜を酸化することにより、金属酸化膜であるHfO膜を得るためには、数百℃以上の酸化性雰囲気中での熱処理が必要となる。しかし、その場合、Hf金属膜のみならずシリコン基板表面への酸素の供給も避けられないため、シリコン基板とHf金属膜との間に低誘電率の界面層が形成される。このような界面層が形成されると、図3の(a)のようにhigh-kゲート絶縁膜全体の誘電率が小さくなってしまう(すなわちEOTが大きくなってしまう)。また、高温の熱処理によって、金属膜の酸化と同時に金属酸化膜の結晶化が起こる結果、結晶粒界を介したリーク電流の程度が深刻になる。
他方、酸素イオンを用いる場合には、シリコン基板の処理温度が300℃程度以下であっても、金属膜を酸化させることができる。これにより、金属酸化膜の結晶化を抑えることもできる。また、酸素イオンのエネルギー制御によって、界面層形成の抑制及び制御も行なうことができる。しかしながら、酸化対象の金属膜の膜厚が1nm前後になってくると、又は、酸化後の金属酸化膜の膜厚が3nm以下になってくると、原理的に不可能になるわけではないが、極薄の膜厚に対応する低エネルギーイオンを完全に制御することが容易ではなくなってくるので、界面層形成を抑制することが難しくなってくる。
それに対して、酸素ラジカルを用いる場合には、その化学反応性と比較的低温での熱拡散効果とを併用することにより、酸素原子(分子)や酸素イオンとは異なるプロセスウィンドウが存在する。以下、このことについて図6及び図7を参照しながら説明する。
図6の(a)のグラフは、酸素ラジカルを用いてHf金属膜に対する酸化処理を一定時間(120秒)行なった場合における、Hf金属膜の酸化後の膜厚増加率の処理温度に対する依存性を示している。尚、参考のため、図6の(b)のグラフに、酸素原子(酸素分子)を用いてHf金属膜に対する酸化処理を一定時間(120秒)行なった場合における、Hf金属膜の酸化後の膜厚増加率の処理温度に対する依存性を示している。ここで、膜厚増加率とは、酸化前のHf金属膜の膜厚tに対する酸化後のHf金属膜(Hf酸化膜)の膜厚tの比t/tのことである。Hf金属膜が酸化されて化学量論組成を持つHfO膜が形成された場合、t/tは1.6程度になる。従って、Hf金属膜の酸化によってt/tが1.6を越える程度に膜厚が増加している場合、界面層が形成されたと考えることができる。
図6からわかるように、酸素ラジカルを用いた酸化処理の温度が300℃程度と低い場合には、酸素原子(酸素分子)を用いた場合と同様に、Hf金属膜の酸化を示す膜厚増加は見られない。逆に、酸素ラジカルを用いた酸化処理の温度が500℃程度と高い場合には、酸素原子(酸素分子)を用いた場合と同様に、熱拡散によって酸化反応が完全に支配されてしまうので、界面層形成を避けることはできない。すなわち、酸素ラジカルを用いることによる優位性が見られるのは、これらの温度に挟まれた中間温度領域(300〜500℃)である。言い換えると、この温度領域において酸素原子(酸素分子)を用いた場合にはHf金属膜の酸化反応が見られないのに対して、この温度領域において酸素ラジカルを用いた場合にはHf金属膜の酸化反応による膜厚の増加が見られる。この場合、酸素ラジカルの化学反応性と基板加熱による熱拡散効果とがあいまって、独自の酸化反応機構が働いたものと考えられる。
図7は、膜厚3nmのHf金属膜に対して酸素ラジカルを用いて酸化処理を400℃で行なうことにより得られたHfO膜における、酸化膜換算膜厚EOT及びリーク電流密度Jgのそれぞれの処理時間(酸素ラジカルの照射時間)に対する依存性を示している。ここで、金属膜の酸化は、酸素ラジカルの供給量に加えて熱拡散現象にも依存しているため、金属膜が完全に酸化されて、安定した組成(化学量論組成)を持つ金属酸化膜が形成されるまでには、図7に示すように、金属膜膜厚及び酸化処理温度等に応じた一定の処理時間が必要になる。
以上のように、酸素ラジカルを用いた金属膜の酸化においては、酸素ラジカルの化学反応性と比較的低温での熱拡散効果とを併用できることにより、酸素原子(酸素分子)や酸素イオンを用いた金属膜の酸化とは異なるプロセスウィンドウを持つことができる。
また、本実施形態の酸素ラジカルを用いた酸化処理方法は、界面層形成が酸化膜換算膜厚EOTに深刻な影響を与える、金属酸化膜(具体的にはHfO膜)の膜厚が3nm未満の領域、言い換えると、酸化処理前の金属膜の膜厚が1.9nm未満の領域において、比較例等の従来技術に対して特に優位性を持つ。
さらに、本実施形態においても、Hf金属膜12を酸化しつつ、シリコン基板1とHf金属膜12との間に形成される界面層3への酸素供給を防ぐためには、酸化処理されるHf金属膜12の膜厚及び処理温度等に応じて処理時間を制御する必要がある。ここで、本実施形態に基づいて各種膜厚(1〜6nm)のHf金属膜に対して処理温度400℃、処理時間120secの一律の酸化処理を行なうことにより作製した金属酸化膜(high-kゲート絶縁膜)における、キャパシタ特性(high-k膜物理膜厚と酸化膜換算膜厚EOTとの関係)を図3の(b)のグラフに示す。
尚、本実施形態においては、図4(b)に示す金属膜12の酸化処理、つまりhigh-kゲート絶縁膜となる金属酸化膜2の形成工程の後に、金属酸化膜2の電気特性等の膜質を十分に向上させるために、図4(c)に示すように、後処理工程として、酸化処理後のアニールを行なう。具体的には、酸化処理における非平衡性を改善するために、つまり、酸素原子とHf金属原子との結合性や均一性を高めるために、後処理工程として、酸化処理後のアニールを行なう。このとき、実質的に酸素(酸化種)を含まない雰囲気中、例えば図4(c)のような窒素(N)からなる雰囲気中、又はアルゴン等の不活性ガスからなる雰囲気中で熱処理を行なうことにより、界面層3への酸素の供給を避け、それにより界面層3の厚さが増大することを抑制することができる。また、実質的に酸素を含まない雰囲気として、真空雰囲気を用いてもよい。
以上に説明したように、本実施形態によると、high-kゲート絶縁膜材料となる金属(Hf金属)を予め堆積した後、該金属の酸化種として酸素ラジカル13を用いるため、処理温度を適切に設定することによって、制御性の高い酸化性雰囲気中で金属に酸素を供給することができる。従って、シリコン基板1の酸化を極力抑えながら金属膜12を酸化させることができるので、低誘電率の界面層3の形成を抑えることができ、それによって、化学量論組成を持つ絶縁性の金属酸化膜2つまりhigh-kゲート絶縁膜を形成することができる。
具体的には、比較例において数百℃以上の酸化性雰囲気でのスパッタリングによってHfO膜(金属酸化膜2)を形成すると、図2(a)に示すように、界面層3の厚さが大きくなるのに対して、本実施形態では、図2(b)に示すように、界面層3の厚さが薄くなり、その結果、図3の(b)のような優れた電気特性を得ることができる。具体的には、図3の(b)から、酸素ラジカルを用いた本実施形態におけるEOTへの界面層寄与分は0.4nm程度であって、比較例と比べて1nm程度も抑制されていることが分かる。
前述のように本実施形態においては、最適化の度合い等の詳細は不明であるが、酸素ラジカルの化学反応性と基板加熱による熱拡散効果とがあいまって独自の酸化反応機構が働き、その結果、界面層形成が最大限に抑えられると考えられる。また、本実施形態の酸素ラジカルを用いた酸化処理方法は、界面層形成が酸化膜換算膜厚EOTに深刻な影響を与える、金属酸化膜の膜厚が3nm未満の領域、つまり酸化処理前の金属膜の膜厚が1.9nm未満の領域において、比較例等の従来技術に対して特に優位性を持つ。
また、本実施形態の酸素ラジカルを用いた酸化処理は、酸素イオンを用いた酸化処理と比べて、膜均一性の面でプラズマ分布等の影響を直接受けないこと(例えば酸素イオンはプラズマ分布の影響を直接受けてしまう)、及び膜質の面でイオン衝撃等のダメージを受けないこと等の優位な点を持つ。
また、本実施形態によると、金属膜12の堆積工程と金属膜12の酸化工程とが分離されているため、従来の高温雰囲気下における金属酸化膜形成工程のように膜堆積機構に酸化プロセスが律速されることがない。また、金属膜12の酸化工程は、酸素ラジカル13の反応性を利用した比較的低温のプロセスである。従って、複合膜や傾斜組成膜等の堆積時又は酸化時においても、膜構成原子同士の間の相互拡散、及び膜構成原子とシリコン基板中のシリコン原子との間の相互拡散を防止できるため、所望の界面層厚さ及び組成を持つ複合金属酸化物膜を得ることができる。
尚、第1の実施形態において、higk-kゲート絶縁膜が形成されるシリコン領域はシリコン基板1に限られず、シリコン膜であってもよいし、又は、主としてシリコンからなる基板若しくは膜であってもよい。
また、第1の実施形態において、シリコン基板1の表面に直接、Hfからなる金属膜12を形成したが、これに代えて、金属膜12を形成する前に、シリコン基板1の表面に対して窒化処理(前処理)を行なってもよい。これにより、界面層の形成をさらに抑えることができる。
また、第1の実施形態において、金属膜12の材料としてHfを例にとって説明したが、Hfに限られず、ジルコニウム、チタン、タンタル、アルミニウム又はその他の金属(例えば希土類金属の群から選択したLa等)を用いてもよい。このようにすると、金属膜が酸化されてなる金属酸化膜(つまりhigh-kゲート絶縁膜)の誘電率が高くなる。また、金属膜12を構成する元素として、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム及びその他の金属(例えば希土類金属の群から選択したLa等)並びにシリコンの中から2種類以上の元素を選択してもよい。このようにすると、high-kゲート絶縁膜において、誘電率と共に耐熱性を向上させることができる。このとき、選択された2種類以上の元素の金属膜中での組成比を、金属膜の膜厚方向に沿って変化させてもよい。
また、第1の実施形態において、金属膜12を酸化させるときの温度の下限は、酸素ラジカル13によって金属膜12を酸化させることができる最低温度であってもよい。具体的には、金属膜12がHf金属等である場合、該温度の下限は300℃である。
また、第1の実施形態において、金属膜12を酸化させるときの温度の上限は、酸素原子又は酸素分子によって金属膜12の酸化が進行する最低温度であってもよい。具体的には、金属膜12がHf金属等である場合、該温度の上限は500℃である。
また、第1の実施形態において、金属膜12の酸化種となるラジカルとして酸素ラジカルを用いたが、これに代えて、NOラジカル又はNOラジカル等の他のラジカルを用いてもよい。
また、第1の実施形態において、図4(b)に示す、金属酸化膜2の形成工程よりも後に、実質的に酸素を含まない雰囲気中において金属酸化膜2の上に他の金属膜を堆積する工程と、酸素を含む雰囲気中において該他の金属膜を酸化させることにより、ゲート絶縁膜となる他の金属酸化膜を形成する工程とを備えていてもよい。言い換えると、薄い金属膜の堆積と該金属膜の酸化とを繰り返し行なってもよい。このようにすると、金属膜が完全に酸化されるので、化学量論的組成を持つ金属酸化膜を得やすくなる。
また、第1の実施形態において、金属酸化膜2つまりhigh-k膜の用途としてゲート絶縁膜を例にして説明したが、これに代えて、high-k膜を他の用途、例えば容量絶縁膜に用いてもよいことは言うまでもない。
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置の製造方法、具体的には金属酸化物よりなる高誘電率ゲート絶縁膜の形成方法について説明する。本実施形態の特徴は、ゲート絶縁膜を構成する高誘電体材料に、実効的な誘電率に加えて耐熱性を向上させる手段として提案されている、各種金属の酸窒化膜を用いることである。具体的には、酸素ラジカルを用いて金属窒化膜に対して酸化処理を施すことにより、高誘電体材料、つまりゲート絶縁膜用の金属酸窒化膜を得る方法について述べる。
図8(a)〜(c)は、第2の実施形態に係る高誘電率ゲート絶縁膜の形成方法の各工程を示す断面図である。
まず、p型のシリコン基板1の表面の自然酸化膜をフッ酸水溶液によって除去し、それによりシリコン清浄表面を露出させる。このとき、シリコン基板1の表面を清浄化した後に、必要に応じて、該表面を窒化してもよい。続いて、シリコン基板1を成膜装置(図示省略)のチャンバー内部に導入する。ここで、成膜装置として、PVD法、例えば直流スパッタ法に基づく装置を用いる。具体的には、図8(a)に示すように、直流スパッタ法により、金属原子(例えばHf原子)11及び窒素原子16をシリコン基板1に向けて飛ばして、それによってシリコン基板1上に直接、金属窒化膜(例えばHfN(窒化ハフニウム)膜)17を形成する。金属窒化膜17として、例えばHfN金属窒化膜を形成する場合、チャンバー内部において、ターゲット10としてハフニウム金属を用いると共にArガスと窒素(N)ガスとからなる非酸化性雰囲気(図8(a)参照)を用いて、直流電圧の印加により放電を起こす。このようにすると、反応性スパッタによりHfN金属窒化膜が形成される。
すなわち、本実施形態が第1の実施形態(図4(a)〜(c)参照)と異なっている点は、シリコン基板1上にHf金属膜12に代えてHfN金属窒化膜17を形成している点である。
次に、図8(b)に示すように、酸化種として主に酸素ラジカル13を含む雰囲気に、HfNからなる金属窒化膜17の表面をさらす。このとき、雰囲気中には、活性化されていない酸素原子(又は酸素分子)14も相当数含まれている。このような雰囲気中で金属窒化膜17に対して酸化処理を行なうことにより、金属窒化膜17から、ゲート絶縁膜となる金属酸窒化膜(具体的にはHfON膜)18が形成される。このとき、シリコン基板1と、金属酸窒化膜18であるHfON膜との間に界面層3が形成される。界面層3は、シリコン基板1の表面が酸化されてなるシリコン酸化膜、又は極僅かなHf及びNを含むシリケートである。
尚、本実施形態では、酸素ラジカル13の発生装置として、第1の実施形態と同様に、図5に示すようなリモートプラズマ処理装置を用いる。具体的には、シリコン基板(シリコンウェハ)1を、リモートプラズマ処理装置50のチャンバー51に導入し、基板ホルダー52の上に設置する。次に、チャンバー51の上側に設置されたラジカル生成室53に、ボンベ54から、酸素を含んだガス、例えばOガス又はNOガスを導入し、RF電力を印加することによって、ラジカル生成室53内に、酸素を含んだプラズマ55を発生させる。ここで、基板ホルダー52を浮遊電位に保つことにより、シリコンウェハ1に到達する酸化種を、酸素イオンを除く酸素原子(分子)14と酸素ラジカル13とにすることができる。また、基板温度を400℃に保つことにより、主として酸素ラジカルによる酸化処理を、HfNからなる金属窒化膜17に対して行なうことができる。すなわち、HfN金属窒化膜17へ酸素を注入してHfON金属酸窒化膜18を形成することができる。
次に、HfON金属酸窒化膜18つまりhigh-kゲート絶縁膜の形成後、金属酸窒化膜18の電気特性等の膜質を十分に向上させるために、図8(c)に示すように、後処理工程として熱処理を行なう。このHfON膜形成後の熱処理においては、実質的に酸素(酸化種)を含まない雰囲気中、例えば図8(c)のような窒素からなる雰囲気中、又はアルゴン等の不活性ガスからなる雰囲気中で熱処理を行なうことにより、界面層3への酸素の供給を避け、それにより界面層3の厚さが増大することを抑制することができる。この熱処理によって、酸素が供給されたHfN金属窒化膜中に酸素を均等に分布させることができ、それによってHfON金属酸窒化膜18の組成を化学量論組成にすることができる。
以上に説明したように、本実施形態によると、high-kゲート絶縁膜材料となる窒化金属(HfN)を予め堆積した後、該窒化金属の酸化種として酸素ラジカル13を用いるため、処理温度を適切に設定することによって、制御性の高い酸化性雰囲気中で窒化金属に酸素を供給することができる。従って、シリコン基板1の酸化を極力抑えながら金属窒化膜17を酸化させることができるので、低誘電率の界面層3の形成を抑えることができ、それによって、化学量論組成を持つ絶縁性の金属酸窒化膜18つまりhigh-kゲート絶縁膜を形成することができる。
また、本実施形態の酸素ラジカルを用いた酸化処理は、酸素イオンを用いた酸化処理と比べて、膜均一性の面でプラズマ分布等の影響を直接受けないこと(例えば酸素イオンはプラズマ分布の影響を直接受けてしまう)、及び膜質の面でイオン衝撃等のダメージを受けないこと等の優位な点を持つ。
また、本実施形態によると、金属窒化膜17の堆積工程と金属窒化膜17の酸化工程とが分離されているため、従来の高温雰囲気下における金属酸化膜形成工程のように膜堆積機構に酸化プロセスが律速されることがない。また、金属窒化膜17の酸化工程は、酸素ラジカル13の反応性を利用した比較的低温のプロセスである。従って、複合膜や傾斜組成膜等の堆積時又は酸化時においても、膜構成原子同士の間の相互拡散、及び膜構成原子とシリコン基板中のシリコン原子との間の相互拡散を防止できるため、所望の界面層厚さ及び組成を持つ複合金属酸窒化物膜を得ることができる。
また、本実施形態によると、第1の実施形態のように金属膜12を酸化させて、ゲート絶縁膜となる金属酸化膜2を形成する代わりに、金属窒化膜17を酸化させて、ゲート絶縁膜となる金属酸窒化膜18を形成する。このため、ゲート絶縁膜において、誘電率と共に耐熱性を向上させることができる。
尚、第2の実施形態において、higk-kゲート絶縁膜が形成されるシリコン領域はシリコン基板1に限られず、シリコン膜であってもよいし、又は、主としてシリコンからなる基板若しくは膜であってもよい。
また、第2の実施形態において、シリコン基板1の表面に直接、HfNからなる金属窒化膜17を形成したが、これに代えて、金属窒化膜17を形成する前に、シリコン基板1の表面に対して窒化処理(前処理)を行なってもよい。これにより、界面層の形成をさらに抑えることができる。
また、第2の実施形態において、金属窒化膜17の材料としてHfの窒化物を例にとって説明したが、これに限られず、ジルコニウム、チタン、タンタル、アルミニウム又はその他の金属(例えば希土類金属の群から選択したLa等)の窒化物を用いてもよい。このようにすると、金属窒化膜が酸化されてなる金属酸窒化膜(つまりhigh-kゲート絶縁膜)の誘電率が高くなる。また、金属窒化膜17を構成する元素(窒素以外)として、ハフニウム、ジルコニウム、チタン、タンタル、アルミニウム及びその他の金属(例えば希土類金属の群から選択したLa等)並びにシリコンの中から2種類以上の元素を選択してもよい。このようにすると、high-kゲート絶縁膜において、誘電率と共に耐熱性をさらに向上させることができる。このとき、選択された2種類以上の元素の金属窒化膜中での組成比を、金属窒化膜の膜厚方向に沿って変化させてもよい。
また、第2の実施形態において、金属窒化膜17を酸化させるときの温度の下限は、酸素ラジカル13によって金属窒化膜17を酸化させることができる最低温度(例えば300℃)であってもよい。
また、第2の実施形態において、金属窒化膜17を酸化させるときの温度の上限は、酸素原子又は酸素分子によって金属窒化膜17の酸化が進行する最低温度(例えば500℃)であってもよい。
また、第2の実施形態において、金属窒化膜17の酸化種となるラジカルとして酸素ラジカルを用いたが、これに代えて、NOラジカル又はNOラジカル等の他のラジカルを用いてもよい。
また、第2の実施形態において、図8(b)に示す、金属酸窒化膜18の形成工程よりも後に、実質的に酸素を含まない雰囲気中において金属酸窒化膜18の上に他の金属窒化膜(金属膜でもよい:以下同じ)を堆積する工程と、酸素を含む雰囲気中において該他の金属窒化膜を酸化させることにより、ゲート絶縁膜となる他の金属酸窒化膜を形成する工程とを備えていてもよい。言い換えると、薄い金属窒化膜の堆積と該金属窒化膜の酸化とを繰り返し行なってもよい。このようにすると、金属窒化膜が完全に酸化されるので、化学量論的組成を持つ金属酸窒化膜を得やすくなる。
また、第2の実施形態において、金属酸窒化膜18つまりhigh-k膜の用途としてゲート絶縁膜を例にして説明したが、これに代えて、high-k膜を他の用途、例えば容量絶縁膜に用いてもよいことは言うまでもない。
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置の製造方法、具体的には金属酸化物よりなる高誘電率ゲート絶縁膜の形成方法について説明する。本実施形態の特徴は、ゲート絶縁膜を構成する高誘電体材料に、実効的な誘電率を向上させながら耐熱性も向上させる手段として提案されている、各種高誘電体材料からなる複合金属酸化膜を用いることである。具体的には、複合金属膜に対して酸素ラジカルを用いて酸化処理を施すことにより、高誘電体材料、つまりゲート絶縁膜用の複合金属酸化膜を得る方法について述べる。
図9(a)〜(c)は、第3の実施形態に係る高誘電率ゲート絶縁膜の形成方法の各工程を示す断面図である。
まず、p型のシリコン基板1の表面の自然酸化膜をフッ酸水溶液によって除去し、それによりシリコン清浄表面を露出させる。このとき、シリコン基板1の表面を清浄化した後に、必要に応じて、該表面を窒化してもよい。続いて、シリコン基板1を成膜装置(図示省略)のチャンバー内部に導入する。ここで、成膜装置として、PVD法、例えばコスパッタ(co-sputtering )法に基づく装置を用いる。具体的には、図9(a)に示すように、複数のターゲット10及び19を用いたコスパッタ法により、金属原子(例えばHf原子)11及び添加原子20(例えばシリコン(Si)又はアルミニウム(Al))を同時に又は交互にシリコン基板1に向けて飛ばして、それによってシリコン基板1上に直接、所望の組成を持つ複合金属膜(例えばHfとSiとのHfSi複合金属膜、又はHfとAlとのHfAl複合金属膜)21を形成する。複合金属膜21として、例えばHfSi複合金属膜を形成する場合、チャンバー内部において、ハフニウム金属よりなるターゲット10と、添加元素であるシリコンよりなる他のターゲット19とをそれぞれArガスからなる非酸化性雰囲気(図9(a)参照)中で用いて、直流電圧の印加により放電を起こす。このようにすると、反応性スパッタによりHfSi複合金属膜が形成される。
尚、図9(a)に示す工程において、各ターゲット10及び19への投入パワー並びに放電時間を変調させることにより、複合組成に加えて傾斜組成(金属膜中での各元素の組成比が膜厚方向に沿って変化するような組成)を持つ複合金属膜(例えばHfSi又はHfAl)を得ることができる。
また、図9(a)に示す工程において、各ターゲット10及び19に代えて、合金ターゲット(例えばHfSi又はHfAlよりなるターゲット)を用いてもよい。
以上のように、本実施形態が第1の実施形態(図4(a)〜(c)参照)と異なっている点は、シリコン基板1上にHf金属膜12に代えて、例えばHfSi又はHfAlよりなる複合金属膜21を形成している点である。
次に、図9(b)に示すように、酸化種として主に酸素ラジカル13を含む雰囲気に、HfSi又はHfAlよりなる複合金属膜21の表面をさらす。このとき、雰囲気中には、活性化されていない酸素原子(又は酸素分子)14も相当数含まれている。このような雰囲気中で複合金属膜21に対して酸化処理を行なうことにより、複合金属膜21から、ゲート絶縁膜となる複合金属酸化膜(具体的にはHfSiO膜又はHfAlO膜)22が形成される。このとき、シリコン基板1と複合金属酸化膜22との間に界面層3が形成される。界面層3は、シリコン基板1の表面が酸化されてなるシリコン酸化膜である。
尚、本実施形態では、酸素ラジカル13の発生装置として、第1の実施形態と同様に、図5に示すようなリモートプラズマ処理装置を用いる。具体的には、シリコン基板(シリコンウェハ)1を、リモートプラズマ処理装置50のチャンバー51に導入し、基板ホルダー52の上に設置する。次に、チャンバー51の上側に設置されたラジカル生成室53に、ボンベ54から、酸素を含んだガス、例えばOガス又はNOガスを導入し、RF電力を印加することによって、ラジカル生成室53内に、酸素を含んだプラズマ55を発生させる。ここで、基板ホルダー52を浮遊電位に保つことにより、シリコンウェハ1に到達する酸化種を、酸素イオンを除く酸素原子(分子)14と酸素ラジカル13とにすることができる。また、基板温度を400℃に保つことにより、主として酸素ラジカルによる酸化処理を、HfSi又はHfAl等よりなる複合金属膜21に対して行なうことができる。すなわち、複合金属膜21へ酸素を注入して、HfSiO膜又はHfAlO膜等の複合金属酸化膜22を形成することができる。
次に、複合金属酸化膜22つまりhigh-kゲート絶縁膜の形成後、複合金属酸化膜22の電気特性等の膜質を十分に向上させるために、図9(c)に示すように、後処理工程として熱処理を行なう。この複合金属酸化膜22の形成後の熱処理においては、実質的に酸素(酸化種)を含まない雰囲気中、例えば図9(c)のような窒素からなる雰囲気中、又はアルゴン等の不活性ガスからなる雰囲気中で熱処理を行なうことにより、界面層3への酸素の供給を避け、それにより界面層3の厚さが増大することを抑制することができる。この熱処理によって、酸素が供給された複合金属膜中に酸素を均等に分布させることができ、それによって複合金属酸化膜22の組成を化学量論組成にすることができる。
以上に説明したように、本実施形態によると、high-kゲート絶縁膜材料となる複合金属(HfSi又はHfAl)を予め堆積した後、該複合金属の酸化種として酸素ラジカル13を用いるため、処理温度を適切に設定することによって、制御性の高い酸化性雰囲気中で複合金属に酸素を供給することができる。従って、シリコン基板1の酸化を極力抑えながら複合金属膜21を酸化させることができるので、低誘電率の界面層3の形成を抑えることができ、それによって、化学量論組成を持つ絶縁性の複合金属酸化膜22つまりhigh-kゲート絶縁膜を形成することができる。
また、本実施形態の酸素ラジカルを用いた酸化処理は、酸素イオンを用いた酸化処理と比べて、膜均一性の面でプラズマ分布等の影響を直接受けないこと(例えば酸素イオンはプラズマ分布の影響を直接受けてしまう)、及び膜質の面でイオン衝撃等のダメージを受けないこと等の優位な点を持つ。
さらに、また、従来、ゲート絶縁膜を構成する高誘電体材料に、実効的な誘電率に加えて耐熱性を向上させる手段として提案されている、各種の金属酸化物膜を用いた複合膜や傾斜組成膜を用いた場合、これらの金属酸化物膜の堆積時又は酸化時における相互拡散によって、必ずしも設計通りの膜が得られなかった。
それに対して、本実施形態によると、複合金属膜21の堆積工程と複合金属膜21の酸化工程とが分離されているため、従来の高温雰囲気下における金属酸化膜形成工程のように膜堆積機構に酸化プロセスが律速されることがない。また、複合金属膜21の酸化工程は、酸素ラジカル13の反応性を利用した比較的低温のプロセスである。従って、複合金属膜21(又は傾斜組成膜)の堆積時又は酸化時においても、膜構成原子同士の間の相互拡散、及び膜構成原子とシリコン基板中のシリコン原子との間の相互拡散を防止できるため、所望の界面層厚さ及び組成を持つ複合金属酸化膜22を得ることができる。
また、本実施形態によると、第1の実施形態のように金属膜12を酸化させて、ゲート絶縁膜となる金属酸化膜2を形成する代わりに、複合金属膜21を酸化させて、ゲート絶縁膜となる複合金属酸化膜22を形成する。このため、ゲート絶縁膜において、誘電率と共に耐熱性を向上させることができる。
尚、第3の実施形態において、higk-kゲート絶縁膜が形成されるシリコン領域はシリコン基板1に限られず、シリコン膜であってもよいし、又は、主としてシリコンからなる基板若しくは膜であってもよい。
また、第3の実施形態において、シリコン基板1の表面に直接、HfSi又はHfAlからなる複合金属膜21を形成したが、これに代えて、複合金属膜21を形成する前に、シリコン基板1の表面に対して窒化処理(前処理)を行なってもよい。これにより、界面層の形成をさらに抑えることができる。
また、第3の実施形態において、複合金属膜21の材料としてHfSi又はHfAlを例にとって説明したが、これらに限られず、複合金属膜21を構成する元素として、ジルコニウム、チタン、タンタル、アルミニウム及びその他の金属(例えば希土類金属の群から選択したLa等)並びにシリコンの中から2種類以上の元素を選択してもよい。また、複合金属膜21の堆積時に、第2の実施形態と同様に雰囲気中に窒素を導入することによって、複合金属窒化膜を形成し、それを酸化することにより、複合金属酸窒化膜を形成してもよい。
また、第3の実施形態において、複合金属膜21を酸化させるときの温度の下限は、酸素ラジカル13によって複合金属膜21を酸化させることができる最低温度(例えば300℃)であってもよい。
また、第3の実施形態において、複合金属膜21を酸化させるときの温度の上限は、酸素原子又は酸素分子によって複合金属膜21の酸化が進行する最低温度(例えば500℃)であってもよい。
また、第3の実施形態において、複合金属膜21の酸化種となるラジカルとして酸素ラジカルを用いたが、これに代えて、NOラジカル又はNOラジカル等の他のラジカルを用いてもよい。
また、第3の実施形態において、図9(b)に示す、複合金属酸化膜22の形成工程よりも後に、実質的に酸素を含まない雰囲気中において複合金属酸化膜22のの上に他の複合金属膜(金属膜でもよい:以下同じ)を堆積する工程と、酸素を含む雰囲気中において該他の複合金属膜を酸化させることにより、ゲート絶縁膜となる他の複合金属酸化膜を形成する工程とを備えていてもよい。言い換えると、薄い複合金属膜の堆積と該複合金属膜の酸化とを繰り返し行なってもよい。このようにすると、複合金属膜が完全に酸化されるので、化学量論的組成を持つ複合金属酸化膜を得やすくなる。
また、第3の実施形態において、複合金属酸化膜22つまりhigh-k膜の用途としてゲート絶縁膜を例にして説明したが、これに代えて、high-k膜を他の用途、例えば容量絶縁膜に用いてもよいことは言うまでもない。
ところで、本発明の各実施形態において、ゲート絶縁膜の信頼性やキャリア移動度への影響を考慮した場合、単純に界面層が薄ければ薄いほど良いというわけではない。すなわち、界面層厚さを所望の値に制御することが重要である。そのために、本発明の各実施形態においては、酸素ラジカルの金属膜(又は金属窒化膜若しくは複合金属膜)への飛来数、又は酸素ラジカルによる処理時間若しくは処理温度を制御することによって、金属酸化膜(又は金属酸窒化膜若しくは複合金属酸化膜)とシリコン基板との界面に形成される界面層厚さを制御することが可能である。
以上に説明したように、本発明は、高誘電率膜の形成方法に関し、ゲート絶縁膜を有する電子デバイスの製造方法等に適用する場合に特に有用である。
比較例に係る高誘電率ゲート絶縁膜の形成方法の一工程を示す断面図である。 (a)は比較例に係る高誘電率ゲート絶縁膜の形成方法において厚い界面層が形成された様子を示す図であり、(b)は本発明の第1の実施形態に係る高誘電率ゲート絶縁膜の形成方法において薄い界面層が形成された様子を示す図である。 本発明の第1の実施形態及び比較例に係る高誘電率ゲート絶縁膜の形成方法のそれぞれに基づいて作製したゲート絶縁膜におけるキャパシタ特性を示す図である。 (a)〜(c)は本発明の第1の実施形態に係る高誘電率ゲート絶縁膜の形成方法の各工程を示す断面図である。 本発明の第1、第2及び第3の実施形態に係る高誘電率ゲート絶縁膜の形成方法において用いるリモートプラズマ処理装置の構成図である。 本発明の第1の実施形態に係る高誘電率ゲート絶縁膜の形成方法における、Hf金属膜の酸化後の膜厚増加率の処理温度に対する依存性を示す図である。 膜厚3nmのHf金属膜に対して酸素ラジカルを用いて酸化処理を400℃で行なうことにより得られたHfO膜における、酸化膜換算膜厚EOT及びリーク電流密度Jgのそれぞれの処理時間(酸素ラジカル照射時間)に対する依存性を示す図である。 (a)〜(c)は本発明の第2の実施形態に係る高誘電率ゲート絶縁膜の形成方法の各工程を示す断面図である。 (a)〜(c)は本発明の第3の実施形態に係る高誘電率ゲート絶縁膜の形成方法の各工程を示す断面図である。
符号の説明
1 シリコン基板
2 金属酸化膜(high−k層)
3 界面層
4 ゲート電極
10 ターゲット
11 金属原子
12 金属膜
13 酸素ラジカル
14 酸素原子(分子)
16 窒素原子
17 金属窒化膜
18 金属酸窒化膜
19 他のターゲット
20 添加原子
21 複合金属膜
22 複合金属酸化膜
50 リモートプラズマ処理装置
51 チャンバー
52 基板ホルダー
53 ラジカル生成室
54 ボンベ
55 プラズマ
56 高周波電源
57 マッチャー

Claims (20)

  1. 非酸化性雰囲気のチャンバー内部において、high-kゲート絶縁膜材料となる金属よりなるターゲットを用いて、シリコン領域の上に金属膜を堆積する工程と、
    酸素ラジカル又はNOラジカル若しくはN 2 Oラジカルを含む雰囲気のチャンバー内部において、表面が露出した状態の前記金属膜を酸化させることにより、ゲート絶縁膜となる金属酸化膜を形成する工程とを備え、
    前記金属酸化膜を形成する工程において、前記金属酸化膜と前記シリコン領域との間にシリコン酸化物からなる界面層が形成され、当該界面層の酸化膜換算膜厚は0.4nm以上で且つ1.3nm未満であり、
    前記金属酸化膜は化学量論組成を持つことを特徴とする半導体装置の製造方法。
  2. 前記酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記酸素ラジカルはオゾン発生装置により供給されることを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記金属膜を酸化させる領域と、前記酸素ラジカルを発生させる領域とが実質的に分離されていることを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記金属膜の酸化は、電気的に浮遊電位に保たれた試料ホルダーの上で行なわれることを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記金属膜を酸化させるときの温度の下限は、前記酸素ラジカルによって前記金属膜を酸化させることができる最低温度であることを特徴とする請求項1に記載の半導体装置の製造方法。
  7. 前記金属膜を酸化させるときの温度の下限は300℃であることを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記金属膜を酸化させるときの温度の上限は、酸素原子又は酸素分子によって前記金属膜の酸化が進行する最低温度であることを特徴とする請求項1に記載の半導体装置の製造方法。
  9. 前記金属膜を酸化させるときの温度の上限は500℃であることを特徴とする請求項1に記載の半導体装置の製造方法。
  10. 前記金属膜を酸化させる際に、前記酸素ラジカルの前記金属膜への飛来数、又は前記酸素ラジカルによる処理時間若しくは処理温度を制御することによって、前記金属酸化膜と前記シリコン領域との界面に形成される界面層の厚さを制御することを特徴とする請求項1に記載の半導体装置の製造方法。
  11. 前記金属膜を堆積するときの前記シリコン領域の温度を300℃未満とすると共に、前記金属膜となる金属粒子が前記シリコン領域に飛来する際の前記金属粒子1個当たりのエネルギーを1eV以下とすることを特徴とする請求項1に記載の半導体装置の製造方法。
  12. 前記金属膜を堆積する際に、前記金属膜が酸化されてなる前記金属酸化膜の厚さが3nm未満となるように前記金属膜の膜厚を設定することを特徴とする請求項1に記載の半導体装置の製造方法。
  13. 前記金属膜を堆積する際に、前記金属膜の膜厚を1.9nm未満に設定することを特徴とする請求項1に記載の半導体装置の製造方法。
  14. 前記金属膜を構成する元素は、ハフニウム、ジルコニウム、チタン、タンタル及びアルミニウムよりなる群の中から選択されることを特徴とする請求項1に記載の半導体装置の製造方法。
  15. 前記金属膜を構成する元素は、前記の群及びシリコンの中から2種類以上選択されることを特徴とする請求項14に記載の半導体装置の製造方法。
  16. 前記の群及びシリコンの中から2種類以上選択された元素の前記金属膜中での組成比を、前記金属膜の膜厚方向に沿って変化させることを特徴とする請求項15に記載の半導体装置の製造方法。
  17. 前記シリコン領域の上に前記金属膜に代えて金属窒化膜を堆積することを特徴とする請求項1に記載の半導体装置の製造方法。
  18. 前記ゲート絶縁膜を形成した後に、前記ゲート絶縁膜に対して熱処理を行なうことを特徴とする請求項1に記載の半導体装置の製造方法。
  19. 前記熱処理は、実質的に酸素を含まない雰囲気中において行なわれることを特徴とする請求項18に記載の半導体装置の製造方法。
  20. 前記雰囲気は不活性ガスよりなるか又は真空であることを特徴とする請求項19に記載の半導体装置の製造方法。
JP2007026329A 2003-02-12 2007-02-06 半導体装置の製造方法 Expired - Fee Related JP4719166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007026329A JP4719166B2 (ja) 2003-02-12 2007-02-06 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003033373 2003-02-12
JP2003033373 2003-02-12
JP2007026329A JP4719166B2 (ja) 2003-02-12 2007-02-06 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004011703A Division JP2004266263A (ja) 2003-02-12 2004-01-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007194645A JP2007194645A (ja) 2007-08-02
JP4719166B2 true JP4719166B2 (ja) 2011-07-06

Family

ID=38450030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007026329A Expired - Fee Related JP4719166B2 (ja) 2003-02-12 2007-02-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4719166B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148275B2 (en) * 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822378B2 (ja) * 1999-02-19 2006-09-20 株式会社東芝 半導体装置の製造方法
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
KR100376264B1 (ko) * 1999-12-24 2003-03-17 주식회사 하이닉스반도체 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
JP3447644B2 (ja) * 2000-01-28 2003-09-16 株式会社東芝 半導体装置の製造方法及び電界効果型トランジスタの製造方法
JP2001217415A (ja) * 2000-01-31 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003017688A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007194645A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
CN100401478C (zh) 半导体器件的制造方法
US7837838B2 (en) Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US8404594B2 (en) Reverse ALD
US6955973B2 (en) Method for forming a semiconductor device
KR101117450B1 (ko) 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
US7115533B2 (en) Semiconductor device manufacturing method
US20070209930A1 (en) Apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP2004521476A (ja) ガス−クラスターイオン−ビーム加工によるフィルム蒸着用の界面制御
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP3746478B2 (ja) 半導体装置の製造方法
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP2009177161A (ja) 絶縁膜の形成方法
JP4059183B2 (ja) 絶縁体薄膜の製造方法
JP4931939B2 (ja) 半導体デバイスを形成する方法
JP2004266263A (ja) 半導体装置の製造方法
TWI459471B (zh) 使用低能量電漿系統製造高介質常數電晶體閘極的方法與設備
JP4719166B2 (ja) 半導体装置の製造方法
JP5264163B2 (ja) 絶縁膜の形成方法
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
JP2005079563A (ja) 電子デバイスの製造方法
US7202186B2 (en) Method of forming uniform ultra-thin oxynitride layers
Garcia et al. Formation and characterization of tin layers for metal gate electrodes of CMOS capacitors
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R150 Certificate of patent or registration of utility model

Ref document number: 4719166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees