KR100376264B1 - 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 - Google Patents
게이트 유전체막이 적용되는 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100376264B1 KR100376264B1 KR10-1999-0061810A KR19990061810A KR100376264B1 KR 100376264 B1 KR100376264 B1 KR 100376264B1 KR 19990061810 A KR19990061810 A KR 19990061810A KR 100376264 B1 KR100376264 B1 KR 100376264B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- manufacturing
- gate dielectric
- tio
- dielectric film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910010413 TiO 2 Inorganic materials 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 12
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000010936 titanium Substances 0.000 claims description 36
- 230000008021 deposition Effects 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- MNWRORMXBIWXCI-UHFFFAOYSA-N tetrakis(dimethylamido)titanium Chemical compound CN(C)[Ti](N(C)C)(N(C)C)N(C)C MNWRORMXBIWXCI-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910010038 TiAl Inorganic materials 0.000 claims description 2
- 229910010037 TiAlN Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- -1 tungsten nitride Chemical class 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0641—Nitrides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5846—Reactive treatment
- C23C14/5853—Oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
- H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
- H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
- H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
- H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
- H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
Abstract
본 발명은 게이트 유전체막이 적용되는 반도체 소자의 제조 방법에 관한 것으로, 기판에 Ti1-XAlXN 막을 증착한 후, 산화 공정을 실시하여 (A1203)X(TiO2)1-X게이트 유전체막을 형성하므로, A1203게이트 유전체막보다 유전율이 높고, TiO2게이트 유전체막보다 누설 전류 특성이 개선된 (A1203)X-(TiO2)1-X게이트 유전체막을 얻을 수 있어, 고유전체 물질을 게이트 유전체막으로 적용하는 고속 고밀도 로직 소자 및 1G DRAM급 이상의 초고집적 소자를 구현할 수 있는 반도체 소자의 제조 방법에 관하여 기재된다.
Description
본 발명은 게이트 유전체막이 적용되는 반도체 소자의 제조 방법에 관한 것으로, 특히 고유전체 물질을 게이트 유전체막으로 적용하는 고속 고밀도 로직소자(high speed high density logic device) 및 1G DRAM급 이상의 초고집적 소자에 적용하는 게이트 유전체막의 유전율을 높이면서 누설 전류 특성을 개선할 수 있는 게이트 유전체막이 적용되는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자에서 현재 양산중인 디램(DRAM) 소자 및 논리(Logic) 소자의 게이트 유전체막은 열 공정이나 급속 열 공정(rapid thermal process)으로 Si02를 성장시켜 사용하고 있다. 최근 디자인 룰(Design rule)이 축소(scale down)됨에 따라 Si02게이트 유전체막은 터널링(tunneling) 한계가 되는 25 내지 30Å이하로 줄어드는 추세에 있으며, 0.10㎛ 기술(technology)의 게이트 유전체로 30 내지 40Å의 두께가 예상된다. 그러나, 게이트 유전체막의 터널링에 의한 옵-전류(off-current)의 증가로 말미암아 소자의 정전기 전력 소비량(statice power consumption) 증가 및 동작 성능(performance)에 악영향이 우려되며, 특히 메모리 소자의 경우 누설 전류(leakage current)의 감소방안이 중요한 사안(issue)이 되고 있다. 이를 극복하기 위한 노력의 일환으로 고유전율을 갖는 유전체 물질을 게이트 유전체막으로 채용하는 연구가 진행되고 있다.
최근, 게이트 유전체막으로 TiO2, Al2O3등과 같은 유전체 물질을 사용하는 연구가 활발히 진행되고 있다. A1203는 유전 상수값이 8 내지 15로 열 산화막의 유전 상수값보다 약 2.5배 정도이고 누설 전류 특성이 우수한 장점이 있으나, 유효 산화막 두께(Tox)를 25 내지 30 Å이하의 두께로 조절하기에는 두께에 따른 유전상수값의 저하 효과로 인하여 게이트 유전체막으로 적용하기에 어려움이 있다. 또한, TiO2는 유전 상수값이 25 내지 40으로 높은 것으로 알려져 있으나, 누설 전류 특성이 나빠서 게이트 유전체막으로 적용하기에 어려움이 있다.
따라서, 본 발명은 고유전체 물질을 게이트 유전체막으로 적용하는 고속 고밀도 로직 소자 및 1G DRAM급 이상의 초고집적 소자에 적용하는 게이트 유전체막의 유전율을 높이면서 누설 전류 특성을 개선할 수 있는 게이트 유전체막이 적용되는 반도체 소자의 제조 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 게이트 유전체막이 적용되는 반도체 소자의 제조 방법은 반도체 기판 상에 Ti1-XAlXN 막을 증착하는 단계; 상기 Ti1-XAlXN 막을 산화 공정을 통해 산화시켜 (A1203)X-(TiO2)1-X게이트 유전체막을 형성하는 단계; 및 상기 (A1203)X-(TiO2)1-X게이트 유전체막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 게이트 유전체막이 적용되는 반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11: 반도체 기판 12: 소자 분리막
13: Ti1-XAlXN 막 130: (A1203)X-(TiO2)1-X게이트 유전체막
14: 게이트 전극
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 게이트 유전체막이 적용되는반도체 소자의 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11)에 소자 분리막(12)을 형성하여 액티브 영역(active region)을 정의(define)한다. 소자 분리막(12)이 형성된 반도체 기판(11) 상에 Ti1-XAlXN 막(13)을 증착한다.
상기에서, 소자 분리막(12)은 LOCOS구조 또는 STI 구조로 형성할 수 있다. Ti1-XAlXN 막(13)은 물리기상증착법(PVD)이나 화학기상증착법(CVD)을 사용하여 20 내지 150 Å의 두께로 증착한다.
물리기상증착법으로 Ti1-XAlXN 막(13)을 증착할 경우, 증착 조건에 따라 2 가지로 진행할 수 있다. 첫째, 조성 'X'가 0.25 내지 0.35인 TiAlX의 타겟 조성에서 질소 반응 스퍼터링(nitrogen reactive sputtering)을 이용한 물리기상증착법으로 Ti1-XAlXN 막(13)을 증착할 경우, 증착 공정은 전력을 500 W 내지 7kW (8 inch용 챔버 기준)의 범위로 인가하고, N2의 유량 비(flow rate)를 20 내지 80 sccm으로 하고, Ar 의 유량 비를 5 내지 25 sccm으로 하며, 증착 온도를 -30 내지 500 ℃의 범위로 하여 진행한다. 둘째, AlN의 조성이 25 내지 35 % 인 TiAlN의 타겟 조성에서 스퍼터링을 이용한 물리기상증착법으로 Ti1-XAlXN 막(13)을 증착할 경우, 증착 공정은 직류(DC) 또는 고주파 바이어스(RF bias)를 인가하고, 스퍼터링 가스로 Ar, Xe, Kr 등을 사용하여 진행한다.
화학기상증착법으로 Ti1-XAlXN 막(13)을 증착할 경우, 증착 조건에 따라 2 가지로 진행할 수 있다. 첫째, 열 산화 방식을 이용한 화학기상증착법으로 Ti1-XAlXN 막(13)을 증착할 경우, Ti 소오스 물질로 TiCl4, TDMAT등을 사용하고, Al 소오스 물질로 AlCl3, Al(CH3)3등을 사용하며, N 소오스 물질로 NH3, ND3, N2등을 사용하며, 증착 온도를 450 내지 700 ℃의 범위로 하여 진행하되, AlN의 조성이 25 내지 35 %가 되도록 조절한다. 둘째, ECR(Electron Cyclotron Resonance)을 이용한 화학기상증착법으로 Ti1-XAlXN 막(13)을 증착할 경우, Ti 소오스 물질로 TiCl4, TDMAT등을 사용하고, Al 소오스 물질로 AlCl3, Al(CH3)3등을 사용하며, N 소오스 물질로 NH3, ND3, N2등을 사용하며, 2 내지 9 GHz인 리모트 플라즈마(remote plasam) 또는 13.56 MHz의 고주파를 사용하여 진행하되, AlN의 조성이 25 내지 35 %가 되도록 조절한다.
한편, Ti1-XAlXN 막(13) 증착전에 다음과 같은 공정을 추가할 수 있다.
첫째, Ti1-XAlXN 막(13) 증착전에 트렌치 캐패시터(trench capacitor)구조를 형성할 수 있으며, 이때 캐패시터의 유전체막으로 산화막/질화막(oxide/nitride) 또는 Ta205, A1203를, BST, SBT 를 사용할 수 있다.
둘째, Ti1-XAlXN 막(13)) 증착전에 반도체 기판(11) 표면의 막질이 좋지않은 Si02막을 제거하기 위한 화학적 세정(chemical cleaning)을 위하여 피라나(pirahna), RCA 세정을 할 수 있다.
셋째, Ti1-XAlXN 막(13) 증착전에 막질이 우수한 Si02막을 3 내지 20Å의 두께로 반도체 기판(11) 표면에 형성하여 반도체 기판(11)과 Ti1-XAlXN 막(13)의 계면 특성(interfacial properties)을 향상시킬 수 있다. 막질이 우수한 SiO2막은 반응로(furnace)에 의한 열 산화막으로 650 내지 900℃의 온도에서 습식 또는 건식방법으로 형성하거나, O2분위기 또는 N2O 분위기하의 상압 또는 0.1 내지 100Torr의 감압 상태에서 챔버의 온도를 700 내지 900℃로 한 급속 열 공정(rapid thermal process)으로 형성할 수 있다.
도 1b를 참조하면, Ti1-XAlXN 막(13)을 산화 공정을 통해 산화시켜 (A1203)X-(TiO2)1-X게이트 유전체막(130)을 형성한다. (A1203)X-(TiO2)1-X게이트 유전체막(130)에서 조성 'X'는 0.25 내지 0.35이다.
상기에서, 산화 공정은 반응로 어닐(furnace anneal)을 이용하여 O2또는 N2O 분위기 하에서 20초 내지 5분간 어닐하거나, 플라즈마를 이용하여 O2또는 N2O 분위기 하에서 350 내지 650 ℃의 온도로 플라즈마 처리하거나, UV/O3를 이용하여 O2또는 N2O 분위기 하에서 350 내지 550 ℃의 온도에서 5 내지 30분간 어닐한다.
한편, (A1203)X-(TiO2)1-X게이트 유전체막(130)의 막질을 개선하기 위하여, 어닐링을 O2, N2, N2O 분위기에서 반응로 어닐로 650 내지 800 ℃의 온도에서 10 내지60분간 처리하거나, 어닐링을 O2, N2, N2O 분위기에서 램프 비(ramp rate)를 20 내지 80 ℃/sec 조건으로 600 내지 900 ℃의 온도에서 10 내지 120초간 급속 열 공정을 진행할 수 있다.
도 1c를 참조하면, (A1203)X-(TiO2)1-X게이트 유전체막(130)상에 게이트 전극(14)을 형성하여 게이트 유전체 구조를 갖는 반도체 소자를 형성한다.
상기에서, 게이트 전극(14)은 폴리실리콘 구조, 텅스텐 폴리사이드(W-polycide), 티타늄 폴리사이드(Ti-polycide), 몰리브덴 폴리사이드(Mo-polycide), 코발트 폴리사이드(Co-polycide) 등과 같은 폴리사이드 구조, 텅스텐(W), 탄탈륨(Ta), 텅스텐 나이트라이드(WN), 탄탈륨 나이트라이드(TaN)와 같은 금속 구조 등과 같이 기존에 사용하던 재료를 사용하여 형성할 수 있다.
상기한 바와 같이, 본 발명은 반도체 소자의 게이트 유전체막으로 TiO2와 A1203가 혼합된 (A1203)X-(TiO2)1-X게이트 유전체막을 형성함에 있어서, 유전율이 A1203보다 높고, 누설 전류 특성이 TiO2보다 개선되는 게이트 유전체막을 형성하는 기술이다. 즉, (A1203)X-(TiO2)1-X게이트 유전체막은 조성 'X'를 0.25 내지 0.35로 하여 유전율과 누설 전류 특성을 조절할 수 있는데, TiO2가 65 내지 75 %, A1203가 25 내지 35 % 정도일 때 유전율이 18 내지 20 정도로 증가되고, 누설 전류 특성 또한 향상시킬 수 있다. (A1203)X-(TiO2)1-X게이트 유전체막은 3 내지 20 Å의 극도로얇은(ultrathin) 두께의 SiO2막을 증착한 후에 물리기상증착법 또는 화학기상증착법을 통해 Ti1-XAlXN 막을 증착하고, 여러 가지 조건을 통한 산화 공정으로 형성한다. Ti1-XAlXN 막의 산화를 이용한 장점은 증착 온도, 전력, 가스 유량 비 등과 같은 증착 조건에 따라서 박막(film)의 미세 구조(micorstructure)를 조절할수 있다. 예를 들어, Ti1-XAlXN 막은 100 ℃ 이하의 저온에서 증착할 경우 미소 결정체(nano crystalline)의 비정질 상(amorphous phase)으로 증착되며, 400 ℃ 이상의 고온에서 증착할 경우 (200) NaCl 구조의 우선 방위(preferred orientation)의 상으로 증착된다. 저온 증착 공정으로 증착된 Ti1-XAlXN 막을 산화시킬 경우 (101) 루틸(Rutile)과 (400) 아나타스(Anatase) TiO2가 혼합된 상(mixed phase)을 갖고, 고온 증착 공정으로 증착된 Ti1-XAlXN 막을 산화시킬 경우 우선 방위의 (400) 아나타스(Anatase) TiO2상이 그대로 관찰되는 (A1203)X-(TiO2)1-X화합물을 갖는다.
상술한 바와 같이, 본 발명은 고유전율을 갖는 (A1203)X-(TiO2)1-X게이트 유전체막을 소자에 적용하므로 차세대 게이트 형성시 누설 전류 특성이 우수한 고속 고밀도 소자를 구현할 수 있다.
Claims (14)
- 반도체 기판 상에 Ti1-XAlXN(x=0.25∼0.35)막을 증착하는 단계;상기 Ti1-XAlXN 막을 산화 공정을 통해 산화시켜 (A1203)X-(TiO2)1-X(x=0.25∼0.35) 게이트 유전체막을 형성하는 단계; 및상기 (A1203)X-(TiO2)1-X(x=0.25∼0.35) 게이트 유전체막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ti1-XAlXN 막은 조성 'X'가 0.25 내지 0.35인 TiAlX의 타겟 조성에서 전력을 500 W 내지 7kW 의 범위로 인가하고, N2의 유량 비를 20 내지 80 sccm으로 하고, Ar 의 유량 비를 5 내지 25 sccm으로 하며, 증착 온도를 -30 내지 500 ℃의 범위로 하는 질소 반응 스퍼터링을 이용한 물리기상증착법으로 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ti1-XAlXN 막은 AlN의 조성이 25 내지 35 % 인 TiAlN의 타겟 조성에서 직류 또는 고주파 바이어스를 인가하고, 스퍼터링 가스로 Ar, Xe 및 Kr중 어느 하나를 사용하는 스퍼터링을 이용한 물리기상증착법으로 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ti1-XAlXN 막은 Ti 소오스 물질로 TiCl4및 TDMAT 중 어느 하나를 사용하고, Al 소오스 물질로 AlCl3및 Al(CH3)3중 어느 하나를 사용하며, N 소오스 물질로 NH3, ND3및 N2중 어느 하나를 사용하며, 증착 온도를 450 내지 700 ℃의 범위로 하는 열 산화 방식을 이용한 화학기상증착법으로 AlN의 조성이 25 내지 35 %가 되도록 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ti1-XAlXN 막은 Ti 소오스 물질로 TiCl4및 TDMAT 중 어느 하나를 사용하고, Al 소오스 물질로 AlCl3및 Al(CH3)3중 어느 하나를 사용하며, N 소오스 물질로 NH3, ND3및 N2중 어느 하나를 사용하며, 2 내지 9 GHz인 리모트 플라즈마나 13.56MHz의 고주파를 사용하는 ECR을 이용한 화학기상증착법으로 AlN의 조성이 25 내지 35 %가 되도록 증착하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ti1-XAlXN 막 증착전에 상기 반도체 기판과 상기 Ti1-XAlXN 막의 계면 특성을 개선시키기 위하여, 상기 반도체 기판을 세정한 후, Si02막을 3 내지 20Å의 두께로 형성하는 단계를 추가 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 6 항에 있어서,상기 SiO2막은 650 내지 900℃의 온도에서 습식 또는 건식방법으로 형성하거나, O2및 N2O 중 어느 하나의 분위기 하에서 상압 또는 0.1 내지 100Torr의 감압 상태에서 챔버의 온도를 700 내지 900℃로 한 급속 열 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (A1203)X-(TiO2)1-X게이트 유전체막을 형성하기 위한 산화 공정은 반응로 어닐을 이용하여 O2및 N2O 중 어느 하나의 분위기 하에서 20초 내지 5분간 어닐하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (A1203)X-(TiO2)1-X게이트 유전체막을 형성하기 위한 산화 공정은 플라즈마를 이용하여 O2및 N2O 중 어느 하나의 분위기 하에서 350 내지 650 ℃의 온도로 플라즈마 처리하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (A1203)X-(TiO2)1-X게이트 유전체막을 형성하기 위한 산화 공정은 UV/O3를 이용하여 O2및 N2O 중 어느 하나의 분위기 하에서 350 내지 550 ℃의 온도에서 5 내지 30분간 어닐하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (A1203)X-(TiO2)1-X게이트 유전체막은 막질을 개선하기 위하여, O2, N2및 N2O 중 적어도 어느 하나의 분위기에서 반응로 어닐로 650 내지 800 ℃의 온도에서 10 내지 60분간 처리하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 (A1203)X-(TiO2)1-X게이트 유전체막은 막질을 개선하기 위하여. O2, N2및 N2O 중 적어도 어느 하나의 분위기에서 램프 비를 20 내지 80 ℃/sec 조건으로 600 내지 900 ℃의 온도에서 10 내지 120초간 급속 열 공정을 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 게이트 전극은 폴리실리콘 구조나, 텅스텐 폴리사이드, 티타늄 폴리사이드, 몰리브덴 폴리사이드, 코발트 폴리사이드와 같은 폴리사이드 구조나, 텅스텐, 탄탈륨, 텅스텐 나이트라이드, 탄탈륨 나이트라이드와 같은 금속 구조로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0061810A KR100376264B1 (ko) | 1999-12-24 | 1999-12-24 | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 |
US09/722,351 US6391727B1 (en) | 1999-12-24 | 2000-11-28 | Method of manufacturing a semiconductor device utilizing a(Al2O3)X-(TiO2)1-X gate dielectric film |
JP2000389904A JP2001237424A (ja) | 1999-12-24 | 2000-12-22 | ゲート誘電体膜が適用される半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0061810A KR100376264B1 (ko) | 1999-12-24 | 1999-12-24 | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010063733A KR20010063733A (ko) | 2001-07-09 |
KR100376264B1 true KR100376264B1 (ko) | 2003-03-17 |
Family
ID=19629385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0061810A KR100376264B1 (ko) | 1999-12-24 | 1999-12-24 | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6391727B1 (ko) |
JP (1) | JP2001237424A (ko) |
KR (1) | KR100376264B1 (ko) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6593193B2 (en) * | 2001-02-27 | 2003-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
US6764940B1 (en) | 2001-03-13 | 2004-07-20 | Novellus Systems, Inc. | Method for depositing a diffusion barrier for copper interconnect applications |
US6534420B2 (en) * | 2001-07-18 | 2003-03-18 | Micron Technology, Inc. | Methods for forming dielectric materials and methods for forming semiconductor devices |
CN100468638C (zh) | 2001-12-18 | 2009-03-11 | 松下电器产业株式会社 | 半导体元件的制造方法 |
JP3746478B2 (ja) * | 2001-12-18 | 2006-02-15 | 松下電器産業株式会社 | 半導体装置の製造方法 |
KR100445407B1 (ko) * | 2001-12-29 | 2004-08-25 | 주식회사 하이닉스반도체 | Cmos 의 게이트절연막 제조 방법 |
US6893978B1 (en) * | 2002-12-03 | 2005-05-17 | Silicon Magnetic Systems | Method for oxidizing a metal layer |
US6709911B1 (en) * | 2003-01-07 | 2004-03-23 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
JP4719166B2 (ja) * | 2003-02-12 | 2011-07-06 | パナソニック株式会社 | 半導体装置の製造方法 |
CN1841675A (zh) * | 2003-02-12 | 2006-10-04 | 松下电器产业株式会社 | 半导体器件的制造方法 |
US7842605B1 (en) | 2003-04-11 | 2010-11-30 | Novellus Systems, Inc. | Atomic layer profiling of diffusion barrier and metal seed layers |
US8298933B2 (en) | 2003-04-11 | 2012-10-30 | Novellus Systems, Inc. | Conformal films on semiconductor substrates |
KR100609542B1 (ko) * | 2004-06-08 | 2006-08-08 | 주식회사 하이닉스반도체 | 알루미늄 질화막을 게이트 절연막으로 하는 반도체 소자의게이트 전극 제조 방법 |
KR100680504B1 (ko) * | 2004-06-30 | 2007-02-08 | 동부일렉트로닉스 주식회사 | 반도체 소자의 캐패시터의 제조방법 |
JP4914573B2 (ja) * | 2005-02-25 | 2012-04-11 | キヤノンアネルバ株式会社 | 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法 |
US7510634B1 (en) | 2006-11-10 | 2009-03-31 | Novellus Systems, Inc. | Apparatus and methods for deposition and/or etch selectivity |
US9190266B1 (en) | 2014-08-27 | 2015-11-17 | The Regents Of The University Of California | High capacitance density gate dielectrics for III-V semiconductor channels using a pre-disposition surface treatment involving plasma and TI precursor exposure |
CN113292324B (zh) * | 2021-06-18 | 2022-11-18 | 中国船舶重工集团公司第七二五研究所 | 一种不需要筛分的实心球形at13喷涂喂料的制备方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4397077A (en) | 1981-12-16 | 1983-08-09 | Inmos Corporation | Method of fabricating self-aligned MOS devices and independently formed gate dielectrics and insulating layers |
JPS62204567A (ja) | 1986-03-04 | 1987-09-09 | Seiko Epson Corp | 多層配線容量結合半導体装置 |
US5106776A (en) | 1988-06-01 | 1992-04-21 | Texas Instruments Incorporated | Method of making high performance composed pillar dRAM cell |
US5103276A (en) | 1988-06-01 | 1992-04-07 | Texas Instruments Incorporated | High performance composed pillar dram cell |
US4895520A (en) | 1989-02-02 | 1990-01-23 | Standard Microsystems Corporation | Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant |
US5219778A (en) | 1990-10-16 | 1993-06-15 | Micron Technology, Inc. | Stacked V-cell capacitor |
KR970009976B1 (ko) | 1991-08-26 | 1997-06-19 | 아메리칸 텔리폰 앤드 텔레그라프 캄파니 | 증착된 반도체상에 형성된 개선된 유전체 |
US5313089A (en) | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
US5504041A (en) | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5716875A (en) | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
US5923056A (en) | 1996-10-10 | 1999-07-13 | Lucent Technologies Inc. | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials |
US5960270A (en) | 1997-08-11 | 1999-09-28 | Motorola, Inc. | Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions |
US5998225A (en) | 1997-12-17 | 1999-12-07 | Texas Instruments Incorporated | Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K DRAMs using disposable-oxide processing |
US6171970B1 (en) | 1998-01-27 | 2001-01-09 | Texas Instruments Incorporated | Method for forming high-density integrated circuit capacitors |
US6066525A (en) | 1998-04-07 | 2000-05-23 | Lsi Logic Corporation | Method of forming DRAM capacitor by forming separate dielectric layers in a CMOS process |
US5907780A (en) | 1998-06-17 | 1999-05-25 | Advanced Micro Devices, Inc. | Incorporating silicon atoms into a metal oxide gate dielectric using gas cluster ion beam implantation |
-
1999
- 1999-12-24 KR KR10-1999-0061810A patent/KR100376264B1/ko not_active IP Right Cessation
-
2000
- 2000-11-28 US US09/722,351 patent/US6391727B1/en not_active Expired - Fee Related
- 2000-12-22 JP JP2000389904A patent/JP2001237424A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2001237424A (ja) | 2001-08-31 |
KR20010063733A (ko) | 2001-07-09 |
US6391727B1 (en) | 2002-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100376264B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
KR100545706B1 (ko) | 반도체 소자 제조방법 | |
US7429538B2 (en) | Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric | |
US6297539B1 (en) | Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same | |
KR100368311B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
US7704896B2 (en) | Atomic layer deposition of thin films on germanium | |
US6407435B1 (en) | Multilayer dielectric stack and method | |
KR101024961B1 (ko) | 절연막의 형성방법 | |
KR20050106091A (ko) | 낮은 eot 플라즈마 질화 게이트 절연체를 위한 2 단계포스트 질화 어닐링 | |
KR100320796B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
KR100351238B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100540246B1 (ko) | 반도체 소자의 제조 방법 | |
KR100351254B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR100504269B1 (ko) | WNx 증착을 위한 개선된 PECVD 및 CVD 공정 | |
KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
KR100373165B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
KR100318456B1 (ko) | 반도체소자의탄탈륨산화막캐패시터형성방법 | |
KR100593131B1 (ko) | 반도체 소자의 제조 방법 | |
KR100373166B1 (ko) | 반도체 소자의 제조 방법 | |
JP2005079563A (ja) | 電子デバイスの製造方法 | |
KR100297101B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100431306B1 (ko) | 알루미늄산화막과 이트륨질산화막의 이중막으로 이루어진게이트산화막을 이용한 반도체 소자의 게이트 형성방법 | |
KR100338819B1 (ko) | 반도체장치의 Ta2O5 게이트절연막 형성방법 | |
KR20020035982A (ko) | 반도체 소자의 게이트 형성방법 | |
KR930018655A (ko) | 실리사이드 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120222 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |