KR940005290B1 - 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 - Google Patents
유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 Download PDFInfo
- Publication number
- KR940005290B1 KR940005290B1 KR1019860007073A KR860007073A KR940005290B1 KR 940005290 B1 KR940005290 B1 KR 940005290B1 KR 1019860007073 A KR1019860007073 A KR 1019860007073A KR 860007073 A KR860007073 A KR 860007073A KR 940005290 B1 KR940005290 B1 KR 940005290B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- thin film
- silicon
- plasma
- aluminum
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000010409 thin film Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 238000005546 reactive sputtering Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- UBAZGMLMVVQSCD-UHFFFAOYSA-N carbon dioxide;molecular oxygen Chemical compound O=O.O=C=O UBAZGMLMVVQSCD-UHFFFAOYSA-N 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/02—Pretreatment of the material to be coated
- C23C14/027—Graded interfaces
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/081—Oxides of aluminium, magnesium or beryllium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Ceramic Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명의 장치용 유전체 박막을 형성하는데 적합한 장치의 단면도.
제2도는 본 발명의 반도체 장치의 단면도.
제3도는 유전체 박막이 플라즈마 성장된 제1영역을 가진 장치에 있어서 임계 전압의 편이를 예시한 그래프.
제4도는 유전체 박막이 열적으로 성장된 제1영역을 가진 장치에 있어서 임계 전압의 편이를 예시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
12 : 진공실 14 : 전극
16 : 전원 18, 22 : 자석
20 : 타겟 24 : 진공실 출구
26 : 제1입구 28 : 제2입구
30 : 기판 32 : 장착판
40 : 트랜지스터 42 : 유리기판
44 : 실리콘층 46 : 유전체
48 : 제1영역 50 : 제2영역
56 : 소스 영역 58 : 드레인 영역
60 : 채널 영역
본 발명은 실리콘 본체상에 유전체 박막을 형성하는 방법 및 그 방법에 의해 제조된 반도체 장치에 관한 것이다.
반도체 장치의 제조에는 실리콘 산화물(SiOx, 여기서 1<x<2)과 같은 유전체가 널리 사용되고 있다. 이러한 유전체는 완성된 장치에 대해 최종 패시베이션 피박(Passivation coatings; 반도체칩의 표면에 실리콘 산화막등의 보호막을 입힌 피막)으로 사용될 뿐만 아니라 다층 장치에 대한 중간절연층으로도 사용된다. 실리콘 산화물과 같은 열적으로 성장된 산화물은 통상 EAROM(전기적으로 변경 가능한 리드 온리 메모리), MOSFET(금속 산화물 반도체 전계 효과 트랜지스터), 커패시터등과 같은 반도체 장치에서 유전체 박막, 예컨대 게이트 유전체로서 이용된다. 최상의 실리콘 산화물 박막을 생성하는 열적 산화 방법은 보통 실리콘을 800 내지 1200℃ 사이의 온도에서 산소 분위기에 둠으로써 실행된다. 대부분의 경우에 있어서 이들 온도는 기판에 비해서 너무 높다. 예를 들어 형성되어지는 유전체 박막이 유리 기판위에 제조된 반도체 장치의 일부분인 경우에 있어서는, 보다 낮은 처리온도가 필요하다. 구체적으로 말하자면, 액정 디스플레이의 영역에서 박막트랜지스터는 약 650℃의 연화점을 가진 유리 기판위에서 제조된다. 따라서, 산화물을 유리위의 실리콘상에 열적으로 성장시키기 위해서는, 산소 분위기에서 기판의 온도가 약 600℃로 유지되어야 하고 60∼70㎚의 실리콘 산화물을 성장시키는데 약 120시간을 필요로 한다.
실리콘 산화물(SiOx), 알루미늄 산화물 및 실리콘 질화물은 열적 성장에 필요한 시간 이내, 예컨대, 수시간 또는 그 이하에서 글로우 방전 및 다른 화학증착(CVD) 기술에 의해 600℃ 이하의 온도에서 증착될 수 있다. 그러나, 증착된 박막의 유전성은 열적으로 성장된 재료에 비해 불량하다. 구체적으로 말하자면, 증착된 이산화규소 박막에 대한 트랜지스터 턴온(turn on) 전압은 보통 불안정하다. 박막내와 실리콘-유전체 경계면에서의 전하 트랩은 박막으로 하여금 초기에 전압의 인가시 전하를 축적하도록 한다. 그 후속적으로 인가되는 전압은 턴온 전압, 즉 임계 전압에 있어서 5∼10볼트 또는 그이상 편이된다. 이것에 비하여 열적으로 성장된 산화물에 있어서는 임계 전압의 편이가 거의 또는 전혀 발생하지 않는다.
또한, 수소처리된 무정형 실리콘 위에 유전체를 필요로 하는 경우에는, 약 400℃ 이하의 처리 온도를 유지하는 것이 바람직하다. 이것은 400℃ 이상의 온도에서 무정형 실리콘의 반도체 특성이 변화하기 때문인데, 이는 아마도 그 점이상에서 박막으로부터 수소가 손실되는 것에 기인할 것이다.
따라서, 600℃ 이하, 바람직하기로는 400℃ 이하의 온도에서 유전체 박막을 생산하되, 박막의 형성 속도가 유전체의 안정성에 있어 실질적인 희생없이 그 온도 범위내에서 열적으로 성장된 박막보다 실질적으로 증가되도록 하는 생산방법이 요구되고 있다.
본 명세서는 실리콘상에 3영역의 유전체 박막을 형성하는 공정과 그 박막을 이용한 반도체 장치에 관하여 기재한다. 실리콘은 산소 함유 분위기에서 산화된다. 산화단계는 실리콘 산화물의 제1영역을 형성한다. 일단 산화가 시작되었으면, 산소 플라즈마내에서 알루미늄의 반응성 스퍼터링(reactive sputtering)이 개시된다. 이것은 실리콘 및 알루미늄 산화물의 혼합물을 포함하는 상기 유전체 박막의 제2영역을 형성한다. 실질적으로 알루미늄 산화물을 포함하는 제3영역은 연속적인 반응성 스퍼터링 단계에 의해 형성된다.
전극과 반도체 본체 사이에 개재된 상기 3영역의 유전체 박막을 포함하는 반도체 장치는 임계 전압의 편이가 거의 없으므로 양호한 안정성을 제공하며, 종래의 방법보다 실질적으로 작은 시간 및 낮은 온도에서 제조될 수 있다.
본 발명의 방법은 산화 및 반응성 스퍼터링 기술을 조합함으로써 실리콘(무정형, 다결정, 단결정)의 박막 또는 기판위에 3영역의 유전체 박막을 형성한다. 실리콘 산화물(SiOx, 여기서 1<x<2)을 포함하는 제1영역은 실리콘의 플라즈마 또는 열적 산화에 의해 형성된다. 플라즈마 산화공정은 25℃와 300℃ 사이의 온도에서 실행되는 반면 열적 산화 공정은 600℃ 및 그 이상의 온도가 허용될 수 있는 곳에서 사용된다. 실리콘과 알루미늄 산화물의 혼합물을 포함하는 제2영역은 산소 플라즈마내에서 알루미늄의 반응성 스퍼터링에 의해 형성된다. 연속적인 반응성 스퍼터링은 실질적으로 알루미늄 산화물을 포함하는 제3영역을 궁극적으로 제공하게 된다.
본 발명에 따른 방법을 실행하는데 적합한 장치는 제1도에 도시되어 있다. 장치(10)는 종모양의 유리 단지일 수 있는 진공실(12)을 포함한다. 진공실(12)에는 알루미늄과 같은 양호한 도체로된 재료의 스크린, 코일 또는 판일수도 있는 전극(14)이 있다. 전극(14)은 전위를 생성하는 DC, AC 또는 RF일 수도 있는 전원(16)에 접속된다. 전극(14)뒤에는 전극(14)으로부터 전기절연된 자석(18)이 있는데, 그것은 전극 영역내에 플라즈마의 집중을 돕는다. 알루미늄 타겟(20)은 전극(14)이 알루미늄 이외의 것으로된 경우에 존재한다. 자석(22)은 타겟(20)뒤에 있다. 진공실(12)의 출구(24)는 시스템의 배기를 가능하게 하고 도시를 생략한 펌프에 접속된다. 제1입구(26) 및 제2입구(28)는 적절한 가스를 첨가하기 위하여 도시를 생략한 가스 방출 시스템에 접속된다. 또한 그 장치는 그 주위를 소정의 온도로 가열하기 위한 열원(도시생략)을 구비한다.
제1영역이 열적으로 성장될 경우, 진공실(12)은 배기되어 CO2, N1O, O2, H2O와 같은 산소원이 제1입구(26)를 통해 유입된다. 이어서, 진공실(12)에서의 온도는 약 600℃로 상승되고 원하는 두께의 SiO2가 실리콘 표면상에서 성장된다.
이와는 달리, 제1영역은 미합중국 특허 제4,576,829호에 기재된 플라즈마 산화에 의해 저온에서 성장될 수 있다. 이 공정에서 실리콘(무정형, 단결정 또는 다결정)으로 되거나 그위에 실리콘을 가진 기판(30)이 전극(14)의 전방에 놓인다. 기판(30)은 장착판(32)위에 놓이고 통상 전극(14)으로부터 약 1인치의 거리에 배치된다. 장착판(32)은 기판(30)의 온도를 제어하도록 플라즈마 산화공정시 히트 싱크(heat sink)로서 작용할 수 있는 재료로 되어야 한다. 이러한 히트 싱크 구성은 미합중국 특허 4,361,595호에 기재되어 있다. 플라즈마는 300℃ 이상에서 기판(30)을 잘 가열시키는 경향이 있으므로 기판 온도는 약 300℃ 이하로 유지되어야 한다. 기판(30)의 온도를 유지하는 다른 통상의 수단도 마찬가지로 이용될 수 있다.
이어서, 진공실(12)은 약 0.2 내지 1.0×10-6토르(Torr)의 압력으로 출구(24)를 통해 배기된다. 기체 선구물질(precursor)을 함유한 산소는 약 50밀리토르의 압력으로 제1입구(26)을 통해 진공실(12)로 유입된다. 적절한 산소 함유 선구물질은 산소, 이산화탄소, 일산화질소 등을 포함한다. 산소 플라즈마를 개시하기 위해서는 약 1내지 15Watts/㎠사이, 바람직하기로는 약 5 내지 7Watts/㎠의 유효 전력 밀도를 제공하도록 약 300 내지 600와트의 13.56MHz의 RF전력이 전극(14)에 인가된다.
본 발명의 유전체 박막의 제2영역의 형성은 마찬가지로 산소 함유 플라즈마를 이용한다. 따라서, 제1영역이 열적으로 성장되면, 진공실이 배기되어 냉각 가능하게 되고 플라즈마가 상술한 바와 같이 개시된다. 만일 제1영역이 플라즈마 산화기술에 의해 성장되면, 단순히 플라즈마가 유지된다. 전극(14) 또는 타겟(20)으로부터 알루미늄의 반응성 스퍼터링에 의해 제2영역이 형성된다. 즉, 산소 플라즈마는 알루미늄을 산화시킨다음 전극(14)의 알루미늄 산화물을 스퍼터시킨다. 그와 동시에 플라즈마는 제1영역으로부터 성장된 실리콘 산화물의 일부가 스퍼터되어 다시 증착되고 그와함께 반응성 스퍼터링 공정으로부터 알루미늄 산화물이 증착된다. 이러한 방법으로 제2영역은 실리콘과 알루미늄 산화물의 혼합물을 포함한다. 실리콘 산화물의 농도는 제1영역으로부터의 거리가 증가함에 따라 감소하는 반면 알루미늄 산화물의 농도는 제1영역으로부터의 거리가 증가함에 따라 증가한다.
제1영역의 실리콘 산화물이 더 이상 스퍼터되지 않고 알루미늄 산화물을 가진 박막으로 다시 함께 부착되어 일단 유전체 박막이 일정한 두께로 축적되면, 산소 플라즈마에 의한 전극(14) 또는 타겟(20)의 연속적인 스퍼터링은 실질적으로 알루미늄 산화물을 포함하는 제3영역을 형성한다. 이러한 반응성 스퍼터링은 소정의 최종 박막 두께를 제공하도록 유지될 수 있다.
제1영역이 플라즈마 성장될 때, 실리콘으로의 플라즈마 산화는 제2영역이 형성될 동안 축적된 유전체의 두께가 더 이상의 산소 확산이 방지할때까지 계속된다. 만일 제1영역이 열적으로 성장되면, 어떤 추가의 산화가 제2영역의 형성시 가능하지만, 이러한 가능성은 열적으로 성장된 제1영역의 두께가 10㎚보다 큰 경우에는 덜하다.
제1영역은 일반적으로 플라즈마 성장된 경우 약 5 내지 20㎚의 두께를 가지며 열적으로 성장된 경우 약 100㎚로서 보다 큰 두께를 가질 수 있다.
제2영역은 일반적으로 약 2 내지 30㎚의 두께를 가진다.
Al2O3를 포함하는 제3영역은 어떤 편리한 두께를 가질 수 있지만 일반적으로 약 10 내지 100㎚로 유지된다.
3영역 박막의 전체 두께는 응용여하에 따라 소정의 두께일 수 있는데, 예를 들어 박막 트랜지스터에는 약 100㎚의 두께가 적합하다.
제2도는 본 발명의 일실시예를 예시한 것으로서, 그것은 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)(40)이다. 고질의 박막 유전체를 필요로 하는 반도체 장치는 본 발명에 의해 얻어질 수 있다.
트랜지스터(40)는 종래의 수단에 의해 제조된다. 유리기판(42)위에는 실리콘층(44)이 증착된다. 이어서 제1영역(48)과, 상기 제1영역(48)위에 놓인 제2영역(50) 및 상기 제2영역(50)위에 놓인 두꺼운 영역(52)을 포함하는 본 발명의 유전체막(46)은 상술한 바와 같은 방법에 의해 상기 실리콘층(44)위에 증착된다. 이 장치내에서 게이트로서 사용되고 금속, 규화물 및 폴리실리콘과 같은 도체로된 전극(54)은 표준 사진 석판 기술을 사용하여 유전체막(46)위에 증착된다. 자기 정렬 이온 주입 기술을 사용하여, 실리콘층(44)에는 어느한 전도형의 소스(56) 및 드레인(58) 영역과 반대전도형의 채널 영역(60)이 제공된다.
글로우 방전 및 CVD와 같은 표준 저온(<500℃)기술에 의해 생산된 유전체 박막이 5 내지 10볼트 및 그 이상의 임계 전압 편이를 갖는 불안정한 MOSFET를 생산하는 반면, 본 방법에 의해 생산된 장치는 개선된 안정성을 보인다. 또한, 박막 형성 속도는 열적 산화 기술에 비해 실질적으로 향상된다.
제3도 및 제4도는 본 발명에 따라 제조된 반도체 장치의 안정성을 예시한 것이다. 각 도면에서, 제2도의 트랜지스터의 드레인 전류 I는 제2도의 게이트 전극(54)에 인가된 게이트 전압의 함수로서 도시된다. 실선은 드레인(58)을 0볼트로 하고 소스(56)에 -5볼트를 초기 인가하였을 때의 전류를 나타낸다. 점선은 +10볼트의 바이어스가 150℃에서 30분동안 게이트 전극(54)에 인가된 후 소스(56)에 -5볼트를 후속인가하였을 때의 전류를 나타낸다.
구체적으로 말하자면, 제3도는 제1영역이 플라즈마 성장되어 전체 유전체가 약 130℃에서 형성된 MOSFET 3영역 유전체 박막의 개선된 안정성을 예시한 것이다. 제3도는 +10볼트를 바이어스 하고 150℃에서 30분간 시험한 결과 상기와 같은 장치에서 임계 전압이 약 2볼트 편이 되었음을 나타내는데, 이것은 종래의 기술에 비해 안정성이 실질적으로 개선되었음을 보인다.
제4도는 본 발명에 따라 제조된 또 다른 MOSFET의 결과를 도시한 것이다. 이 경우에 제1영역은 약 8시간동안 약 600℃에서 열적으로 성장된 약 6㎚의 SiO2로 구성된다. 제2 및 제3영역은 약 0.5시간동안 약 130℃에서 증착되고 전체 박막 두께는 8.5시간 경과후 약 7.5㎚가 된다. 임계전압의 편이는 ＋10볼트가 150℃에서 30분동안 바이어스된후에는 무시될 수 있다. 이러한 안정성은 600℃에서 약 120시간동안 열적으로 성장된 층의 안정성과 거의 동일하다.
Claims (14)
- 실리콘 본체상에 유전체 박막을 형성하는 방법에 있어서, (가) 실리콘 산화물을 포함하는 박막의 제1영역을 형성하도록 산소 함유 플라즈마 또는 열적으로 실리콘 본체의 표면을 산화시키는 단계와; (나) 상기 제1영역위에 실리콘 산화물과 알루미늄 산화물의 혼합물을 포함하는 제2영역을 형성하도록 산소 함유 분위기에서 알루미늄을 반응성 스퍼터링하는 단계와; (다) 알루미늄의 연속적인 반응성 스퍼터링에 의해 상기 제2영역위에 실질적으로 알루미늄 산화물로된 제3영역을 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 (가) 단계는 산소 함유 플라즈마에서 실행되고, 그 플라즈마는 상기 알루미늄의 반응성 스퍼터링을 행하도록 (나) 및 (다) 단계를 통해서 유지되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 (가) 단계는 25℃ 내지 300℃ 사이의 온도에서 실행되는 것을 특징으로 하는 방법.
- 제2항에 있어서, 플라즈마는 약 1내지 15Watt/㎠의 유효 전력 밀도를 갖는 것을 특징으로 하는 방법.
- 제1항에 있어서, 상기 (가) 단계는 열적 산화에 의하여 실행되는 것을 특징으로 하는 방법.
- 제5항에 있어서, 열적 산화는 약 600℃의 온도에서 실행되는 것을 특징으로 하는 방법.
- 제1항의 방법에 의하여 형성된 산화물 유전체 박막을 포함하는 것을 특징으로 하는 반도체 장치.
- 유전체 박막에 의해 분리된 반도체 본체와 전극을 포함하는 반도체 장치에 있어서, 상기 유전체 박막이 실리콘 산화물을 포함하는 제1영역과; 상기 제1영역위에 놓이고 상기 제1영역으로부터의 거리의 증가에 따라 실리콘 산화물의 농도는 감소하고 알루미늄 산화물의 농도는 증가하는 실리콘 산화물 및 알루미늄 산화물의 혼합물을 포함하는 제2영역과; 상기 제2영역위에 놓이고 알루미늄 산화물을 포함하는 제3영역을 구비하는 것을 특징으로 하는 반도체 장치.
- 제7항에 있어서, 상기 제1영역이 약 5 내지 100㎚의 두께를 가진 것을 특징으로 하는 장치.
- 제8항에 있어서, 상기 제1영역이 플라즈마 성장되고 약 5 내지 20㎚의 두께를 가진 것을 특징으로 하는 장치.
- 제7항에 있어서, 상기 제2영역은 약 2 내지 30㎚의 두께를 가진 것을 특징으로 하는 장치.
- 제7항에 있어서, 상기 제3영역은 약 10 내지 100㎚의 두께를 가진 것을 특징으로 하는 장치.
- 제7항에 있어서, 상기 장치는 금속 산화물 반도체 전계 효과 트랜지스터인 것을 특징으로 하는 장치.
- 제12항에 있어서, 상기 제1영역은 열적으로 성장된 약 6㎚ 두께의 실리콘 산화물을 가진 것을 특징으로 하는 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US76997585A | 1985-08-27 | 1985-08-27 | |
| US769,975 | 1985-08-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870002638A KR870002638A (ko) | 1987-04-06 |
| KR940005290B1 true KR940005290B1 (ko) | 1994-06-15 |
Family
ID=25087086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860007073A KR940005290B1 (ko) | 1985-08-27 | 1986-08-26 | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS6358843A (ko) |
| KR (1) | KR940005290B1 (ko) |
| DE (1) | DE3628399A1 (ko) |
| GB (1) | GB2179679B (ko) |
| SG (1) | SG134792G (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0748564B2 (ja) * | 1988-05-07 | 1995-05-24 | シャープ株式会社 | シリコンマイクロセンサ |
| US5310610A (en) * | 1988-05-07 | 1994-05-10 | Sharp Kabushiki Kaisha | Silicon micro sensor and manufacturing method therefor |
| US5387530A (en) * | 1993-06-29 | 1995-02-07 | Digital Equipment Corporation | Threshold optimization for soi transistors through use of negative charge in the gate oxide |
| EP0971380A4 (en) * | 1997-03-28 | 2000-06-28 | Migaku Takahashi | MANUFACTURING METHOD OF A MAGNETIC RESISTANCE ELEMENT |
| KR100480756B1 (ko) * | 2002-08-02 | 2005-04-06 | 한국화학연구원 | 산화알루미늄 박막 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3287243A (en) * | 1965-03-29 | 1966-11-22 | Bell Telephone Labor Inc | Deposition of insulating films by cathode sputtering in an rf-supported discharge |
| GB1204544A (en) * | 1966-09-02 | 1970-09-09 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
| US3502950A (en) * | 1967-06-20 | 1970-03-24 | Bell Telephone Labor Inc | Gate structure for insulated gate field effect transistor |
| JPS523782B2 (ko) * | 1972-12-19 | 1977-01-29 | ||
| DE2452289A1 (de) * | 1974-11-04 | 1976-05-06 | Siemens Ag | Halbleiterbauelement |
| JPS5527644A (en) * | 1978-08-17 | 1980-02-27 | Nec Corp | Multi-layer wiring type semiconductor device |
| JPS5572043A (en) * | 1978-11-27 | 1980-05-30 | Fujitsu Ltd | Preparation of semiconductor device |
| DE3122382A1 (de) * | 1981-06-05 | 1982-12-23 | Ibm Deutschland | Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur |
-
1986
- 1986-08-21 DE DE19863628399 patent/DE3628399A1/de not_active Withdrawn
- 1986-08-26 GB GB8620609A patent/GB2179679B/en not_active Expired - Fee Related
- 1986-08-26 JP JP61201179A patent/JPS6358843A/ja active Pending
- 1986-08-26 KR KR1019860007073A patent/KR940005290B1/ko active IP Right Grant
-
1992
- 1992-12-30 SG SG1347/92A patent/SG134792G/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR870002638A (ko) | 1987-04-06 |
| GB8620609D0 (en) | 1986-10-01 |
| JPS6358843A (ja) | 1988-03-14 |
| DE3628399A1 (de) | 1987-03-05 |
| GB2179679B (en) | 1990-01-04 |
| GB2179679A (en) | 1987-03-11 |
| SG134792G (en) | 1993-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804640A (en) | Method of forming silicon and aluminum containing dielectric film and semiconductor device including said film | |
| KR940003380B1 (ko) | 게이트 절연형 전계효과 트랜지스터의 제조방법 | |
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| US4692344A (en) | Method of forming a dielectric film and semiconductor device including said film | |
| TWI393191B (zh) | 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進 | |
| US6809017B2 (en) | Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication | |
| JP3916565B2 (ja) | 電子デバイス材料の製造方法 | |
| US8148275B2 (en) | Method for forming dielectric films | |
| JP2000269515A (ja) | 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス | |
| KR20060047185A (ko) | 필름 형성 전구체를 제어함으로써 실리콘 질화물의 특성 및균일성을 제어하는 방법 및 실리콘 질화물을 포함하는ｔｆｔ 소자 | |
| US3627662A (en) | Thin film transistor and method of fabrication thereof | |
| KR100376264B1 (ko) | 게이트 유전체막이 적용되는 반도체 소자의 제조 방법 | |
| KR940012608A (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
| US5700699A (en) | Method for fabricating a polycrystal silicon thin film transistor | |
| JPH08274334A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| KR940005290B1 (ko) | 유전체 박막을 형성하는 방법 및 그 박막을 포함하는 반도체 장치 | |
| FR2915623A1 (fr) | Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium. | |
| KR100537478B1 (ko) | 반도체장치를 제조하기 위한 프로세스와, 이를 수행하기 위한 진공실 | |
| US6066519A (en) | Semiconductor device having an outgassed oxide layer and fabrication thereof | |
| KR100540246B1 (ko) | 반도체 소자의 제조 방법 | |
| US6211098B1 (en) | Wet oxidation method for forming silicon oxide dielectric layer | |
| JPH0290568A (ja) | 薄膜トランジスタの製造方法 | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |