KR20060047185A - 필름 형성 전구체를 제어함으로써 실리콘 질화물의 특성 및균일성을 제어하는 방법 및 실리콘 질화물을 포함하는ｔｆｔ 소자 - Google Patents

필름 형성 전구체를 제어함으로써 실리콘 질화물의 특성 및균일성을 제어하는 방법 및 실리콘 질화물을 포함하는ｔｆｔ 소자 Download PDF

Info

Publication number
KR20060047185A
KR20060047185A KR1020050031957A KR20050031957A KR20060047185A KR 20060047185 A KR20060047185 A KR 20060047185A KR 1020050031957 A KR1020050031957 A KR 1020050031957A KR 20050031957 A KR20050031957 A KR 20050031957A KR 20060047185 A KR20060047185 A KR 20060047185A
Authority
KR
South Korea
Prior art keywords
dielectric film
sin
film
substrate
sinx
Prior art date
Application number
KR1020050031957A
Other languages
English (en)
Other versions
KR100741435B1 (ko
Inventor
최수영
원태경
가쿠 푸루타
쿤후아 왕
존 엠. 화이트
박범수
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20060047185A publication Critical patent/KR20060047185A/ko
Application granted granted Critical
Publication of KR100741435B1 publication Critical patent/KR100741435B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Abstract

약 1m2 내지 4.1m2 , 심지어는 9m2 정도로 큰 표면적을 가지는 기판에 걸쳐 일련의 TFT 소자들이 정렬되는 경우에, 게이트 유전체로서 TFT 소자에 이용될 수 있는 a-SiNx :H 유전체 필름을 PECVD 증착하는 방법을 개발하였다. a-SiNx :H 필름은 화학적 조성을 포함한 필름 특성의 균일성 및 필름 두께의 균일성을 제공하며, 그러한 균일성들은 상기와 같은 대형 기판의 표면적에 걸쳐 필요한 것이다. 상기 방법에 의해 제조된 필름들은 액정 능동 매트릭스 디스플레이 및 유기발광다이오드 제어 모두에 유용하다.

Description

필름 형성 전구체를 제어함으로써 실리콘 질화물의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ＴＦＴ 소자{CONTROLLING THE PROPERTIES AND UNIFORMITY OF A SILICON NITRIDE FILM BY CONTROLLING THE FILM FORMING PRECURSORS AND TFT DEVICE WITH THE SILICON NITRIDE}
도 1 은 본 발명의 a-SiNx :H 게이트 및 패시베이션 유전체 필름을 채용한 종류의 TFT 소자의 일 실시예의 단면도이다.
도 2 는 본 발명의 필름을 증착하는데 이용될 수 있는 종류의 PECVD 프로세싱 챔버를 도시한 단면도이다.
도 3a 는 도 1 에 도시된 종류의 TFT 구조물을 형성하는데 통상적으로 이용될 수 있는 모든 단계들을 나열한 것이고, 도 3b 는 몇가지 TFT 구조물을 포함하는 기판의 개략적인 단면도이며, 도 3c 는 몇가지 TFT 구조물을 포함하는 기판의 개략적인 평면도이다.
도 4a 는 a-SiNx :H 유전체 필름내의 Si-H 결합 구조의 원자 %와 a-SiNx :H 유전체 필름의 구조/cm3 을 구성하는 원자와 관련된 Si-H 결합 구조의 농도 사이의 관계를 도시한 그래프이다.
도 4b 는 a-SiNx :H 유전체 필름내의 N-H 결합 구조의 원자 %와 a-SiNx :H 유전체 필름의 구조/cm3 을 구성하는 원자와 관련된 N-H 결합 구조의 농도 사이의 관계를 도시한 그래프이다.
본 발명은 큰 표면적에 걸쳐 CVD(화학 기상 증착)에 의해 증착되는 실리콘 질화물의 특성 및 균일성을 제어하는 방법에 관한 것이고, 또한 그러한 방법에 의해 제조된 필름에 관한 것이다. 특히, 실리콘 질화물 필름의 저항 및/또는 이온 이동도가 특정 범위내에서 제어된다.
현재, 박막 트랜지스터(TFT) 어레이(array)에 대한 관심이 특히 높은데, 이는 그러한 소자들이 컴퓨터 및 텔레비젼 평판에 주로 채용되는 종류의 액정 능동 매트릭스 디스플레이에서 이용되기 때문이다. 액정 능동 매트릭스 디스플레이는 또한 백 라이팅(back lighting)을 위한 발광 다이오드를 포함할 수 있다. 또한, 유기 발광 다이오드(OLEDs)가 능동 매트릭스 디스플레이를 위해 사용되고 있고, 이러한 유기 발광 다이오드는 디스플레이의 활동도(activity)를 어드레싱하기 위해 TFT를 필요로 한다.
통상적으로, TFT 어레이들은 평판상에 생성된다. 기판은 반도체 기판일 수 있고, 도는 유리, 석영, 사파이어, 또는 투명한 플라스틱 필름과 같이 투명한 기판일 수도 있다. 본 발명의 대상인 TFT는 실리콘-함유 필름을 채용하며, 특히 유전 체 층을 위한 실리콘 질화물 함유 필름을 채용한다. 제 1 의 실리콘 질화물-함유 필름을 게이트 유전체라 칭하는데, 이는 그 필름이 전도성 게이트 전극상에 놓이기 때문이다. 제 2 의 실리콘 질화물-함유 필름은 패시베이션 유전체라고 하며, 그 필름은 제 2 전도성 전극의 상부 표면상에 놓여져서 TFT 소자(이때, TFT 소자의 하부 표면은 유리, 석영, 사파이어, 플라스틱, 또는 반도체 기판이다)의 상부 표면을 둘러싸는 주변부로부터 제 2 전도성 전극을 전기적으로 격리시킨다.
도 1 은 실리콘 질화물-함유 게이트 유전체 필름 및 실리콘 질화물-함유 패시베이션 유전체 필름 모두를 채용할 수 있는 종류의 박막 트랜지스터 구조물의 단면을 개략적으로 도시한 것이다. 이러한 종류의 박막 트랜지스터는 게이트 절연체로서 SiNx 층을 가지는 인버스 스태커드(inverse staggered) α- Si TFT, 또는 백 채널 에치(back channel etch; BCE) 인버티드 스태거드(버텀(bottom) 게이트) TFT 구조로 주로 지칭된다. 이러한 구조는 바람직한 TFT 구조들 중 하나 인데, 이는 게이트 유전체(SiNx) 그리고 진성 및 n+(또는 p+) 도핑된 비정질 실리콘 필름이 단일 PECVD(플라즈마 기상 증착) 펌핑-다운(pump-down) 작동중에 증착될 수 있기 때문이다. 도 1 에 도시된 BCE TFT 는 4 또는 5개의 패터닝 마스크(patterning mask)만을 포함하고 있다.
전술한 바와 같이, 통상적으로 기판(101)은 유리, 석영, 사파이어, 또는 투명 플라스틱과 같이 가시광선 스펙트럼에 대해 광학적으로 투명한 물질을 포함한다. 기판은 형상 및 치수가 달라질 수 있다. 통상적으로, TFT 용도의 경우 에, 기판은 약 500mm2 이상의 표면적을 가지는 유리 기판이다. 게이트 전극 층(102)이 기판(101)상에 형성된다. 게이트 전극 층(102)은 예를 들어 알루미늄(Al), 텅스텐(W), 크롬(Cr), 탄탈륨(Ta), 몰리브덴(Mo), 몰리브덴 텅스텐(MoW), 티탄(Ti), 또는 그 조합물과 같은 금속 층을 포함할 것이다. 게이트 전극 층(102)은 통상적인 증착, 리소그래피 및 에칭 기술을 이용하여 형성될 수 있다. 기판(101)과 게이트 전극 층(102) 사이에, 예를 들어 실리콘 산화물, 또는 실리콘 질화물과 같은 광학적 절연 층(도시 안 됨)이 있을 수 있으며, 그러한 광학적 절연 층 역시 이하에서 설명하는 바와 같은 종류의 PECVD 시스템을 이용하여 형성될 수 있을 것이다.
게이트 유전체 층(103)은 게이트 전극 층(102)상에 형성된다. 게이트 유전체 층은 PECVD 시스템 등을 이용하여 증착된 실리콘 산화물, 실리콘 옥시나이트라이드, 또는 실리콘 질화물일 수 있다. 게이트 유전체 층(103)은 약 100Å 내지 약 6,000Å의 두께로 형성될 수 있다.
벌크(bulk) 반도체 층(104)이 게이트 유전체 층(103)상에 형성된다. 벌크 반도체 층(104)은 다결정 실리콘(폴리실리콘), 미세결정 실리콘(μc-Si), 또는 비정질 실리콘(α- 실리콘)일 수 있으며, 상기 실리콘 필름들 역시 PECVD 시스템 또는 공지된 기타 방법에 의해 증착될 수 있다. 벌크 반도체 층(104)은 약 100Å 내지 약 3,000Å의 두께로 증착될 것이다. 도핑된 반도체 층(105)은 반도체 층(104)의 상부에 형성된다. 도핑된 반도체 층(105)은 n-타입(n+) 또는 p-타입(p+) 도핑 된 다결정, 미세결정, 또는 비정질 실리콘을 포함할 것이다. 도핑된 반도체 층(105)은 약 100Å 내지 약 3,000Å의 두께로 증착될 것이다. 도핑된 반도체 층(105)의 일 예는 n+ 도핑된 α-실리콘 필름이다. 벌크 반도체 층(104) 및 도핑된 반도체 층(105)은 리소그래피적으로 패턴화되고 통상적인 기술을 이용하여 에칭되어, 게이트 유전 절연체상에서 이러한 두 필름의 메사(mesa; 탁상지형)를 형성하며, 상기 메사 역시 저장 커패시터 유전체로서 작용한다. 도핑된 반도체 층(105)은 벌크 반도체 층(104)의 일부에 직접 접촉하여, 반도체 접합부(junction)를 형성한다.
이어서, 전도성 층(106)이 게이트 유전체 층(103), 반도체 층(104), 및 도핑된 반도체 층(105)의 노출된 표면상에 증착된다. 전도성 층(106)은 예를 들어 알루미늄, 텅스텐, 몰리브덴, 크롬, 탄탈륨, 및 그 조합물과 같은 금속을 포함할 수 있다. 전도성 층(106)은 통상적인 부착 방법을 이용하여 형성될 수 있다. 전도성 층(106) 및 도핑된 반도체 층(105) 모두는 리소그래피적으로 패턴화되어, 도 1 의 TFT의 소오스 콘택 및 드레인 콘택(각각 106a 및 106b)을 형성할 수 있다. 소오스 콘택 및 드레인 콘택(106a 및 106b)의 형성 후에, 통상적으로 패시베이션 유전체 층(107)이 도포된다. 패시베이션 유전체 층은, 예를 들어, 실리콘 산화물 또는 실리콘 질화물일 수 있다. 패시베이션 층(107)은, 예를 들어, PECVD 또는 기타 종래 기술을 이용하여 형성될 수 있다. 패시베이션 층(107)은 약 1,000Å 내지 약 5,000Å의 두께까지 부착될 것이다. 이어서, 패시베이션 층(107)은 리소그래피적으로 패턴화되고 통상적인 기술을 이용하여 에칭되어, 패시베이션 층내에 콘택 홀 을 형성한다.
이어서, 투명한 전도성 층(108)이 부착되고 패턴화되어, 전도성 층(106)과의 콘택을 형성한다. 투명한 전도성 층(108)은 가시광선 스펙트럼내에서 광학적으로 투명한 물질을 포함한다. 투명한 전도체(108)는, 예를 들어, 인듐 주석 산화물(ITO) 또는 아연 산화물 등을 포함할 수 있다. 투명한 전도성 층(108)의 패턴닝은 통상적인 리소그래피 및 에칭 방법에 의해서 이루어진다.
이외에도, 실리콘 질화물 게이트 절연체를 채용하는 다른 수많은 TFT 구조가 있으며, 그 중 일부가 이경하 박사(경희대, 1998)가 발표한 "SiNx 게이트 절연체를 가지는 레이저 어닐링된 다결정 실리콘 박막 트랜지스터(TFTs)에 관한 연구(A Study on Laser Annealed Polycrystalline Silicon Thin Film Transistors with SiNx Gate Insulator)"에 기재되어 있다. 이러한 발표내용에 관한 정보는 http://tftcd.khu.ac.kr/research/polySi 에서 얻을 수 있을 것이다. 이경하 박사의 공개 내용은 주로 레이저 어닐링된 폴리-Si TFT의 이용에 관한 것으로서, 이는 본 발명의 대상이 아니나, 그 TFT 구조는 배경 재료로서 관심의 대상이 된다. 관심의 대상이 되는 구조는 상기 공개 내용의 2 장(chapter)에 기재되어 있다.
D.B. Thomasson 등이 1997 Society for Information Display International Symposium Digest of Technical Papers, volume 28, 176-179면에 기재한, "초박 활성 층을 구비한 높은 이동도의 트리-층 a-Si:H 박막 트랜지스터(High Mobility Tri-Layer a-Si:H Thin Film Transistors with Ultra-Thin Active Layer)"라는 명 칭의 논문에는 TFT가 약 13nm 의 활성층 두께를 가지는 능동 매트릭스 액정 디스플레이가 기재되어 있다. TFT 구조는 몰리브덴 바텀 전극, 실리콘 질화물 게이트 유전체 층, 상기 실리콘 질화물 게이트 유전체 층상에 놓인 a-Si:H 층, n+ μc-Si:H 도핑된 소오스 및 드레인 영역(실리콘 질화물 유전체 메사에 의해 분리된다), 그리고 상기 소오스 영역과 드레인 영역 각각의 위에 놓인 알루미늄 콘택 층을 가지는 유리 기판이다. 이를 트리-Si:H TFT 구조라 한다. 상기 논문의 작성자들은 13nm 두께의 활성 층을 가지는 수소화된 비정질 실리콘 박막 트랜지스터가 보다 두꺼운(50nm) 활성 층을 가지는 소자들 보다 디스플레이 용도에서 보다 양호한 기능을 한다고 주장하고 있다. 5㎛ 채널 길이 소자의 선형(VDS = 0.1V) 및 포화 영역 이동도는 50nm a-Si:H 소자에 대한 0.4 cm2/V·sec 및 0.7 cm2/V·sec 로부터 기타의 동일한 기하학적 형상(geometry) 및 프로세싱으로 제조된 13nm a-Si:H 층 소자에 대한 0.7 cm2/V·sec 및 1.2 cm2/V·sec로 증가된다고 한다. 게이트 유전체 실리콘 질화물은 100 mW/cm2, -150V, 0.5Torr 및 300℃ 에서 SiH4, NH3, 및 AR 의 반응 가스 혼합물로부터 증착되었다. 패시베이션 실리콘 질화물 절연체 층은 기판 온도(250℃)를 제외하고 동일한 조건에서 게이트 유전체로서 증착되었다.
박영배 등이 Journal of Materials Science: Materials in Electronics 23(2001) 515-522 에 기재한 "원격 플라즈마 화학 기상 증착에 의해 증착된 저온 실리콘 질화물 필름의 벌크 및 계면 특성"이라는 명칭의 논문에는 SiNx이 아닌 게이 트 유전체가 수소화된 실리콘 질화물 필름(a-SiNx:H)일 때 발생할 수 있는 문제점이 기재되어 있다. PECVD a-SiNx:H 박막은 a-Si:H 층과 a-SiNx:H 층 사이의 양호한 계면 특성으로 인해 a-SiNx:H TFT 용도를 위한 게이트 유전체로서 널리 이용되고 있다고 한다. 그러나, SiNx:H 게이트 유전체를 가지는 a-Si:H TFT는 D.C. 게이트 전압 바이어스하에서 문턱 전압 천이(threshold voltage shift) 및 반 역치하 경사도(inverse subthreshold slope)와 같은 불안정성 문제를 가지는 것으로 알려져 있다. 그러한 불안정성 문제는 SiNx:H 필름내의 높은 트랩 밀도(trap density) 그리고 a-Si:H/SiNx:H 계면에 생성된 결함에 의해 유발되는 것으로 알려져 있다. SiNx:H 내의 전하 포획(trapping)은 금지대(forbidden gap)내의 Si-H 및 N-H 결합, Si 댕글링 본드(dangling bond)의 국부적인 상태에 기인하여 그리고 인가된 필드(field)하의 전자 주사(electron injection)로부터 발생한다고 알려져 있다. 상기 논문의 작성자들은 PECVD SiNx:H 이 게이트 절연체로서 유용하지 않다고 주장하고 있는데, 이는 N-H 및 Si-H 결합 형태의 많은 양의 결합된 수소(20%-40%)를 포함하고 있기 때문이라고 주장한다.
작성자들은 게이트 유전체 층의 원격 플라즈마 화학 기상 증착을 제안하였다. NH3 전구체가 원격 플라즈마 영역(챔버의 상부)내에서 여기되어 NH* 또는 NH2 * + H* 를 생성하였으며, 그 후에 플라즈마 영역으로부터의 활성화된 종(species)* 은 가스 분산 링을 통해 하류에서 도입된 SiH4 와 반응하여 SiNx:H 전기 절연체를 형성하였으며, 그 전기 절연체는 수소를 쉽게 잃어 시간 경과 후에 TFT 소자의 성능을 저하시키는 것으로 알려진 종류의 댕글링 결합을 형성하는 Si-H 결합 형태의 결합된 수소의 양이 감소되어 있다.
Andrei Sazonov 등이 Proc. International Conference on Microelectronics(MIEL 2002), Vol. 2, NIS, Yugoslavia, 12-15 May 2002에서 "플라스틱 필름상의 저온 a-Si:H TFT : 재료 및 제조 측면"이라는 명칭으로 발표한 내용은 가요성(flexible) 플라스틱 기판상의 능동 매트릭스 OLED 디스플레이에 대한 120℃에서의 a-SiH 박막 트랜지스터의 제조 기술에 관한 것이다. 제조된 TFT는 260℃에서 제조된 TFT와 매우 유사한 기능을 나타낸다고 주장하였다. 발표자들은, 적절한 화소 집적화(pixel integration)로, 비정질의 수소화된 실리콘(a-Si:H)TFT 들이 디스플레이 휘도를 얻는데 필요한 충분히 높은 전류를 공급할 수 있고, 그에 따라 능동 매트릭스 OLED 디스플레이에 대한 저렴한 해결책이 될 수 있다고 주장하였다.
TFT 샘플의 제조에 사용된 실리콘 질화물 필름은 SiH4 및 NH3 가스상 전구체로부터 PECVD에 의해 120℃에서 증착된 비정질 실리콘 질화물이었다. 그 필름은 260℃ 내지 320℃에서 제조된 필름에 비해 낮은 질량 밀도 및 높은 수소 농도를 가 진다고 알려져 있다. 연구 결과, [N]/[Si] 비율이 1.4 내지 1.7 인 일련의 a-SiNx:H 필름들이 증착(120℃에서)되었다. 그 필름들내의 수소 함량은 25-40 원자 % 였다. 일반적으로, [N]/[Si] 가 높은 필름들이 높은 질량 밀도 및 높은 압축 응력을 갖는 다고 할 수 있다. 1MV/cm 의 필드에서 형성된 a-SiNx:H 필름들의 저항은 1014-1016 Ohm·cm이고, [N]/[Si]가 높은 필름들은 N-함량이 낮은 필름들 보다 높은 브레이크다운 필드 및 유전 상수를 가진다고 주장하였다. 이러한 결론을 지지하는 데이터 표가 제시되었다.
고온인 경우에 비교하여, 저온 a-SiNx 필름은 높은 수소 함량을 특징으로 한다. 수소 농도가 약 40% 이상인 N-부화(rich) 필름은 주로 N 원자에 결합된 수소를 나타내며, 높은 N-H 결합 농도 하나로 인해 높은 [N]/[Si] 비율을 갖는다. 저온에서 플라스틱 기판상에 제조된 TFT는 고온에서 유리상에 제조된 TFT 보다 높은 문턱전압(4-5V)을 필요로 한다. 결과적으로, 저온에서 제조된 TFT에 대해 관찰된 ON 전류는 낮은 값을 갖는다. 이러한 TFT 의 성능 특성이 OLED 용도에 대한 요건을 만족시키기는 하지만, 120℃에서 제조된 TFT 의 문턱전압을 낮추는 것이 바람직할 것이다.
전술한 바와 같이, TFT의 성능 특성은 그 TFT의 제조중에 형성된 필름의 구조적 특성의 직접적인 결과이다. 필름의 구조적 특성은 프로세스 조건 및 TFT를 구성하는 필름의 형성중에 사용되는 전구체들의 상대적인 양에 따라 직접적으로 달라진다. 평판 디스플레이의 크기가 커짐에 따라, 커진 표면적에 걸쳐 제조되는 각 필름의 균일성을 제어하기가 점점 어려워진다. 게이트 유전체 층 또는 패시베이션 유전체 층으로서 이용되고 PECVD 에 의해 증착된 실리콘-질화물 함유 필름과 관련하여, 기판에 걸친 필름의 균일성 제어는, 약 1 미터 x 1미터에 걸친 평행-판(parallel-plate) 용량성 결합된 전극들을 가지는 프로세싱 챔버내에서 PECVD 를 실시할 때, 특히 곤란해진다. RF 전력이 높은 경우에, RF 전력은 전극 영역의 중심에 집중되는 것으로 보이며, 결과적으로 돔(dome)-형상의 두께 프로파일(profile)을 나타내고, 필름 특성들은 전극들에 걸친 비-균질 전력 분포를 나타내게 된다. 이러한 형태의 현상은 약 1000Å/분 이상의 필름 증착 속도(D/R)를 얻는데 사용되는 높은 RF 전력에서 보다 두드러진다.
a-SiNx:H 제조를 위한 통상적인 PECVD 프로세스는 원하는 필름 특성을 얻기 위해 질소(N2)로 상당히 희석된 전구체 가스 혼합물을 이용한다. 상기 원하는 필름 특성들은 다음과 같다: 약 0 내지 -1010dynes/cm2의 압축 필름 응력; 통상적으로 약 15원자% 미만의 낮은 Si-H 함량; 및 약 800Å/분(1000Å/분에서 열적 산화물로 정상화됨) 미만의 HF용액(WER)내의 낮은 습식 에칭 속도. 그러나, 전구체 가스내의 높은 N2 농도(이때, N2:SiH4는 2:1 이상이다)에서 생성된 플라즈마는 큰 표면적, 예를 들어 약 1000mm x 1000mm(1평방 미터) 이상의 크기를 가지는 기판에 걸쳐 특히 비-균질 플라즈마를 생성한다. 이는 N2 분자의 분해를 위해 필요한 높은 에너지에 기인한 것으로 믿어진다. 큰 표면적의 평판 디스플레이의 제조와 관련한 이러 한 문제점을 극복하기 위해, N2 전구체 가스는 보다 용이하게 분해되는 NH3 전구체 가스로 대체되었다.
보다 최근에, 보다 큰 평판 디스플레이, 예를 들어 크기가 약 1500mm x 1800mm 이상인 기판을 구비한 평판 디스플레이에 대한 수요가 증대되고 있다. a-SiNx:H 게이트 유전체 필름의 형성중에 질소를 공급하기 위해 NH3 전구체를 이용하여 이러한 크기의 평판 디스플레이를 제조하기 위한 초기의 시도는 필름내의 수소 함량이 높은 a-SiNx:H 필름을 형성하였었다. 전술한 바와 같이, 이러한 높은 수소 함량은 TFT에 필요한 문턱전압을 높게 만들며, 이는 TFT 성능에 나쁜 영향을 미친다. 큰 표면적의 기판에 걸쳐 a-SiNx:H 게이트 유전체 필름을 형성할 수 있는 프로세스가 요구되고 있다.
약 1000mm x 1000mm 이상의 표면적에 걸쳐 TFT 게이트 유전체로서 유용한 a-SiNx:H 필름을 PECVD 증착하는 방법을 개발하고 더욱 개선하였으며, 그러한 방법에서 필름 두께의 균일성 및 화학적 조성을 포함하는 필름 특성의 균일성은 놀라울 정도로 일정하였다. 특히, 필름 증착 속도는 1000Å/분 이상, 통상적으로는 1300Å/분 이상이며; a-SiNx:H 필름의 Si-H 결합은 약 15원자% 미만이고; 필름 응력은 약 0 내지 약 -1010dynes/cm2 이며; 필름 두께는 기판 표면적에 걸쳐 약 17% 미만으로 변하며; 필름의 굴절율(RI)은 약 1.85 내지 약 1.95 이며; HF 용액내에서의 습 식 에칭 속도(필름 밀도의 지표이다)는 800Å/분 미만이다. HF 용액은 업계에서 "버퍼 옥사이드 에칭제(Buffer Oxide Etchant) 6:1"이라고 지칭되며, 7중량%의 불화수소산, 34중량%의 불화 암모늄, 및 59중량%의 물을 포함한다. 습식 에칭 테스트는 약 25℃의 기판 온도에서 실시된다. 또한, 필름의 화학적 조성은, Si-H 결합 함량과 관련하여, 항상 최대 15원자% 미만인 것이 바람직하다.
앞에서 나열한 물리적 특성들을 나타내는 a-SiNx:H 게이트 유전체 필름은 뛰어난 성능을 제공하며; 기판에 걸친 필름의 균일성은 크기가 1900mm x 2200mm 이상인 평판 디스플레이의 제조를 가능하게 한다.
크기가 1200mm x 1300mm 인 기판에 걸친 균일한 분포를 얻으면서도 낮은 문턱전압(낮은 수소 함량)을 나타내는 a-SiNx:H 게이트 유전체 필름을 제공하기 위한 종래의 노력에서, 본 출원의 발명자들은 3.1 내지 8.6의 NH3/SiH4 비율, 10.0 내지 35.8의 N2/SiH4 비율, 및 2.4 내지 10.0의 N2/NH3 비율을 가지는 전구체 공급(source) 가스(전구체 가스 혼합물)을 이용하였었다. 이러한 정도의 질소 함량은 기판에 걸친 화학적 조성을 포함한 특성 및 두께와 관련한 필름 균일성에 문제를 유발하지 않는다. 그러나, 기판 크기가 1500mm 내지 1800mm 로 커졌을 때, 이러한 전구체 공급 가스는 약 25% 정도로 변화되는 비균질 필름 두께를 초래하고; Si-H 결합이 23원자% 이상인 필름 구조물을 제조하며; 몇몇 경우에 HF 용액(열적 산화물 1000Å/분로 정상화됨)내에서의 습식 에칭 속도가 2400Å/분을 초과하는 필름을 제조한다는 것을 발견하였다. 초기의 경험을 바탕으로, 기판에 걸친 보다 균 일한 필름 두께를 얻기 위해서는 전구체 공급 가스의 질소 함량을 줄일 필요가 있었다.
놀랍게도, NH3/SiH4 비율을 5.3 내지 10.0 으로 높이고, N2/SiH4 비율을 5.5 내지 18.7로 줄이며, 전극들 사이의 공간을 기본 1000밀(mils)로부터 약 20% 내지 50% 만큼 줄임으로써, 필름 두께가 기판 표면에 걸쳐 약 16% 미만으로 변화되면서도 필름내의 Si-H 결합을 15원자% 미만으로 유지할 수 있는 a-SiNx:H 유전체 필름을 증착할 수 있었다. 우수한 결과를 제공하는 N2/NH3 비율은 약 0.6 내지 약 2.5, 바람직하게는 0.6 내지 약 2.3이며, 이는 종래의 N2/NH3 비율이 2.4 내지 10 인 것과 비교된다. 또한, 신규한 전구체 공급 가스 조성을 이용하여 a-SiNx:H 유전체 필름 표면에 걸쳐 습식 에칭 속도를 약 800Å/분 이하로 유지하였다.
패시베이션 층으로서 이용되는 a-SiNx:H 유전체 필름의 증착에 필요한 임계 조건은, TFT 채널 이온 이동 특성을 손상시키는 것을 방지하기 위해서 그리고 소오스/드레인(S/D) 금속에 대한 손상을 줄이기 위해서, 패시베이션 층의 증착 중에 기판 온도를 약 300℃ 미만으로 하는 것이다. 이러한 점을 고려하여, 패시베이션 층은 약 150℃ 내지 약 300℃, 바람직하게는 약 260℃ 내지 280℃의 기판 온도에서 증착된다. 패시베이션 층의 성능을 위한 업계의 일반적인 요구조건은 브레이크다운 전압이 약 5MV/cm 이하로 떨어지지 않는 것이다. TFT 소자의 S/D 채널 영역상의 일치성(conformality)을 제공하기 위해, 패시베이션 층으로 이용되는 a-SiNx:H 유전체 필름의 단차 피복(step coverage)은 게이트 유전체 필름의 경우 보다 우수할 필요가 있다. 패시베이션 층의 기계적 특성 역시 중요하다. 예를 들어, 패시베이션 층에 대한 필름 응력은 게이트 유전체 층에 대해서 보다 작아야 한다. 패시베이션 층에 대한 필름 응력은 약 +3 x 1010 내지 약 -3 x 1010 이어야 한다. 증착 온도의 감소로 인해, 증착된 필름의 습식 에칭 속도 통상적으로 증대된다(필름의 밀도가 감소된다). 소자 성능 요건을 기초로 증착을 위한 최적의 기판 온도를 결정하기 위해, 소위 당업자는 브레이크 다운 전압, 단차 피복, 및 기계적 특성의 변화를 소자 구조 및 특성의 기타 변화와 균형을 맞출 필요가 있다.
전술한 특성 및 균일성을 가지는 a-SiNx :H 게이트 유전체 필름을 제조하는데 필요한 프로세스 파라미터들은 예를 들어 다음과 같이 조합될 수 있다:
기판이 유리 일때, 필름 증착중의 기판 온도는 약 120℃ 내지 약 340℃, 및 약 320℃ 내지 약 340℃ 이다;
프로세스 압력은 약 2.0Torr 미만, 통상적으로 약 1.0Torr 내지 약 1.5Torr 이다;
플라즈마 밀도는 약 0.2 W/cm2 내지 약 0.6 W/cm2 이다;
플라즈마 전구체 가스 혼합물로서, 이때 전구체 가스들은 N2, NH3, 및 SiH4를 포함하며, 성분비는 약 5.3 내지 약 10.0의 NH3/SiH4, 약 5.5 내지 약 18.7의 N2/SiH4, 및 약 0.6 내지 약 2.3, 통상적으로는 약 0.6 내지 약 1.9의 N2/NH3 이다;
PECVD 프로세스 챔버내의 전극 간격들은 필름 특성 요건을 충족시킬 수 있도록 기판 크기에 맞춰 적절히 조절된다; 그리고
총 전구체 가스 유량은 기판 영역내의 프로세싱 체적에 맞게 적절히 조절된다.
PECVD 프로세싱 챔버가 AKTTM(미국 캘리포니아 산타클라라에 소재) PECVD 25KA 시스템(본 명세서에 기재된 예들의 실험에 사용된 것과 같은 종류)과 같은 평행 판형 프로세싱 챔버일 때, 전극 간격은 약 1000밀(1밀≒0.001 인치) 미만이어야 하며, 통상적으로 약 800 및 400 밀이다. 또한, 총 전구체 가스 유량은 약 20,000 sccm 내지 약 70,000 sccm 이어야 한다.
소위 당업자는 플라즈마 프로세싱 챔버가 위에서 특정한 프로세싱 챔버(이하에서 보다 상세히 설명한다)와 다른 경우에 적절한 전극 간격 및 전구체 유량을 계산해낼 수 있을 것이다. 예를 들어, 표면적이 9m2 이하인 기판을 생각할 수 있을 것이다.
a-SiNx :H 패시베이션 유전체 필름을 제조하는데 필요한 프로세스 파라미터들의 조합은 게이트 유전체 필름을 제조하는데 필요한 파라미터들의 조합과 상이하다. 이는, 패시베이션 유전체 층의 원하는 특성이 다르기 때문이고, 패시베이션 유전체 층이 부착되는 소자 표면이 패시베이션 유전체 층의 필름 증착시에 기판 온도에 대해 훨씬 더 민감하기 때문이다. 예를 들어, 패시베이션 유전체 층의 중요한 성능 특성은 이온 이동도 및 전압 문턱값(게이트 유전체 필름의 경우에 그러하 다)이 아니라, 그 대신에, 브레이크 다운 전압, 단차 피복, 및 기계적 특성(예를 들어, 잔류 필름 응력)이다. 수용가능한 패시베이션 층은, 예를 들어, 5,000 이상의 WER 및 20% 이상의 S-H 결합 구조 함량을 나타낼 것이며, 그러한 정도에서도 여전히 수용가능하다. a-SiNx :H 의 패시베이션 층의 PECVD에 이용되는 전구체 가스들의 비율과 관련하여, NH3/SiH4 는, 예를 들어(제한적인 것은 아니다), 약 5.6 내지 약 11.1, 통상적으로는 약 5.6 내지 약 10.6 이다. N2/SiH4 는, 예를 들어(제한적인 것은 아니다), 약 5.8 내지 약 20.8, 통상적으로는 약 5.8 내지 약 19.9 이다. N2/NH3 는, 예를 들어(제한적인 것은 아니다), 약 0.4 내지 약 2.3, 통상적으로는 약 0.6 내지 약 1.9 이다.
이하의 상세한 설명에 대한 전제부로서, 상세한 설명 및 특허청구범위에서 명백한 표현이 없으면 구성요소들은 복수의 구성요소를 포함하는 것으로 이해하여야 한다.
TFT 소자에서 게이트 유전체 및 패시베이션 층으로 유용한 a-SiNx :H 필름을 PECVD 증착하는 방법을 개발하였으며, 이때 TFT 소자들은 표면적이 약 1000mm x 1000mm(1900mm x 2200mm 이상으로서, 예를 들어 9m2 의 표면적이 될 수도 있다) 이상인 기판에 걸쳐 정렬된다. a-SiNx :H 필름은 균일한 필름 두께 및 화학조성을 포함한 균일한 필름 특성을 제공하며, 그러한 균일한 두께 및 특성은 기판 표면적에 관계 없이 필요한 것이나 큰 표면적에서는 달성하기가 곤란하였다.
놀랍게도, 본 출원의 발명자들은 NH3/SiH4 비율을 5.3 내지 10.0으로 높이고, N2/SiH4 비율을 5.5 내지 18.7 로 낮추며, 전극들 사이의 공간을 기본 1000밀(mils)로부터 약 20% 내지 50% 만큼 줄임으로써, TFT 게이트 유전체로서 양호한 기능을 하는 a-SiNx:H 필름을 제조할 수 있었다. 그 필름의 두께는 기판 표면에 걸쳐 약 16% 미만으로 변화되면서도, 필름내의 Si-H 결합 함량을 15원자% 미만으로 유지할 수 있다. 또한, a-SiNx:H 증착 필름의 습식 에칭 속도를 약 800Å/분 이하로 유지하였다. 우수한 결과를 제공하는 N2/NH3 비율은 약 0.6 내지 약 2.5, 바람직하게는 0.6 내지 2.3이며, 이는 종래의 N2/NH3 비율이 2.4 내지 10 인 것과 비교된다.
TFT 게이트 유전체로서 양호한 기능을 하는 a-SiNx :H 유전체 필름을 제조하는 방법 외에도, 본 출원의 발명자들은 TFT 소자의 상부 전도성 전극 위에 놓인 패시베이션 층으로서 양호한 기능을 하는 a-SiNx :H 유전체 필름을 개발하였다. a-SiNx :H 패시베이션 유전체 층의 증착에 대한 주요 요건은, TFT 채널 이온 이동 특성에 대한 손상을 방지하기 위해서 그리고 소오스/드레인(S/D) 금속에 대한 손상을 감소시키기 위해서, 증착 중에 기판 온도가 약 300℃(유리 기판) 미만이어야 한다는 것이다. 이러한 점을 고려하여, 패시베이션 층은 약 150℃ 내지 약 300℃, 바람직하게는 약 260℃ 내지 280℃의 기판 온도에서 증착된다. 패시베이션 층의 성 능을 위한 일반적인 요구조건은 브레이크다운 전압이 약 5MV/cm 이하로 떨어지지 않는 것이다. TFT 소자의 S/D 채널 영역상의 일치성(conformality)을 제공하기 위해, a-SiNx:H 유전체 패시베이션 층의 단차 피복은 게이트 유전체 필름의 경우 보다 우수할 필요가 있다. 패시베이션 층의 기계적 특성 역시 중요하다. 예를 들어, 패시베이션 층에 대한 필름 응력은 약 +3 x 1010 내지 약 -3 x 1010 이어야 한다. 증착 온도의 감소로 인해, 증착된 필름의 습식 에칭 속도 통상적으로 증대된다(필름의 밀도가 감소된다). 소자 성능 요건을 기초로 증착을 위한 최적의 기판 온도를 결정하기 위해, 소위 당업자는 브레이크 다운 전압, 단차 피복, 및 기계적 특성의 변화를 소자 구조 및 특성의 기타 변화와 균형을 맞출 필요가 있다.
Ⅰ. 본 발명의 실시를 위한 장치
본 명세서에 기재된 PECVD 프로세스의 실시예는 미국 캘리포니아 산타클라라에 소재하고 Applied Materials, Inc.의 한 사업부인 AKTTM 으로부터 입수할 수 있는 평행 판형 프로세싱 챔버인 AKTTM PECVD 25 KA 시스템내에서 실시되었다. 일반적으로, 그러한 시스템(200)은 가스 공급원(204)에 연결된 프로세싱 챔버(202)를 포함한다. 프로세싱 챔버(202)는 벽(206) 및 바닥(208)을 가지며, 상기 벽 및 바닥은 프로세스 체적부(212)를 부분적으로 규정한다. 통상적으로, 프로세스 체적부(212)는 벽(206)내의 포트(도시 안 됨)를 통해 접근할 수 있으며, 상기 포트는 프로세싱 챔버(202)내외로의 기판(240) 이동을 용이하게 한다. 벽(206)은 프로세스 체적부(212)를 배기 포트(여러 가지 펌핑 부품들을 포함한다; 도시 안 됨)에 결합시키는 펌핑 플레넘(plenum)(214)을 포함하는 덮개(lid) 조립체(210)를 지지한다.
온도 제어되는 기판 지지 조립체(238)는 프로세싱 챔버(202)내의 중심에 배치된다. 지지 조립체(238)는 프로세싱 중에 유리(제한적인 것이 아니라 예시적인 것이다) 기판(240)을 지지한다. 통상적으로, 기판 지지 조립체(238)는 저항성 부재와 같은 하나 이상의 매립형 히터(232)를 둘러싸며, 상기 저항성 부재는 선택적인 전력 공급원(230)에 연결되어 지지 조립체(238) 및 그 위에 배치된 기판(240)을 제어가능하게 가열한다. 통상적으로, CVD 프로세스에서, 히터는 약 120℃ 내지 460℃의 균일한 온도에서 기판(240)을 유지하며, 그 온도는 기판의 프로세싱 파라미터에 따라 달라진다. 일반적으로, 지지 조립체(238)는 하부측(226) 및 상부측(234)을 갖는다. 상부측(234)은 유리 기판(240)을 지지한다. 하부측(226)에는 스템(stem)(242)이 결합된다. 스템(242)은 지지 조립체(238)를 승강 시스템(도시 안 됨)에 연결하며, 상기 승강 시스템은 상승된 프로세싱 위치(도시된 바와 같음) 및 프로세싱 챔버(202)내외로의 기판 이송을 용이하게 하는 하강된 위치 사이에서 지지 조립체(238)를 이동시킨다. 추가적으로, 스템(242)은 지지 조립체(238)와 시스템(200)의 기타 부품들 사이에서 전기 및 열전쌍 리드선들(electrical and thermocouple leads)을 위한 도관을 제공한다.
일반적으로, 전력 공급원(222)에 의해 덮개 조립체(210)와 기판 지지 조립체(238) 사이에 위치된 가스 분배판 조립체(218)(또는 챔버의 덮개 조립체내에 또는 그 부근에 위치된 기타 전극)로 공급되는 RF 전력이 지지 조립체(238)와 분배판 조 립체(218) 사이의 프로세스 체적부(212)내의 가스들을 여기시키도록, 지지 조립체(238)가 접지된다. 일반적으로, 전력 공급원(222)으로부터의 RF 전력은 화학 기상 증착 프로세스의 실시를 위해 기판의 크기에 비례하여 선택된다. 거리("d")는 기판 지지 조립체(238)의 상부면(230)과 분배판 조립체(218)의 하부면(231) 사이의 간격을 나타낸다. 기판(240)의 두께와 함께 간격("d")는 프로세싱 체적부(212)를 결정한다. 간격("d")은 원하는 프로세싱 조건을 제공하기 위해 필요에 따라 조절될 수 있다.
통상적으로, 덮개 조립체(210)는 입구 포트(280)를 포함하며, 가스 공급원(204)에 의해 제공되는 프로세스 가스들은 그러한 입구 포트를 통해 프로세싱 챔버(202)내로 도입된다. 상기 입구 포트(280)는 또한 세정 공급원(282)에 연결된다. 통상적을, 세정 공급원(282)은 분해된 불화물과 같은 세정제를 제공함, 상기 세정제는 증착 부산물 및 필름을 프로세싱 챔버 하드웨어로부터 제거하기 위해 프로세싱 챔버(202)내로 도입된다.
가스 분배판 조립체(218)는 덮개 조립체(210)의 내측면(220)에 결합된다. 통상적으로, 가스 분배판 조립체(218)는 실질적으로 기판(240)의 프로파일에 따라 구성되며, 예를 들어 대형 기판의 경우에는 다각형으로 그리고 웨이퍼의 경우에는 원형으로 구성된다. 가스 분배판 조립체(218)는 천공 영역(216)을 포함하며, 가스 공급원(204)으로부터 공급되는 프로세스 가스 및 기타 가스가 상기 천공 영역을 통해 프로세스 체적부(212)내로 공급된다. 가스 분배판 조립체(218)의 천공 영역(216)은, 가스들이 가스 분배판 조립체(218)를 통해 프로세싱 챔버(202)내로 균일 하게 분산되도록, 구성된다.
통상적으로, 가스 분배판 조립체(218)는 행거판(hanger plate)(260)으로부터 현수된 확산판(258)을 포함한다. 그 대신에, 확산판(258) 및 행거판(260)이 단일의 일체형 부재를 포함할 수도 있다. 다수의 가스 통로(262)가 확산판(258)을 통해 형성되어, 전구체 공급 가스의 소정(所定) 분산(predetermined distribution)이 가스 분배판 조립체(218)를 통과하여 프로세스 체적부(212)내로 유입될 수 있게 한다. 행거판(260)은 덮개 조립체의 내측면(220)과 가스 분배판 조립체(218)를 이격된 관계로 유지하며, 그에 따라 그 사이에 플레넘(264)을 형성한다. 상기 플레넘(264)은 덮개 조립체(210)를 통해 유동하는 가스가 확산판(258)의 폭에 걸쳐 균일하게 분포될 수 있게 하며, 그에 따라 가스는 중심 천공 영역(216)의 위쪽으로 균일하게 제공되고 가스 통로(262)를 통해 균일하게 분포되어 유동하게 된다.
Ⅱ. 예
예 1, TFT 형성을 위한 전체적인 프로세스
TFT의 다른 부분에 대한 PECVD 증착된 a-SiNx :H 게이트 유전체 필름 및 a-SiNx :H 패시베이션 유전체 필름의 관계의 일반적인 이해를 위해, 도 1 에 도시된 TFT 실시예의 전체적인 제조 프로세스를 이하에서 간단히 설명한다.
도 3a 는 도 1 에 도시된 TFT 소자를 생성하기 위해 실시될 수 있는 일련의 프로세스 단계(300)들에 관한 것이다. 도 3c 는 몇개의 TFT 구조를 포함하는 기판의 개략적인 평면도(336)를 도시한다.
제 1 단계, 즉 "게이트 금속 스퍼터링" 단계에서, 소위 당업계에 공지된 기술을 이용하여 전도성 층(302)을 유리 기판(301)상에 스퍼터링 증착한다. 이러한 특정 예에서, 기판(301)은 0.7mm 두께의 유리 기판이다. 실질적으로, 전도성 층(302)은 두개 층(bilayer)이며, 이때 상기 층의 바닥 부분은 크롬 층이고 그 위의 층은 알루미늄 네오디뮴 합금이다.
제 2 단계, 즉 "게이트 패턴(마스크 1)" 단계에서, 소위 당업계에 공지된 습식 에칭 프로세스를 이용해 전도성 층(302)을 패턴 에칭하여 전도성 전극(302b)을 제공한다.
제 3 단계, 즉 "n+ a-Si/a-Si/a-SiNx :H PECVD" 단계에서, 본 발명의 PECVD 프로세스에 의해 a-SiNx :H 층(303)을 브랭킷(blanket) 도포하며, 이에 대해서는 후술한다. 층(303)의 증착에 이어서, 공지된 PECVD 를 이용하여 a-Si 층(304)을 브랭킷 증착한다. 마지막으로, PECVD 프로세스를 포함한 공지된 프로세스를 이용하여 n+ 도핑된 a-Si 층(305)을 브랭킷 도핑하여, 추후에 TFT 소자를 위한 소오스 및 드레인 영역이 되는 전도성 층을 제공한다.
제 4 단계, 즉"a-Si 패턴(마스크 2)" 단계에서, 당업계에 공지된 기술을 이용하여, a-Si 층(304) 및 n+ 도핑된 a-Si 층(305)을 건식 에칭한다.
프로세스의 제 5 단계, 즉 "S/D 스퍼터링" 단계에서, 당업계에 공지도니 기술을 이용하여 크롬 층(306)의 브랭킷 스퍼터링 증착을 실시한다. 후속하여, 크롬 층(306)의 일부는 TFT 소자의 소오스 및 드레인 영역의 일부가 된다.
제 6 단계, 즉 "S/D 패턴(마스크 3)" 단계에서, 공지된 기술을 이용하여 크롬 층(306)을 패턴 건식 에칭한다.
프로세스의 제 7 단계, 즉 "n+ a-Si 에칭-백(Etch-Back)" 단계에서, 상기 제 6 단계에서의 팬턴화된 건식 에칭에 의해 노출된 "n+ a-Si 층(305)의 일부를 종래 기술로 에칭 백한다. "n+ a-Si 층(305)은 완전히 관통 에칭되며, 하부의 a-Si 층(304)내로 "오버 에칭(overetch)"된다.
프로세스의 제 8 단계, 즉 "SiNx :H PECVD" 단계에서, 본 발명의 방법에 의해, PECVD 를 이용하여 a-SiNx :H 유전체(307)로 이루어진 패시베이션 층을 기판 표면상에 도포한다.
제 9 의 프로세스 단계, 즉 "패시베이션 에칭(마스크 4)" 단계에서, 공지된 기술을 이용하여, a-SiNx :H 유전체로 이루어진 패시베이션 층(307)을 패턴 건식 에칭한다.
제 10 의 프로세스 단계, 즉 "ITO 스퍼터링" 단계에서, 종래 기술을 이용하여 인듐 주석 산화물 층(308)을 기판상에 브랭킷 스퍼터 증착한다. 인듐 주석 산화물 층(308)은 스퍼터 증착되었을 때 전도성의 광학적으로 투명한 층이다. 이러한 광학적으로 투명한 전도성 층은 TFT 소자를 디스플레이 용도에 사용할 수 있게 한다.
제 11 의 프로세스 단계, 즉 "ITO 패턴(마스크 5)" 단계에서, 공지된 기술을 이용하여 인듐 주석 산화물 층(308)을 패턴 건식 에칭하여 패턴화된 전도성 층을 제조하며, 상기 패턴화된 전도성 층은 개략적인 평면도(336)에 도시된 각각의 TFT 구조의 어드레싱을 가능하게 한다.
예 2, a-SiN x :H 게이트 유전체 층을 증착하기 위한 프로세스
이상에서는 a-SiNx :H 게이트 유전체 층을 위한 모든 성능 요건에 대해 설명하였다. 예를 들어 1000mm x 1000mm 이상의 큰 표면적에 걸쳐 PECVD 증착되었을 때, 구조 및 화학적 조성을 포함한 필름 특성의 균일성 및 필름 두께의 균일성을 제공하고 성능 요건을 충족시키는 PECVD 증착 a-SiNx :H 게이트 유전체 층을 제조하기 위해 수많은 실험을 실시하였다. 하나의 기본적인 요건은, a-SiNx :H 필름 증착 속도가 1000Å/분 이상, 통상적으로는 1300Å/분 이상이어서 TFT 제조 생산량이 경제적으로 경쟁력을 갖는 충분한 생산성을 제공하여야 한다는 것이다. a-SiNx :H 필름에 대한 기본적인 요건은: a-SiNx :H 필름의 Si-H 결합 함량은 약 15원자% 미만이고; 필름 응력은 약 0 내지 약 -1010dynes/cm2 이며; 필름의 굴절율(RI)은 약 1.85 내지 약 1.95 이며; HF 용액(버퍼 옥사이드 에칭제 6:1)내에서의 습식 에칭 속도(그러한 WER은 필름 밀도의 지표이다)는 800Å/분 미만이다. 또한, 필름의 화학적 조성은, Si-H 결합 함량과 관련하여, 항상 최대 15원자% 미만인 것이 바람직하다. 도 1 에 도시된 대한 대안적인 실시예 구조에서, a-SiNx :H 게이트 유전체 층을 초기에 빠른 증착 속도(약 1300Å/분 이상)로 증착할 수 있으며(이때 Si-H 결합 함량은 약 20원자% 정도로 높을 수 있다), 이어서 a-SiNx :H 게이트 유전체 층을 느린 증착 속도(약 1300Å/분 미만)로 증착할 수 있다(이때 Si-H 결합 함량은 최대 약 15원자% 이하인 것이 바람직하다). 이는 a-SiNx :H 게이트 유전체 층과 그 층상에 후속 증착되는 a-Si 층 사이의 양호한 계면을 제공한다. 기판 표면적에 걸친 두께 균일성은 약 17% 미만으로 변화될 것이다. 기판에 걸친 필름의 화학적 조성의 균일성과 관련하여, Si-H 결합 구조는 4원자% 이상 만큼 변화되지 않는 것이 바람직하다. 웨이퍼에 걸친 기타 필름 특성들의 균일성과 관련하여, 응력의 편차는 약 4 x 109 미만인 것이 바람직하고, 밀도를 나타내는 습식 에칭 속도(WER)는 기판 전체 표면에 걸쳐 100 이상으로 변화되지 않는 것이 바람직하다.
이하의 표 1 은 실험적인 a-SiNx :H 게이트 유전체 층 PECVD 테스트에 대한 자료를 나타낸다. 이러한 자료는 제조된 a-SiNx :H 게이트 유전체 층들의 물리적인 특성에 관한 것이다. 이하의 표 2 는 표 1 에 기재된 실험적인 a-SiNx :H 게이트 유전체 필름에 대한 대응 프로세스 파라미터 자료를 나타낸 것이다. "실험(run)" 번호들이 서로 일치한다. 이러한 프로세스 개발은 전술한 바와 같은 종류의 AKMTM 25KA PECVD 시스템내에서 이루어졌다. 실험 1-6 은, 상부에 놓인 a-Si 층과 계면 을 이루는 a-SiNx :H 게이트 유전체 층에 대한 목표를 달성하지 못하는 증착 필름을 나타낸 것이다. 실험 7-11 은 목표를 달성한 필름을 나타낸 것이다.
PECVD에 의해 증착된 a-SiNx :H 게이트 유전체 필름의 특성
실험번호 윈도우측에 인접한 챔버"A" 윈도우측에 인접한 챔버"C" 윈도우측에 인접한 챔버"D" 최대 편차 D/R Å/분 필름두께 균일성 변화(%) (기판의 모서리로부터 15mm는 제외)
1 2015 13.2
두께 Å 5991 5922 5895 96
RI 1.89 1.89 1.87 0.02
응력*x 109 dynes/cm2 + 4.0 + 1.8 + 3.1 2.3
N-H 원자% 16.6 16.5 16.9 0.4
S-H 원자% 17.6 14.1 15.5 3.5
WER Å/분 1575 960 1822 862
2 2479 21.9
두께 Å 6532 7970 6560 1438
RI 1.90 1.91 1.90 0.01
응력*x 109 dynes/cm2 + 2.0 - 4.4 - 2.4 6.4
N-H 원자% 18.6 22.5 23.2 4.6
S-H 원자% 14.8 7.2 6.7 8.1
WER Å/분 826 395 468 431
실험번호 윈도우측에 인접한 챔버"A" 윈도우측에 인접한 챔버"C" 윈도우측에 인접한 챔버"B" 최대 편차 D/R Å/분 필름두께 균일성 변화(%) (기판의 모서리로부터 15mm는 제외)
3 2364 10.8
두께 Å 6605 7119 6641 514
RI 1.88 1.89 1.87 0.02
응력*x 109 dynes/cm2 + 3.0 - 2.5 - 2.0 5.5
N-H 원자% 21.6 26.1 27.5 5.9
S-H 원자% 16.2 9.2 7.2 9.0
WER Å/분 1137 554 882 583
4 2653 9.6
두께 Å 7830 7775 7271 559
RI 1.91 1.93 1.92 0.02
응력*x 109 dynes/cm2 + 2.1 - 2.9 - 0.5 5.0
N-H 원자% 20.1 24.3 29.6 9.5
S-H 원자% 23.0 19.6 26.9 7.3
WER Å/분 784 363 664 421
실험번호 윈도우측에 인접한 챔버"A" 윈도우측에 인접한 챔버"C" 윈도우측에 인접한 챔버"B" 최대 편차 D/R Å/분 필름두께 균일성 변화(%) (기판의 모서리로부터 15mm는 제외)
5 2492 10.3
두께 Å 7320 7929 7430 609
RI 1.86 1.88 1.86 0.02
응력*x 109 dynes/cm2 + 4.4 - 1.1 + 3.9 5.5
N-H 원자% 19.2 23.2 24.8 5.6
S-H 원자% 19.4 9.8 19.9 10.1
WER Å/분 2422 821 2023 1601
6 1374 15.7
두께 Å 6165 7472 6086 1386
RI 1.91 1.90 1.92 0.02
응력*x 109 dynes/cm2 + 2.5 - 1.6 + 1.0 4.1
N-H 원자% 17.5 21.1 18.0 3.6
S-H 원자% 18.4 7.6 13.3 10.9
WER Å/분 860 494 483 377
실험번호 윈도우측에 인접한 챔버"A" 윈도우측에 인접한 챔버"C" 윈도우측에 인접한 챔버"B" 최대 편차 D/R Å/분 필름두께 균일성 변화(%) (기판의 모서리로부터 15mm는 제외)
7 2286 16.2
두께 Å 7013 8764 6999 1765
RI 1.91 1.90 1.91 0.01
응력*x 109 dynes/cm2 - 2.2 - 3.9 - 1.6 2.3
N-H 원자% 20.5 20.7 20.7 0.2
S-H 원자% 11.1 7.7 11.0 3.4
WER Å/분 487 443 488 45
8 1711 12.4
두께 Å 6230 7413 6576 1183
RI 1.91 1.90 1.90 0.01
응력*x 109 dynes/cm2 - 1.0 - 3.7 - 2.0 2.7
N-H 원자% 22.5 24.5 22.9 2.0
S-H 원자% 11.1 7.6 10.3 3.5
WER Å/분 554 529 579 50
실험번호 윈도우측에 인접한 챔버"A" 윈도우측에 인접한 챔버"C" 윈도우측에 인접한 챔버"B" 최대 편차 D/R Å/분 필름두께 균일성 변화(%) (기판의 모서리로부터 15mm는 제외)
9 1563 15.4
두께 Å 5421 6758 5871 1337
RI 1.92 1.91 1.91 0.01
응력*x 109 dynes/cm2 - 5.3 - 8.1 - 5.3 2.8
N-H 원자% 22.0 24.8 22.5 2.8
S-H 원자% 7.8 4.8 7.9 3.1
WER Å/분 381 404 410 29
10 1622 13.3
두께 Å 5555 6788 5857 1233
RI 1.93 1.92 1.92 0.01
응력*x 109 dynes/cm2 - 4.6 - 7.5 - 5.4 2.9
N-H 원자% 22.6 25.3 23.8 2.7
S-H 원자% 8.5 5.1 7.8 3.3
WER Å/분 353 360 395 42
실험번호 윈도우측에 인접한 챔버"A" 윈도우측에 인접한 챔버"C" 윈도우측에 인접한 챔버"B" 최대 편차 D/R Å/분 필름두께 균일성 변화(%) (기판의 모서리로부터 15mm는 제외)
11 1327 8.3
두께 Å 5888 6940 6131 1052
RI 1.88 1.88 1.88 0.00
응력*x 109 dynes/cm2 - 2.3 - 4.2 - 2.1 2.1
N-H 원자% 28.4 28.3 27.6 0.8
S-H 원자% 4.7 2.9 4.7 1.8
WER Å/분 739 695 767 72
* + 는 인장 응력을 나타내고, - 는 압축 응력을 나타낸다.
PECVD에 의해 증착되는 a-SiNx :H 게이트 유전체 필름의 증착 프로세스 조건
Figure 112005020058789-PAT00001
1. 13.56 MHz 에서의 RF 전력
2. 프로세스 챔버 압력
3. 전극 간격
4. 증착 속도
이상의 예를 기초로 한 결론
본 명세서에 제시된 모든 자료를 검토하면, 수많은 TFT가 약 1000mm x 1000mm 이상의 표면적에 걸쳐 정렬된 경우에, TFT 게이트 유전체로서 유용한 a-SiNx :H 게이트 유전체 필름을 얻을 수 있다는 것을 알 수 있다. 그러나, 필름 두께의 균일성 및 필름 조성의 균일성을 얻기 위해서는, a-SiNx :H 게이트 유전체 필름의 제조에 이용되는 프로세스 파라미터를 주의 깊게 제어할 필요가 있다. 웨이퍼에 걸친 필름의 화학적 조성의 균일성과 관련하여, Si-H 결합 구조가 4원자% 이상 만큼 변화되지 않는 것이 바람직하다. 웨이퍼에 걸친 필름의 다른 특성들의 균일성과 관련하여, 응력의 편차는 약 4 x 109 미만인 것이 바람직하고, 밀도를 나타내는 습식 에칭 속도(WER)는 기판 전체 표면에 걸쳐 100 이상으로 변화되지 않는 것이 바람직하다.
전술한 바와 같이, 산업상의 요건을 충족시키기 위해, 필름 증착 속도는 1000Å/분 이상, 통상적으로 1300Å/분 이상인 것이 바람직하다. 또한, a-SiNx :H 게이트 유전체 필름의 필름 특성과 관련하여, 필름의 Si-H 결합 함량은 약 15원자% 미만이어야 하며; 필름 응력은 약 0 내지 약 -1010dynes/cm2 이며; 기판 표면적에 걸쳐 필름 두께는 약 17% 미만으로 변하며; 필름의 굴절율(RI)은 약 1.85 내지 약 1.95 이며; HF 용액내에서의 습식 에칭 속도(필름 밀도의 지표이다)는 800Å/분 미만이다. 또한, 필름의 화학적 조성은, Si-H 결합 함량과 관련하여, 항상 최대 15원자% 미만인 것이 바람직하다.
이상에서 나열한 물리적 특성을 나타내는 a-SiNx :H 게이트 유전체 필름은 우수한 성능을 제공하며; 기판에 걸친 필름의 균일성은 크기가 1870mm x 2200mm(4.1 m2 의 표면적) 이상인 평판 디스플레이의 제조를 가능하게 한다.
놀랍게도, NH3/SiH4 비율을 5.3 내지 10.0 으로 높이고, N2/SiH4 비율을 5.5 내지 18.7로 줄임으로써, 필름 두께가 기판 표면에 걸쳐 약 16% 미만으로 변화되면서도 필름내의 Si-H 결합 함량을 15원자% 미만으로 유지할 수 있는 a-SiNx:H 유전체 필름을 증착할 수 있었다. 이러한 변화로 인한 결과적인 N2/NH3 비율은 약 0.6 내지 1.9이며, 이는 종래의 N2/NH3 비율이 2.4 내지 10 인 것과 비교된다. 또한, 신규한 전구체 공급 가스 조성을 이용하여 a-SiNx:H 유전체 필름 표면에 걸쳐 습식 에칭 속도를 약 800Å/분 이하로 유지하였다.
전술한 균일성 및 특성을 가지는 a-SiNx:H 게이트 유전체 필름을 제조하는데 필요한 프로세스 파라미터의 조합은 다음을 포함한다:
필름 증착중의 기판 온도는 약 320℃ 내지 약 340℃ 이다;
프로세스 압력은 약 2.0Torr 미만, 통상적으로 약 1.5Torr 미만 이다;
플라즈마 밀도는 약 0.2 W/cm2 내지 약 0.6 W/cm2 이다;
플라즈마 전구체 가스 혼합물로서, 이때 전구체 가스들은 N2, NH3, 및 SiH4를 포함하며, 성분비는 약 5.3 내지 약 10.0의 NH3/SiH4, 약 5.5 내지 약 18.7의 N2/SiH4, 및 약 0.6 내지 약 2.3, 통상적으로는 약 0.6 내지 약 1.9의 N2/NH3 이다;
평행판 플라즈마 프로세싱 챔버인 AKTTM PECVD 25KA 시스템내의 전극 간격은 약 1000밀(1밀 - 0.001 인치) 미만이고, 통상적으로는 약 800밀 내지 400밀이다.
AKTTM PECVD 25KA 시스템내의 총 전구체 가스 유량은 약 20,000sccm 내지 약 70,000sccm 이다.
소위 당업자는 플라즈마 프로세싱 챔버가 위에서 특정한 프로세싱 챔버(이하에서 보다 상세히 설명한다)와 다른 경우에 적절한 전극 간격 및 전구체 유량을 계산해낼 수 있을 것이다.
[발명이 이루고자 하는 기술적 과제]에서 설명한 바와 같이, a-SiNx :H 패시베이션 유전체 필름을 제조하는데 필요한 프로세스 파라미터들의 조합은 게이트 유전체 필름을 제조하는데 필요한 파라미터들의 조합과 상이하다. 예를 들어, 패시베이션 유전체 층의 중요한 성능 특성은 이온 이동도 및 전압 문턱값(게이트 유전체 필름의 경우에 그러하다)이 아니라, 그 대신에, 브레이크다운 전압, 단차 피복, 및 기계적 특성(예를 들어, 잔류 필름 응력)이다. 수용가능한 패시베이션 층은, 예를 들어, 5,000 이상의 WER 및 20% 이상의 S-H 결합 구조 함량을 나타낼 것이며, 그러한 정도에서도 여전히 수용가능하다. a-SiNx :H 의 패시베이션 층의 PECVD에 이용되는 전구체 가스들의 비율과 관련하여, NH3/SiH4 는, 예를 들어(제한적인 것은 아니다), 약 5.6 내지 약 11.1, 통상적으로는 약 5.6 내지 약 10.6 이다. N2/SiH4 는, 예를 들어(제한적인 것은 아니다), 약 5.8 내지 약 20.8, 통상적으로는 약 5.8 내지 약 19.9 이다. N2/NH3 는, 예를 들어(제한적인 것은 아니다), 약 0.4 내지 약 2.3, 통상적으로는 약 0.6 내지 약 1.9 이다.
도 4a 는 a-SiNx :H 유전체 필름내의 Si-H 결합 구조의 원자%와 a-SiNx :H 필름의 구조/cm3 을 구성하는 원자와 관련된 Si-H 결합 구조의 농도 사이의 관계를 도시한 그래프(410)이다. Si-H 결합 구조의 원자%는 "x"축(412)에 나타냈다. a-SiNx :H 필름 밀도(원자/cm3)는 "y"축(414)에 나타냈다. 곡선(416)에 의해 표시되는 관계는 y=0.598x 이다. 이러한 그래프는 본 발명에 관한 설명을 이해하는데 도움을 주기 위한 것이다.
도 4b 는 a-SiNx :H 게이트 유전체 필름내의 N-H 결합 구조의 원자 %와 a-SiNx :H 필름의 구조/cm3 을 구성하는 원자와 관련된 N-H 결합 구조의 농도 사이의 관계를 도시한 그래프(420)이다. N-H 결합 구조의 원자%는 "x"축(422)에 나타냈다. a-SiNx :H 필름 밀도(원자/cm3)는 "y"축(424)에 나타냈다. 곡선(426)에 의해 표시되는 관계는 y=0.4443x 이다. 이러한 그래프는 본 발명에 관한 설명을 이해하는데 도움을 주기 위한 것이다.
몇가지 실시예들을 참조하여 본 발명을 구체적으로 설명하였지만, 소위 당업자는 본 발명의 범위 및 사상내에서 다른 변형 실시예들도 인식할 수 있을 것이다. 따라서, 본 발명의 범위는 특허청구범위에 의해서 결정되어야 한다.
큰 표면적의 기판에 걸쳐 두께 및 특성이 균일한 a-SiNx:H 게이트 유전체 필름을 형성할 수 있는 프로세스가 제공된다.

Claims (35)

  1. 표면적이 약 1m2 이상인 기판에 걸쳐 일련의 TFT 소자들이 정렬되는 경우에, 게이트 유전체로서 TFT 소자에 이용될 수 있는 a-SiNx :H 유전체 필름을 PECVD 증착하는 방법으로서:
    약 120℃ 내지 약 340℃ 온도의 기판에 걸쳐 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    약 1.0Torr 내지 약 2.0Torr 의 프로세스 압력에서 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    N2, NH3, 및 SiH4를 포함하는 전구체들로부터 상기 a-SiNx :H 유전체 필름을 증착하는 단계로서, NH3/SiH4 의 성분비는 약 5.3 내지 약 10.0이고, N2/SiH4 의 성분비는 약 5.5 내지 약 18.7이며, N2/NH3 의 성분비는 약 0.6 내지 약 2.3 인, 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    상기 a-SiNx :H 유전체 필름이 증착되는 프로세스 챔버내의 플라즈마 밀도가 약 0.2 W/cm2 내지 약 0.6 W/cm2 이 되도록, 상기 전구체들의 혼합물에 플라즈마를 인가하는 단계를 포함하는,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  2. 제 1 항에 있어서, 상기 프로세스 챔버내의 전극 간격은 약 400밀 내지 약 1000밀인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 기판 온도는 약 240℃ 내지 약 320℃인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 프로세스 챔버내의 압력은 약 1.5Torr 미만인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  5. 제 1 항에 있어서, 상기 기판의 표면적은 약 2.7m2 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  6. 제 5 항에 있어서, 상기 기판의 표면적은 약 4.1m2 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  7. 제 6 항에 있어서, 상기 기판의 표면적은 약 9.0m2 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  8. 제 1 항에 있어서, 상기 기판의 표면적은 약 1.0m2 내지 약 4.1m2 인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  9. 제 1 항에 있어서, 상기 a-SiNx :H 유전체 필름의 증착 속도는 1000Å/분 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  10. 제 9 항에 있어서, 상기 증착 속도는 1300Å/분 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  11. 제 10 항에 있어서, 상기 증착 속도는 1600Å/분 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  12. 제 11 항에 있어서, 상기 증착 속도는 2300Å/분 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  13. 제 12 항에 있어서, 상기 증착 속도는 3000Å/분 이상인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  14. 제 1 항에 있어서, 상기 a-SiNx :H 유전체 필름의 증착 속도는 약 1000Å/분 내지 약 2300Å/분 인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  15. 제 1 항에 있어서, 상기 기판에 걸친 상기 필름 두께의 편차는 약 16% 미만인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  16. 제 1 항 또는 제 15 항에 있어서, Si-H 결합 구조의 원자%는 약 20% 미만인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  17. 제 16 항에 있어서, 상기 Si-H 결합 구조의 원자%는 약 15% 미만인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  18. 제 1 항에 있어서, 약 25℃의 온도에서, 7중량%의 불화수소산, 34중량%의 불화 암모늄 및 59중량%의 물로 이루어진 용액내에서의 상기 필름의 습식 에칭 속도는 800Å/분 미만인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  19. 표면적이 약 1m2 이상인 기판에 걸쳐 일련의 TFT 소자들이 정렬되는 경우에, 패시베이션 유전체로서 TFT 소자에 이용될 수 있는 a-SiNx :H 유전체 필름을 PECVD 증착하는 방법으로서:
    약 120℃ 내지 약 340℃ 온도의 기판에 걸쳐 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    약 1.0Torr 내지 약 2.0Torr 의 프로세스 압력에서 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    N2, NH3, 및 SiH4를 포함하는 전구체들로부터 상기 a-SiNx :H 유전체 필름을 증착하는 단계로서, NH3/SiH4 의 성분비는 약 5.3 내지 약 11.1이고, N2/SiH4 의 성분비는 약 5.8 내지 약 20.8이며, N2/NH3 의 성분비는 약 0.5 내지 약 3.9 인, 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    상기 a-SiNx :H 유전체 필름이 증착되는 프로세스 챔버내의 플라즈마 밀도가 약 0.2 W/cm2 내지 약 0.6 W/cm2 이 되도록, 상기 전구체들의 혼합물에 플라즈마를 인가하는 단계를 포함하는,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  20. 제 19 항에 있어서, 상기 프로세스 챔버내의 전극 간격은 약 400밀 내지 약 1000밀인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  21. 제 19 항 또는 제 20 항에 있어서, 상기 기판 온도는 약 240℃ 내지 약 320℃인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  22. 제 19 항 또는 제 20 항에 있어서, 상기 프로세스 챔버내의 압력은 약 1.5Torr 미만인,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  23. 표면적이 약 1m2 이상인 기판에 걸쳐 일련의 TFT 소자들이 정렬되는 경우에, 패시베이션 유전체로서 TFT 소자에 이용될 수 있는 a-SiNx :H 유전체 필름을 PECVD 증착하는 방법으로서:
    약 120℃ 내지 약 340℃ 온도의 기판에 걸쳐 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    약 1.0Torr 내지 약 2.0Torr 의 프로세스 압력에서 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    N2, NH3, 및 SiH4를 포함하는 전구체들로부터 상기 a-SiNx :H 유전체 필름을 증착하는 단계로서, NH3/SiH4 의 성분비는 약 5.0 내지 약 8.0이고, N2/SiH4 의 성분비는 약 5.0 내지 약 6.0이며, N2/NH3 의 성분비는 약 0.6 내지 약 1.2 인, 상기 a-SiNx :H 유전체 필름을 증착하는 단계;
    상기 a-SiNx :H 유전체 필름이 증착되는 프로세스 챔버내의 플라즈마 밀도가 약 0.2 W/cm2 내지 약 0.6 W/cm2 이 되도록, 상기 전구체들의 혼합물에 플라즈마를 인가하는 단계를 포함하는,
    a-SiNx :H 유전체 필름을 PECVD 증착하는 방법.
  24. 표면적이 약 1m2 이상인 기판에 걸쳐 일련의 TFT 소자들이 정렬되는 경우의, a-SiNx :H 로 이루어진 TFT 소자 게이트 유전체 층으로서:
    2.9 원자% 내지 15원자% 미만의 Si-H 결합 함량;
    0.0 dynes/cm2 내지 1010 dynes/cm2 의 압축성 필름 응력;
    기판에 걸쳐 17% 미만인 필름 두께 변화; 및
    1.85 내지 1.95의 굴절율을 가지는,
    TFT 소자 게이트 유전체 층.
  25. 제 24 항에 있어서, 상기 층은 HF 용액내에서의 습식 에칭 속도가 800Å/분 미만인,
    TFT 소자 게이트 유전체 층.
  26. 제 24 항 또는 제 25 항에 있어서, 상기 기판은 2.7m2 이상의 표면적을 가지는,
    TFT 소자 게이트 유전체 층.
  27. 제 24 항 또는 제 25 항에 있어서, 상기 기판은 9m2 이상의 표면적을 가지는,
    TFT 소자 게이트 유전체 층.
  28. 표면적이 약 1m2 이상인 기판에 걸쳐 일련의 TFT 소자들이 정렬되는 경우의, a-SiNx :H 로 이루어진 TFT 소자 패시베이션 유전체 층으로서:
    5 MV/cm 이상의 브레이크다운 전압;
    + 3 x 1010 dynes/cm2 내지 -3 x 1010 dynes/cm2 의 필름 응력; 및
    기판에 걸쳐 17% 미만인 필름 두께 변화를 가지는,
    TFT 소자 패시베이션 유전체 층.
  29. 제 28 항에 있어서, 상기 층은 2.9 원자% 내지 20 원자%의 Si-H 결합 함량을 포함하는,
    TFT 소자 패시베이션 유전체 층.
  30. 제 28 항에 있어서, 상기 층은 HF 용액내에서의 습식 에칭 속도가 5,000Å/분 미만인,
    TFT 소자 패시베이션 유전체 층.
  31. 제 30 항에 있어서, 상기 층은 HF 용액내에서의 습식 에칭 속도가 800Å/분 내지 5,000Å/분인,
    TFT 소자 패시베이션 유전체 층.
  32. 제 29 항에 있어서, 상기 층은 HF 용액내에서의 습식 에칭 속도가 5,000Å/분 미만인,
    TFT 소자 패시베이션 유전체 층.
  33. 제 32 항에 있어서, 상기 층은 HF 용액내에서의 습식 에칭 속도가 800Å/분 내지 5,000Å/분인,
    TFT 소자 패시베이션 유전체 층.
  34. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서, 상기 기판은 2.7m2 이상의 표면적을 가지는,
    TFT 소자 패시베이션 유전체 층.
  35. 제 28 항 내지 제 30 항 중 어느 한 항에 있어서, 상기 기판은 9m2 이상의 표면적을 가지는,
    TFT 소자 패시베이션 유전체 층.
KR1020050031957A 2004-04-20 2005-04-18 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자 KR100741435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/829,016 2004-04-20
US10/829,016 US7125758B2 (en) 2004-04-20 2004-04-20 Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors

Publications (2)

Publication Number Publication Date
KR20060047185A true KR20060047185A (ko) 2006-05-18
KR100741435B1 KR100741435B1 (ko) 2007-07-20

Family

ID=35439700

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031957A KR100741435B1 (ko) 2004-04-20 2005-04-18 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자

Country Status (5)

Country Link
US (1) US7125758B2 (ko)
JP (1) JP5317384B2 (ko)
KR (1) KR100741435B1 (ko)
CN (1) CN100536086C (ko)
TW (1) TWI293650B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10214816B2 (en) 2010-03-25 2019-02-26 Novellus Systems, Inc. PECVD apparatus for in-situ deposition of film stacks

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US20060019502A1 (en) * 2004-07-23 2006-01-26 Park Beom S Method of controlling the film properties of a CVD-deposited silicon nitride film
US8328939B2 (en) 2004-05-12 2012-12-11 Applied Materials, Inc. Diffuser plate with slit valve compensation
US8074599B2 (en) 2004-05-12 2011-12-13 Applied Materials, Inc. Plasma uniformity control by gas diffuser curvature
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
WO2007118204A2 (en) * 2006-04-06 2007-10-18 Applied Materials, Inc. Reactive sputtering zinc oxide transparent conductive oxides onto large area substrates
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
CN102213824A (zh) * 2006-08-23 2011-10-12 清凉地球太阳能公司 可膨胀的太阳能聚光器气球的方法及装置
US20080118663A1 (en) * 2006-10-12 2008-05-22 Applied Materials, Inc. Contamination reducing liner for inductively coupled chamber
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
US7927713B2 (en) 2007-04-27 2011-04-19 Applied Materials, Inc. Thin film semiconductor material produced through reactive sputtering of zinc target using nitrogen gases
US20080317973A1 (en) 2007-06-22 2008-12-25 White John M Diffuser support
US8114484B2 (en) * 2007-07-19 2012-02-14 Applied Materials, Inc. Plasma enhanced chemical vapor deposition technology for large-size processing
JP5069581B2 (ja) * 2008-02-01 2012-11-07 富士フイルム株式会社 ガスバリア膜の成膜方法、ガスバリアフィルムおよび有機ｅｌ素子
US8143093B2 (en) * 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US7879698B2 (en) * 2008-03-24 2011-02-01 Applied Materials, Inc. Integrated process system and process sequence for production of thin film transistor arrays using doped or compounded metal oxide semiconductor
CN102007597B (zh) * 2008-04-17 2014-02-19 应用材料公司 低温薄膜晶体管工艺、装置特性和装置稳定性改进
KR101455317B1 (ko) * 2008-04-18 2014-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 그 제작 방법
WO2009128553A1 (en) * 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
JP5436017B2 (ja) * 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
US20100133094A1 (en) * 2008-12-02 2010-06-03 Applied Materials, Inc. Transparent conductive film with high transmittance formed by a reactive sputter deposition
US20100163406A1 (en) * 2008-12-30 2010-07-01 Applied Materials, Inc. Substrate support in a reactive sputter chamber
US20100173448A1 (en) * 2009-01-07 2010-07-08 Applied Materials, Inc. High frequency plasma enhanced chemical vapor deposition
JP2010206094A (ja) * 2009-03-05 2010-09-16 Elpida Memory Inc 半導体装置及びその製造方法
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
KR100953736B1 (ko) * 2009-07-27 2010-04-19 주식회사 아토 증착 장치 및 반도체 소자의 제조 방법
US8741788B2 (en) 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
KR101722903B1 (ko) * 2009-08-25 2017-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환장치의 제조방법
US9177761B2 (en) * 2009-08-25 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Plasma CVD apparatus, method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
KR20110021654A (ko) 2009-08-25 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 미결정 반도체막의 제조방법, 및 반도체장치의 제조방법
US7988470B2 (en) * 2009-09-24 2011-08-02 Applied Materials, Inc. Methods of fabricating metal oxide or metal oxynitride TFTs using wet process for source-drain metal etch
US8840763B2 (en) * 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
US8449942B2 (en) 2009-11-12 2013-05-28 Applied Materials, Inc. Methods of curing non-carbon flowable CVD films
CN102687252A (zh) 2009-12-30 2012-09-19 应用材料公司 以可变的氮/氢比所制造的自由基来生长介电薄膜的方法
US20110159213A1 (en) * 2009-12-30 2011-06-30 Applied Materials, Inc. Chemical vapor deposition improvements through radical-component modification
TWI458098B (zh) * 2009-12-31 2014-10-21 Au Optronics Corp 薄膜電晶體
JP2013517616A (ja) 2010-01-06 2013-05-16 アプライド マテリアルズ インコーポレイテッド 酸化物ライナを使用する流動可能な誘電体
WO2011109148A2 (en) 2010-03-05 2011-09-09 Applied Materials, Inc. Conformal layers by radical-component cvd
WO2012029709A1 (ja) * 2010-08-31 2012-03-08 株式会社島津製作所 非晶質窒化珪素膜およびその製造方法
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
KR20120035559A (ko) 2010-10-06 2012-04-16 주식회사 유진테크 반원 형상의 안테나를 구비하는 기판 처리 장치
US8664127B2 (en) 2010-10-15 2014-03-04 Applied Materials, Inc. Two silicon-containing precursors for gapfill enhancing dielectric liner
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8450191B2 (en) 2011-01-24 2013-05-28 Applied Materials, Inc. Polysilicon films by HDP-CVD
US8716154B2 (en) 2011-03-04 2014-05-06 Applied Materials, Inc. Reduced pattern loading using silicon oxide multi-layers
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
CN102768989A (zh) * 2011-05-06 2012-11-07 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板结构及制造方法
US8466073B2 (en) 2011-06-03 2013-06-18 Applied Materials, Inc. Capping layer for reduced outgassing
KR101911509B1 (ko) * 2011-06-27 2018-10-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8617989B2 (en) 2011-09-26 2013-12-31 Applied Materials, Inc. Liner property improvement
US8551891B2 (en) 2011-10-04 2013-10-08 Applied Materials, Inc. Remote plasma burn-in
US8586487B2 (en) 2012-01-18 2013-11-19 Applied Materials, Inc. Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films
US8911588B2 (en) * 2012-03-19 2014-12-16 Lam Research Corporation Methods and apparatus for selectively modifying RF current paths in a plasma processing system
WO2013179837A1 (ja) * 2012-05-28 2013-12-05 シャープ株式会社 半導体装置およびその製造方法
US20150187948A1 (en) * 2012-07-27 2015-07-02 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
KR102221910B1 (ko) 2014-10-10 2021-03-05 삼성디스플레이 주식회사 표시장치 및 그 제조방법
US9748093B2 (en) 2015-03-18 2017-08-29 Applied Materials, Inc. Pulsed nitride encapsulation
US9646818B2 (en) 2015-03-23 2017-05-09 Applied Materials, Inc. Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
US9576791B2 (en) * 2015-06-01 2017-02-21 GM Global Technology Operations LLC Semiconductor devices including semiconductor structures and methods of fabricating the same
KR102507092B1 (ko) * 2017-07-18 2023-03-08 삼성디스플레이 주식회사 편광판, 이를 포함하는 표시 장치 및 이의 제조방법
US20200058497A1 (en) * 2018-08-20 2020-02-20 Applied Materials, Inc Silicon nitride forming precursor control
EP3848977A4 (en) * 2018-09-03 2021-11-03 FUJIFILM Corporation ORGANIC THIN-LAYER TRANSISTOR AND PROCESS FOR MANUFACTURING ORGANIC THIN-LAYER TRANSISTOR
CN112242298B (zh) * 2020-09-14 2022-06-07 北海惠科光电技术有限公司 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563367A (en) * 1984-05-29 1986-01-07 Applied Materials, Inc. Apparatus and method for high rate deposition and etching
US4854263B1 (en) 1987-08-14 1997-06-17 Applied Materials Inc Inlet manifold and methods for increasing gas dissociation and for PECVD of dielectric films
JP2712796B2 (ja) * 1990-09-12 1998-02-16 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69323716T2 (de) 1993-01-28 1999-08-19 Applied Materials Inc Verfahren zur CVD-Beschichtung einer Mehrschichtstruktur in einer einzigen Kammer
JP2875945B2 (ja) 1993-01-28 1999-03-31 アプライド マテリアルズ インコーポレイテッド Ｃｖｄにより大面積のガラス基板上に高堆積速度でシリコン窒化薄膜を堆積する方法
DE69433836D1 (de) 1993-12-28 2004-07-15 Applied Materials Inc Verfahren zur plasma-unterstützten chemischen Dampfabscheidung von Silizium-Oxynitridschichten
US5441768A (en) * 1994-02-08 1995-08-15 Applied Materials, Inc. Multi-step chemical vapor deposition method for thin film transistors
JP3708554B2 (ja) 1995-08-04 2005-10-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US6004875A (en) * 1995-11-15 1999-12-21 Micron Technology, Inc. Etch stop for use in etching of silicon oxide
KR100271222B1 (ko) * 1995-12-14 2000-12-01 오카베 히로무 반도체 소자 및 그 제조 방법
US6756324B1 (en) * 1997-03-25 2004-06-29 International Business Machines Corporation Low temperature processes for making electronic device structures
US6140255A (en) * 1998-12-15 2000-10-31 Advanced Micro Devices, Inc. Method for depositing silicon nitride using low temperatures
JP2001235767A (ja) * 1999-12-02 2001-08-31 Sharp Corp 窒化膜の形成方法
US6566186B1 (en) * 2000-05-17 2003-05-20 Lsi Logic Corporation Capacitor with stoichiometrically adjusted dielectric and method of fabricating same
TW584902B (en) 2000-06-19 2004-04-21 Applied Materials Inc Method of plasma processing silicon nitride using argon, nitrogen and silane gases
JP4382265B2 (ja) 2000-07-12 2009-12-09 日本電気株式会社 酸化シリコン膜の形成方法及びその形成装置
EP1258914B1 (en) 2000-09-14 2006-11-22 Japan as represented by President of Japan Advanced Institute of Science and Technology Heating element cvd device
US6596576B2 (en) 2001-04-10 2003-07-22 Applied Materials, Inc. Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6664202B2 (en) 2002-04-18 2003-12-16 Applied Materials Inc. Mixed frequency high temperature nitride CVD process
JP2004095953A (ja) 2002-09-02 2004-03-25 Canon Inc 窒化シリコンの堆積膜形成方法
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10214816B2 (en) 2010-03-25 2019-02-26 Novellus Systems, Inc. PECVD apparatus for in-situ deposition of film stacks
US11746420B2 (en) 2010-03-25 2023-09-05 Novellus Systems, Inc. PECVD apparatus for in-situ deposition of film stacks

Also Published As

Publication number Publication date
KR100741435B1 (ko) 2007-07-20
CN100536086C (zh) 2009-09-02
TW200538575A (en) 2005-12-01
JP2005311365A (ja) 2005-11-04
US7125758B2 (en) 2006-10-24
CN1700428A (zh) 2005-11-23
US20050233595A1 (en) 2005-10-20
TWI293650B (en) 2008-02-21
JP5317384B2 (ja) 2013-10-16

Similar Documents

Publication Publication Date Title
KR100741435B1 (ko) 필름 형성 전구체를 제어함으로써 실리콘 질화물 필름의 특성 및 균일성을 제어하는 방법 및 실리콘 질화물을 포함하는 ｔｆｔ 소자
US7884035B2 (en) Method of controlling film uniformity and composition of a PECVD-deposited A-SiNx : H gate dielectric film deposited over a large substrate surface
US7754294B2 (en) Method of improving the uniformity of PECVD-deposited thin films
US20110095402A1 (en) Gate dielectric film with controlled structural and physical properties over a large surface area substrate
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
US7785672B2 (en) Method of controlling the film properties of PECVD-deposited thin films
US8114484B2 (en) Plasma enhanced chemical vapor deposition technology for large-size processing
JP4018625B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
US20040209487A1 (en) Pecvd silicon oxide thin film deposition
KR100344845B1 (ko) 반도체장치와 그 제조방법
US7589031B2 (en) Method of avoiding haze formation on surfaces of silicon-containing PECVD-deposited thin films
JPH10294468A (ja) 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法
JPH04304677A (ja) アモルファスシリコン薄膜半導体装置とその製法
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability
US11380801B2 (en) Process to reduce plasma induced damage
US10748759B2 (en) Methods for improved silicon nitride passivation films
Park et al. Method of controlling film uniformity and composition of a PECVD-deposited A-SiN x: H gate dielectric film deposited over a large substrate surface
JPH07183519A (ja) 半導体装置の製造方法
KR20000007863A (ko) 반도체 장치의 게이트 절연막 형성방법
WO2011087514A1 (en) Etch stop microcrystalline thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190711

Year of fee payment: 13