CN112242298B - 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板 - Google Patents

一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板 Download PDF

Info

Publication number
CN112242298B
CN112242298B CN202010960576.8A CN202010960576A CN112242298B CN 112242298 B CN112242298 B CN 112242298B CN 202010960576 A CN202010960576 A CN 202010960576A CN 112242298 B CN112242298 B CN 112242298B
Authority
CN
China
Prior art keywords
silicon nitride
introducing
layer
time
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010960576.8A
Other languages
English (en)
Other versions
CN112242298A (zh
Inventor
卓恩宗
雍万飞
许哲豪
夏玉明
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202010960576.8A priority Critical patent/CN112242298B/zh
Publication of CN112242298A publication Critical patent/CN112242298A/zh
Priority to US17/344,995 priority patent/US11908683B2/en
Application granted granted Critical
Publication of CN112242298B publication Critical patent/CN112242298B/zh
Priority to US18/412,645 priority patent/US20240153757A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本申请公开了一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板，包括通入硅烷前驱体的步骤：在原子层沉积装置中持续通入预设时间的硅烷前驱体，完成通入后停留预设时间；第一次通入惰性气体的步骤：通入惰性气体，持续吹扫预设时间；通入供氮前驱体的步骤：持续通入预设时间的供氮前驱体，完成通入后停留预设的时间；第二次通入惰性气体的步骤：通入惰性气体，持续吹扫预设时间；以及重复预设次数的通入硅烷前驱体的步骤、第一次通入惰性气体的步骤、通入供氮前驱体的步骤和第二次通入惰性气体的步骤，以形成氮化硅薄膜。解决液晶面板显示出现暗点现象。

Description

一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板。
背景技术
显示面板近年来得到了飞速地发展和广泛地应用。就主流市场上的TFT-LCD(ThinFilm Transistor-LCD，薄膜晶体管液晶显示屏)而言，包括阵列基板和彩膜基板，在阵列基板上形成薄膜晶体管，薄膜晶体管控制像素电极的开关，薄膜晶体管打开时，像素电极产生电压，使得液晶分子发生偏转，显示画面。
在液晶面板的制作中，在形成薄膜晶体管时，钝化层在刻蚀形成接触孔洞时，容易出现钻蚀(Passivation Undercut，PV Undercut)现象，在使用中可能导致液晶面板显示出现暗点等问题，导致液晶面板显示异常。
发明内容
本申请的目的是提供一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板，解决液晶面板显示出现暗点现象。
本申请公开了一种氮化硅薄膜的制作方法，包括：
通入硅烷前驱体的步骤：在原子层沉积装置中持续通入预设时间的硅烷前驱体，完成通入后停留预设时间；
第一次通入惰性气体的步骤：通入惰性气体，持续吹扫预设时间；
通入供氮前驱体的步骤：持续通入预设时间的供氮前驱体，完成通入后停留预设的时间；
第二次通入惰性气体的步骤：通入惰性气体，持续吹扫预设时间；以及
重复预设次数的通入硅烷前驱体的步骤、第一次通入惰性气体的步骤、通入供氮前驱体的步骤和第二次通入惰性气体的步骤，以形成氮化硅薄膜。
可选的，所述硅烷前驱体持续通入的预设时间为0.01至0.03秒，完成通入后停留的预设时间为0.02至0.04秒。
可选的，所述第一次通入惰性气体的步骤的惰性气体持续吹扫预设时间为2至10秒。所述第二次通入惰性气体的步骤的惰性气体持续吹扫预设时间为15至25秒。
可选的，所述供氮前驱体持续通入的预设时间为3至8秒，完成通入后停留的预设时间为15至25秒。
可选的，所述重复通入硅烷前驱体的步骤、第一次通入惰性气体的步骤、通入供氮前驱体的步骤和第二次通入惰性气体的步骤的预设次数为400至600次。
可选的，所述氮化硅薄膜的制作方法包括：
通入硅烷前驱体的步骤：在原子层沉积装置中通入0.02秒的硅烷前驱体，停留0.03秒；
第一次通入惰性气体的步骤：通入惰性气体，持续吹扫5秒；
通入供氮前驱体的步骤：通入5秒的供氮前驱体，停留20秒；
第二次通入惰性气体的步骤：通入惰性气体，持续吹扫20秒；以及
通入硅烷前驱体的步骤、第一次通入惰性气体的步骤、通入供氮前驱体的步骤和第二次通入惰性气体的步骤重复500次，以形成氮化硅薄膜。
本申请还公开了一种薄膜晶体管，包括基底和依次形成在基底上的第一金属层、栅极绝缘层、半导体层、第二金属层、钝化层和透明电极层。
所述钝化层包括形成在第二金属层和半导体层上的第一氮化硅层、形成在第一氮化硅层上的第二氮化硅层和形成在第二氮化硅层上的第三氮化硅层，所述第一氮化硅层、第二氮化硅层和第三氮化硅层通过上述所述的氮化硅薄膜的方法制成。
可选的，所述第一氮化硅层用SiNx1形成、第二氮化硅层用SiNx2形成和第三氮化硅层用SiNx3形成，所示x1的取值大于x2和x3。
可选的，所述x1的取值范围为1.21-1.31，x2的取值范围为1.1-1.2，x3的取值范围为1.0-1.2。
本申请还公开了一种显示面板，包括上述薄膜晶体管。
本申请使用原子层沉积，本申请中钝化层有三层，而显示面板作为高精密的显示设备，在盒厚上以及产品质量上有非常高的要求；考虑到盒厚，钝化层总厚度很小，因此第一氮化硅层、第二氮化硅层和第三氮化硅层的厚度会进一步减小，对成膜技术要求和质量调整很大。用原子层沉积可以精确控制每层氮化硅薄膜的厚度，同时膜层均匀，既可以满足钝化层的厚度要求，膜层均匀不容易出现断裂等情况，产品质量。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种显示面板的示意图；
图2是本申请的一实施例的改进前接触空洞钻蚀的示意图；
图3是本申请的一实施例的钝化层的示意图；
图4是本申请的一实施例的氮化硅制程方法的流程图；
图5是本申请的一实施例的其中一层氮化硅层形成的示意图。其中，10、显示面板；100、薄膜晶体管；110、基底；120、第一金属层；130、栅极绝缘层；140、半导体层；150、第二金属层；160、钝化层；161、第一氮化硅层；162、第二氮化硅层；163、第三氮化硅层；164、接触孔洞；170、透明电极层；180、硅烷前驱体；190、供氮前驱体。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
作为本申请的另一实施例，图1为显示面板示意图，图2为薄膜晶体管示意图，具体的，公开了一种显示面板，显示面板10包括薄膜晶体管100，薄膜晶体管100包括基底110和依次形成在基底110上的第一金属层120、栅极绝缘层130、半导体层140、第二金属层150、钝化层160和透明电极层170。
如图3所示的薄膜晶体管示意图，钝化层160包括形成在第二金属层150和半导体层140上的第一氮化硅层161、形成在第一氮化硅层161上的第二氮化硅层162和形成在第二氮化硅层162上的第三氮化硅层163。
第一氮化硅层161可以用SiNx1形成、第二氮化硅层162可以用SiNx2形成、第三氮化硅层163可以用SiNx3形成，x1的取值可以是大于x2和x3。具体的，x1的取值范围为1.21-1.31，x2的取值范围为1.1-1.2，x3的取值范围为1.0-1.2。
在液晶面板的制作中，钝化层160在刻蚀形成接触孔洞164时，容易出现钻蚀(Passivation Undercut，PV Undercut)现象，靠近第二层金属处的钝化层160蚀刻更严重，在铺设透明电极的时候，容易造成此处的膜层过薄，导致透明电极断裂。钻蚀现象轻微时，可能在使用中会导致液晶面板显示出现暗点等问题，会影响液晶面板的品质；严重时可能在刚生产出来时，就能直接导致液晶面板显示异常。
本申请在制成钝化层160时,用第一氮化硅层161、第二氮化硅层162和第三氮化硅层163三层氮化硅薄膜形成钝化层160，且第一氮化硅层161用SiNx1形成、第二氮化硅层162用SiNx2形成、第三氮化硅层163用SiNx3，SiNx1的蚀刻速率小于SiNx2和SiNx3的蚀刻速率，接触孔洞164底部不容易钻蚀，提高液晶面板的品质。
具体的，上述SiNx1、SiNx2和SiNx3可以分别用下述的氮化硅薄膜制作方法制成，，如图4的氮化硅流程示意图，氮化硅薄膜的制作方法包括：
S1：通入硅烷前驱体180的步骤：在原子层沉积装置中持续通入预设时间的硅烷前驱体180，完成通入后停留预设时间。
S2：第一次通入惰性气体的步骤：通入惰性气体，持续吹扫预设时间。
S3：通入供氮前驱体190的步骤：持续通入预设时间的供氮前驱体190，完成通入后停留预设的时间。
S4：第二次通入惰性气体的步骤：通入惰性气体，持续吹扫预设时间。以及
S5：重复预设次数的通入硅烷前驱体180的步骤、第一次通入惰性气体的步骤、通入供氮前驱体190的步骤和第二次通入惰性气体的步骤，以形成氮化硅薄膜。
本申请采用原子层沉积(atomic layer deposition,ALD)技术是一种特殊的化学气相沉积技术，是通过将气相前驱体脉冲交替通入反应室并在沉积基体表面发生化学吸附反应形成薄膜的一种方法，因此ALD在膜层的均匀性、覆盖率以及厚度控制等方面都具有明显的优势。
本申请使用原子层沉积，本申请中钝化层160有三层，而显示面板10作为高精密的显示设备，在盒厚上以及产品质量上有非常高的要求；考虑到盒厚，钝化层160总厚度很小，因此第一氮化硅层161、第二氮化硅层162和第三氮化硅层163的厚度会进一步减小，对成膜技术要求和质量调整很大。用原子层沉积可以精确控制每层氮化硅薄膜的厚度，同时膜层均匀，既可以满足钝化层160的厚度要求，膜层均匀不容易出现断裂等情况，产品质量。
在具体形成氮化硅的步骤中，如图5所示的氮化硅成膜的示意图，通入硅烷前驱体180的步骤使得硅烷前驱体180沉积附着在基板上，其中持续通入时间和停留时间，对后续的反应至关重要；持续通入时间和停留时间过短，会使得沉积附着在基板上硅烷前驱体180的量不足；持续通入时间和停留时间过长则浪费硅烷前驱体180的用量，硅烷前驱体180价格昂贵，所以会大幅增加生产成本。第一次通入惰性气体的步骤是吹扫除去原子层沉积装置中多余的硅烷前驱体180，避免影响后续的反应，使用惰性气体吹扫，惰性气体化学性质不活泼，不容易发生化学反应，影响氮化硅薄膜的成膜。通入供氮前驱体190的步骤，使得供氮前驱体190沉积附着在基板上，并与硅烷前驱体180反应生成氮化硅薄膜，其中持续通入时间和停留时间，对氮化硅薄膜的生成和生产流程的精确把控至关重要；持续通入时间和停留时间过短，会使得沉积附着在基板上供氮前驱体190的量不足，不能提供充足的反应量，生成的氮化硅薄膜达不到预定的厚度或者要求；持续通入时间和停留时间过长则浪费供氮前驱体190的用量，同时导致生产时间增加，因为整个步骤要重复非常多次(即S5步骤)，整个成膜过程下来，会大幅增加生产成本。第二次通入惰性气体的步骤是吹扫除去原子层沉积装置中多余的供氮前驱体190，避免影响后续的循环步骤中的反应，使用惰性气体吹扫，惰性气体化学性质不活泼，不容易发生化学反应，影响氮化硅薄膜的成膜。步骤S5中，可以根据实际生产或者产品类型的需要，重复不同次数的S1、S2、S3和S4步骤，从而精确的调整氮化硅的厚度和生产成本等。
具体的，硅烷前驱体180持续通入的预设时间为0.01至0.03秒，完成通入后停留的预设时间为0.02至0.04秒。持续通入时间为0.01至0.03秒，同时停留时间为0.02至0.04秒，可以保证通入的量足够供附着在基板上，且硅烷前驱体180不会通入过多，同时也不会因停留时间过长而增加生产时间。需要注意的是，此处持续通入时间，停留时间相互对应，若持续通入时间过短，停留时间即使再长，也会因为通入量不够而导致附着在基板上的硅烷前驱体180不足；若停留时间过短，持续通入时间即使再长，也会因为停留时间不够而导致附着在基板上的硅烷前驱体180不足。
第一次通入惰性气体的步骤的惰性气体持续吹扫预设时间可以为2至10秒；第二次通入惰性气体的步骤的惰性气体持续吹扫预设时间为15至25秒。保证一定的吹扫效果，同时兼顾生产时间，不会浪费时间。因为氮化硅薄膜需要非常多次的重复循环反应，即使每一次仅是存在细微的影响，对最后氮化硅薄膜的成膜也会产生巨大影响，因此第二次通入惰性气体吹扫的时间要明显大于第一次通入惰性气体吹扫时间，保证彻底清除残留气体，避免影响下一次重复循环的反应。
供氮前驱体190持续通入的预设时间可以为3至8秒，完成通入后停留的预设时间可以为15至25秒，可以保证通入的量足够供附着在基板上以供反应生成所需要的氮化硅薄膜，且供氮前驱体190不会通入过多，同时也不会因停留时间过长而增加生产时间。需要注意的是，此处持续通入时间，停留时间相互对应，若持续通入时间过短，停留时间即使再长，也会因为通入量不够而导致附着在基板上供反应的供氮前驱体190不足；若停留时间过短，持续通入时间即使再长，同样也会因为停留时间不够而导致附着在基板上供反应的供氮前驱体190不足。
重复通入硅烷前驱体180的步骤、第一次通入惰性气体的步骤、通入供氮前驱体190的步骤和第二次通入惰性气体的步骤的预设次数为400至600次，重复步骤在这个范围，既可以满足各膜层厚度的要求，又可以实际产品或者生产所需，通过调整循环次数调整生产时间或者膜层厚度。
具体的，在通入硅烷前驱体180的步骤中，在原子层沉积装置中通入0.02秒的硅烷前驱体180，停留0.03秒，可以最大程度保证有足够的硅烷前驱体180附着在基板上，又不会过多的浪费昂贵的硅烷前驱体180，也不会延长不必要的生产时间。在第一次通入惰性气体的步骤中，通入惰性气体，持续吹扫5秒，可以保证最大程度的将硅烷前驱体180吹扫干净，又不会浪费过多的惰性气体和延长生产时间。在通入供氮前驱体190的步骤中，通入5秒的供氮前驱体190，停留20秒，可以最大程度保证有足够的供氮前驱体190附着在基板上，又不会过多的浪费供氮前驱体190，也不会延长不必要的生产时间。在第二次通入惰性气体的步骤中，通入惰性气体，持续吹扫20秒，可以保证最大程度的将供氮前驱体190吹扫干净，又不会浪费过多的惰性气体和延长生产时间。在通入硅烷前驱体180的步骤、第一次通入惰性气体的步骤、通入供氮前驱体190的步骤和第二次通入惰性气体的步骤重复500次，以形成氮化硅薄膜。500次的重复可以使得膜层厚度适合，不会过厚影响钝化层160的总厚度。不容易过薄出现断裂等问题。
本申请所称的硅烷为硅与氢的化合物，是硅与氢一系列化合物的总称，包括甲硅烷(SiH4)、乙硅烷(Si2H6)和一些更高级的硅氢化合物，只要是适合本申请的硅氢化合物即可。具体的，本申请所使用的硅烷前驱体180可以为[NH(C4H9)]2SiH2。在第一次、第二次通入惰性气体的步骤中使用的惰性气体可以为Ar，当然其他惰性气体也是可以的。
本申请所使用的供氮前驱体190与第一氮化硅层161、第二氮化硅层162和第三氮化硅层163相对应，具体的，在形成第一氮化硅层161薄膜的时候，使用的是N2作为供氮前驱体190；在形成第二氮化硅层162薄膜的时候，使用的是NH3作为供氮前驱体190；在形成第三氮化硅层163薄膜的时候，使用的是N2+NH3作为供氮前驱体190。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
本申请的技术方案可以广泛用于各种显示面板，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-Plane Switching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板，当然，也可以是其他类型的显示面板，如OLED(Organic Light-EmittingDiode，有机发光二极管)显示面板，均可适用上述方案。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (4)

1.一种薄膜晶体管，其特征在于，包括基底和依次形成在基底上的第一金属层、栅极绝缘层、半导体层、第二金属层、钝化层和透明电极层；
所述钝化层包括形成在第二金属层和半导体层上的第一氮化硅层、形成在第一氮化硅层上的第二氮化硅层和形成在第二氮化硅层上的第三氮化硅层，所述第一氮化硅层、第二氮化硅层和第三氮化硅层通过原子层沉积方法制成；
所述第一氮化硅层用SiNx1形成、第二氮化硅层用SiNx2形成和第三氮化硅层用SiNx3形成，所述x1的取值大于x2和x3。
2.如权利要求1所述的一种薄膜晶体管，其特征在于，所述x1的取值范围为1.21-1.31，x2的取值范围为1.1-1.2，x3的取值范围为1.0-1.2。
3.如权利要求1所述的一种薄膜晶体管，其特征在于，在形成第一氮化硅层的时候，使用的是N2作为供氮前驱体；在形成第二氮化硅层的时候，使用的是NH3作为供氮前驱体；在形成第三氮化硅层的时候，使用的是N2+NH3作为供氮前驱体。
4.一种显示面板，其特征在于，包括上述权利要求1-3任意一项所述的薄膜晶体管。
CN202010960576.8A 2020-09-14 2020-09-14 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板 Active CN112242298B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010960576.8A CN112242298B (zh) 2020-09-14 2020-09-14 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板
US17/344,995 US11908683B2 (en) 2020-09-14 2021-06-11 Manufacturing method for silicon nitride thin film, thin film transistor and display panel
US18/412,645 US20240153757A1 (en) 2020-09-14 2024-01-15 Manufacturing method for silicon nitride thin film, thin film transistor and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010960576.8A CN112242298B (zh) 2020-09-14 2020-09-14 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板

Publications (2)

Publication Number Publication Date
CN112242298A CN112242298A (zh) 2021-01-19
CN112242298B true CN112242298B (zh) 2022-06-07

Family

ID=74170888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010960576.8A Active CN112242298B (zh) 2020-09-14 2020-09-14 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板

Country Status (2)

Country Link
US (2) US11908683B2 (zh)
CN (1) CN112242298B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975113B (zh) * 2022-04-25 2022-12-13 上海陛通半导体能源科技股份有限公司 形成氧化硅和氮化硅复合薄膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
CN104152865A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 一种氮化硅薄膜制备方法
CN104218090A (zh) * 2013-05-31 2014-12-17 上海和辉光电有限公司 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
CN110444478A (zh) * 2019-06-27 2019-11-12 惠科股份有限公司 一种薄膜晶体管的制作方法、原子层沉积装置和显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
WO2014192221A1 (ja) * 2013-05-29 2014-12-04 パナソニック株式会社 薄膜トランジスタ装置とその製造方法、および表示装置
US11035039B2 (en) * 2015-07-31 2021-06-15 Versum Materials Us, Llc Compositions and methods for depositing silicon nitride films
JP6985220B2 (ja) * 2018-07-19 2021-12-22 株式会社日立ハイテク 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置
CN104218090A (zh) * 2013-05-31 2014-12-17 上海和辉光电有限公司 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
CN104152865A (zh) * 2014-08-27 2014-11-19 上海华力微电子有限公司 一种氮化硅薄膜制备方法
CN110444478A (zh) * 2019-06-27 2019-11-12 惠科股份有限公司 一种薄膜晶体管的制作方法、原子层沉积装置和显示面板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FOLED薄膜封装技术研究进展;曾克俭等;《湖南工业大学学报》;20161115(第06期);第44-49页 *

Also Published As

Publication number Publication date
CN112242298A (zh) 2021-01-19
US11908683B2 (en) 2024-02-20
US20220084810A1 (en) 2022-03-17
US20240153757A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US5589233A (en) Single chamber CVD process for thin film transistors
US6878967B2 (en) Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus
JP4018625B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
US6638839B2 (en) Hot-filament chemical vapor deposition chamber and process with multiple gas inlets
US20240153757A1 (en) Manufacturing method for silicon nitride thin film, thin film transistor and display panel
CN110453198B (zh) 一种铟锡氧化物薄膜的制作方法、显示面板和显示装置
KR20130067600A (ko) 다이렉트 플라즈마 형성 원자층 증착장치
KR20090012094A (ko) 표시장치 제조방법
KR20070055898A (ko) 실리콘 박막의 원자층 증착 방법
CN109950254B (zh) 一种阵列基板及其制造方法和显示面板
JP2007138301A (ja) 薄膜成膜装置
KR100773123B1 (ko) 2단계 증착에 의한 다결정 실리콘 박막의 형성 방법
US20120129303A1 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
CN110438472B (zh) 铟镓锌氧化物薄膜的制作方法、薄膜晶体管和显示面板
JPH07283147A (ja) 薄膜形成方法
KR101119798B1 (ko) 화학기상 증착장치
KR101163610B1 (ko) 원자층 증착장치 및 방법
CN111883582B (zh) 一种栅极、薄膜晶体管的制作方法和显示面板
KR102186991B1 (ko) 기판 처리 장치
KR100747511B1 (ko) 다결정 박막 트랜지스터 평판표시장치 제조방법
KR102146793B1 (ko) 기판 처리 장치
KR101264695B1 (ko) 플라즈마 화학 기상 증착 장치
KR20020058483A (ko) 원자층 증착 장치
KR20140148128A (ko) 기판 처리 장치
JP2005072477A (ja) シリコン薄膜の形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant