WO2012063614A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2012063614A1
WO2012063614A1 PCT/JP2011/074006 JP2011074006W WO2012063614A1 WO 2012063614 A1 WO2012063614 A1 WO 2012063614A1 JP 2011074006 W JP2011074006 W JP 2011074006W WO 2012063614 A1 WO2012063614 A1 WO 2012063614A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
silicon oxynitride
protective film
semiconductor device
channel layer
Prior art date
Application number
PCT/JP2011/074006
Other languages
English (en)
French (fr)
Inventor
哲史 河村
内山　博幸
裕紀 若菜
峰　利之
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to JP2012542854A priority Critical patent/JP5624628B2/ja
Publication of WO2012063614A1 publication Critical patent/WO2012063614A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Definitions

  • the present invention relates to a semiconductor device having a thin film transistor (TFT: Thin Film Transistor), and is particularly effective when applied to a semiconductor device in which a protective film having a high atmospheric resistance is formed on a thin film transistor using an oxide semiconductor as a channel layer. It is about technology.
  • TFT Thin Film Transistor
  • TFTs Thin film transistors
  • TFTs have been made of silicon-based semiconductors typified by amorphous silicon and polycrystalline silicon. This is because there is a merit that a TFT can be manufactured using a manufacturing process and manufacturing technology of a conventional semiconductor device.
  • the processing temperature is 350 ° C. or higher, which limits the substrate material that can be used.
  • the heat-resistant temperature is 350 ° C. or lower, it is difficult to form TFTs on these substrates using conventional manufacturing processes and manufacturing techniques.
  • oxide TFT a semiconductor made of a metal oxide for a channel layer
  • Oxide TFTs are considered to be one of the leading candidates for TFTs used when forming circuits on flexible resin substrates because the channel layers are made of metal oxides that can be formed at low temperatures.
  • the oxide TFT has an advantage that a large current can flow as compared with a conventional TFT using amorphous silicon as a channel layer. Furthermore, there is an advantage that variation between elements is small as compared with a TFT using polycrystalline silicon as a channel layer.
  • an oxide semiconductor has a problem that the characteristic variation caused by components (moisture, oxygen, etc.) in the atmosphere is larger than that of a silicon-based semiconductor. Therefore, in order to suppress fluctuations in characteristics of the oxide TFT, it is necessary to cover the surface of the oxide TFT with a protective film having high atmospheric resistance.
  • a protective film having high atmospheric resistance it is ideal to use a silicon-based insulating material (SiO, SiN, SiON, etc.) that can be deposited by CVD or sputtering in consideration of mass productivity.
  • Patent Document 1 Japanese Patent Laid-Open No. 2010-073894
  • a silicon nitride insulating film oxygen barrier film
  • a silicon oxide insulating film oxygen permeable film
  • a two-layer insulating film is disclosed.
  • the oxide TFT may deteriorate in characteristics due to oxygen vacancies in the channel layer.
  • heat treatment is performed in the atmosphere or an atmosphere into which oxygen is introduced, and the channel is thus obtained. It is said that the characteristics need to be restored by supplying oxygen to the layer.
  • the protective film covering the channel layer is formed of an insulating film (for example, a silicon nitride film) that hardly allows oxygen to pass through, oxygen does not diffuse into the channel layer even if the above heat treatment is performed. Does not recover.
  • the protective film is formed of an insulating film (for example, a silicon oxide film) that easily allows oxygen to pass through, oxygen diffuses to the channel layer, so that characteristic fluctuations caused by oxygen vacancies can be recovered.
  • the protective film does not play its original role.
  • the protective film covering the oxide TFT has a two-layer structure of a silicon oxide-based insulating film (oxygen permeable film) and a silicon nitride-based insulating film (oxygen barrier film). Oxygen vacancies are compensated by diffusing oxygen that has entered the film through the end portion into the channel layer. Further, during the operation of the TFT, the oxygen barrier film becomes an obstacle and the diffusion of oxygen from the channel layer to the outside is suppressed, so that oxygen vacancies can also be suppressed.
  • the end of the lower protective film is not covered with the upper protective film, and oxygen is able to enter the protective film of the lower layer from this end. It is presumed that one of the reasons is that moisture easily enters from the part together with oxygen.
  • the protective film covering the oxide TFT is composed of only a silicon nitride film having high atmospheric resistance
  • oxygen in the oxide semiconductor constituting the channel layer is lost and the channel layer becomes a conductor.
  • a high-density insulating film such as a silicon nitride film needs to be formed with high energy.
  • the surface of the channel layer has high energy particles. This is because the oxide semiconductor is exposed to plasma and causes oxygen vacancies.
  • An object of the present invention is to provide a protective film that has high atmospheric resistance and does not deteriorate the characteristics of an oxide TFT.
  • a semiconductor device is a semiconductor device in which a thin film transistor is formed on an upper surface of a substrate and a protective film is formed on the thin film transistor,
  • the thin film transistor includes a gate electrode formed on an upper surface of the substrate, a gate insulating film formed on the gate electrode, a channel layer made of an oxide semiconductor film formed on the gate insulating film, A source electrode and a drain electrode electrically connected to the channel layer;
  • the protective film is formed on at least a portion of the first silicon oxynitride film formed so as to be in contact with the upper surface of the channel layer, and on the substrate above the first silicon oxynitride film,
  • the multi-layer film includes a second silicon oxynitride film or a silicon nitride film having a film density higher than that of the silicon nitride film.
  • FIG. 2 is a sectional view taken along line AA in FIG. 1.
  • FIG. 2 is a sectional view taken along line BB in FIG.
  • FIG. 5 is a cross-sectional view showing a method for manufacturing the oxide TFT following FIG. 4.
  • FIG. 6 is a cross-sectional view showing a method for manufacturing the oxide TFT subsequent to FIG. 5.
  • FIG. 7 is a cross-sectional view showing a method for manufacturing the oxide TFT subsequent to FIG. 6.
  • FIG. 8 is a cross-sectional view showing a method for manufacturing the oxide TFT following FIG. 7.
  • FIG. 5 is a cross-sectional view showing a method for manufacturing the oxide TFT following FIG. 4.
  • FIG. 6 is a cross-sectional view showing a method for manufacturing the oxide TFT subsequent to FIG. 5.
  • FIG. 7 is a cross-sectional view showing a method for manufacturing the oxide TFT subsequent to FIG. 6.
  • FIG. 8 is a cross-sectional view showing a method for manufacturing the oxide TFT following
  • FIG. 9 is a cross-sectional view showing a method for manufacturing the oxide TFT following FIG. 8.
  • FIG. 10 is a cross-sectional view showing a method for manufacturing the oxide TFT following FIG. 9.
  • FIG. 11 is a cross-sectional view showing a method for manufacturing the oxide TFT following FIG. 10.
  • 4 is a graph showing Id-Vg characteristics of the oxide TFT according to the first embodiment of the present invention. It is a graph which shows the Id-Vg characteristic of the oxide TFT which is a comparative example. It is a graph which shows the Id-Vg characteristic of the oxide TFT which is a comparative example. It is a graph which shows the Id-Vg characteristic of the oxide TFT which is a comparative example.
  • FIG. 24 is a sectional view taken along line GG in FIG. 23.
  • FIG. 24 is a sectional view taken along line HH in FIG. 23. It is sectional drawing which shows the oxide TFT which is Embodiment 4 of this invention. It is sectional drawing which shows the oxide TFT which is another example of Embodiment 4 of this invention. It is a figure which shows schematic structure of the RFID tag using the thin-film transistor of this invention. It is a circuit block diagram which shows an example of the array structure of the semiconductor device using the thin-film transistor of this invention.
  • FIG. 30 is a schematic diagram of an active matrix liquid crystal display device to which the array shown in FIG. 29 is applied.
  • FIG. 1 is a plan view showing an oxide TFT according to the present embodiment
  • FIG. 2 is a cross-sectional view taken along line AA in FIG. 1
  • FIG. 3 is a cross-sectional view taken along line BB in FIG.
  • the bottom gate means a structure in which the gate electrode is arranged below the channel layer (oxide semiconductor film), and the top contact means that the source electrode and the drain electrode are arranged above the channel layer. Means the structure.
  • the oxide TFT of this embodiment includes a gate electrode 11, a gate insulating film 12, a channel layer 13, a source electrode 14s, and a drain electrode 14d on the upper surface of an insulating substrate 10. It is the structure which laminated
  • a protective film 15 is formed on the top of the oxide TFT to suppress fluctuations in the characteristics of the oxide TFT caused by components (moisture, oxygen, etc.) in the atmosphere.
  • the protective film 15 is composed of a two-layer insulating film in which an upper protective film 15U is laminated on the lower protective film 15L.
  • the lower protective film 15L is composed of a silicon oxynitride (SiON) film
  • the upper protective film 15U is a high-density oxynitride having a higher nitrogen composition ratio than the silicon oxynitride film constituting the lower protective film 15L.
  • a silicon film or a silicon nitride (SiN) film that is a higher density than the silicon oxynitride film is used.
  • the lower protective film 15L is formed so as to cover the upper portion of the channel layer 13 and a region in the vicinity thereof, and a part thereof is in direct contact with the upper surface of the channel layer 13.
  • the upper protective film 15U is formed so as to cover almost the entire surface of the substrate 10. Therefore, the entire lower protective film 15L including its end is covered with the upper protective film 15U so as not to come into contact with the atmosphere.
  • An upper layer wiring 17 electrically connected to the drain electrode 14d through a contact hole 16 penetrating the upper layer protective film 15U is formed on the upper layer protective film 15U.
  • an upper layer wiring electrically connected to the source electrode 14s through a contact hole penetrating the upper layer protective film 15U may be formed on the upper layer protective film 15U.
  • the bottom gate / top contact type oxide TFT of this embodiment is manufactured by the following method.
  • an insulating substrate 10 is prepared.
  • the material of the substrate 10 include Si (silicon), sapphire, quartz, glass, and a flexible plastic film.
  • the plastic film material include polyethylene terephthalate, polyethylene naphthalate, polyetherimide, polyacrylate, polyimide, polycarbonate, cellulose triacetate, and cellulose acetate propionate.
  • the insulating coating layer on the surface of various materials mentioned above or a metal film as needed can also be used.
  • a gate electrode 11 is formed by depositing a conductive film on the upper surface of the substrate 10 and then patterning the conductive film.
  • the conductive film constituting the gate electrode 11 Mo (molybdenum), Cr (chromium), W (tungsten), Al (aluminum), Cu (copper), Ti (titanium), Ni (nickel), Ta (tantalum)
  • a single layer film of metal such as Ag (silver), Co (cobalt), Zn, Au (gold), and Pt (platinum), an alloy film containing these metals, and a laminated film of these metals. it can.
  • conductive metal oxide films such as ZnO (zinc oxide) to which ITO (In—Sn—O: indium tin oxide), Al, Ga, In, or B (boron) is added, and their conductivity
  • ITO In—Sn—O: indium tin oxide
  • Al Al
  • Ga In
  • B boron
  • a laminated film of a metal oxide and the metal can also be used.
  • a single layer film of conductive metal nitride such as TiN (titanium nitride), a laminated film of the conductive metal nitride and the metal, or the like can also be used.
  • the various conductive films described above are deposited by CVD, sputtering, vapor deposition, or the like, and patterning is performed by dry etching or wet etching using a photoresist film as a mask.
  • a gate insulating film 12 is formed on the upper surface of the substrate 10 on which the gate electrode 11 is formed.
  • the insulating film constituting the gate insulating film 12 includes a silicon oxide film, a silicon nitride film, an aluminum oxide film, an aluminum nitride film, a Y 2 O 3 (yttrium oxide) film, an HfO 2 (hafnium oxide) film, and a YSZ (yttria stable). Zirconia) film, organic polymer insulating film, and the like.
  • Materials for organic polymer insulating films include polyimide derivatives, benzocyclobutene derivatives, photoacryl derivatives, polystyrene derivatives, polyvinyl phenol derivatives, polyester derivatives, polycarbonate derivatives, polyester derivatives, polyvinyl acetate derivatives, polyurethane derivatives, polysulfone derivatives. Acrylate resin, acrylic resin, epoxy resin, parylene and the like. These insulating films are deposited by a CVD method, a sputtering method, a vapor deposition method, a coating method, or the like.
  • the oxide semiconductor film is patterned to form a channel layer 13.
  • the oxide semiconductor constituting the channel layer 13 any one or more elements of In, Zn, Cd (cadmium), Al, Ga, Si, Sn, Ce (cerium), Ge (germanium), and Hf are included.
  • An oxide bonded to oxygen can be exemplified.
  • the oxide semiconductor film is deposited by a sputtering method, a CVD method, a pulsed laser deposition (PLD) method, a coating method, a printing method, a co-evaporation method, or the like, and the film thickness is about 5 nm to 50 nm. .
  • the patterning of the oxide semiconductor film is performed by dry etching or wet etching using a photoresist film as a mask. Further, after the channel layer 13 is formed, impurities may be doped as necessary, or the substrate 10 may be annealed.
  • the conductive film is patterned by dry etching or wet etching using a photoresist film as a mask to form the source electrode 14s. And the drain electrode 14d is formed.
  • the conductive film include various conductive films that constitute the gate electrode 11 described above.
  • the conductive film is deposited by an electron beam evaporation method, a sputtering method, a CVD method, or the like.
  • the silicon oxynitride film is patterned to form the channel layer 13 A lower protective film 15L is formed to cover the upper part and the area in the vicinity thereof.
  • the silicon oxynitride film is patterned by dry etching using a photoresist film as a mask or a combination of dry etching and wet etching.
  • the lower protective film 15L has a film density of less than 2.45 g / cm 3 , a nitrogen ratio (N / O + N) in the film of less than 34 atm%, and a hydrogen concentration in the film of 1.5 ⁇ 10 22 atm / cm It is composed of less than 3 silicon oxynitride films.
  • the thickness of the silicon oxynitride film constituting the lower protective film 15L is preferably at least 20 nm or more in order to prevent damage caused by high energy particles or plasma intrusion.
  • an upper protective film 15U covering the entire surface of the substrate 10 is deposited by depositing a silicon oxynitride film or a silicon nitride film on the lower protective film 15L by a CVD method or a sputtering method. Form.
  • the upper protective film 15U has a film density of 2.45 g / cm 3 or more, a nitrogen ratio (N / O + N) of 34 atm% or more (a silicon nitride film when 100 atm%), and a hydrogen concentration in the film.
  • N / O + N nitrogen ratio
  • the contact hole 16 reaching the drain electrode 14d is formed by dry etching the upper protective film 15U using the photoresist film as a mask. Although illustration is omitted, at this time, a contact hole reaching the source electrode 14s is simultaneously formed as necessary. These contact holes 16 are arranged in a region where the lower protective film 15L is not formed so that the lower protective film 15L is not exposed on the side wall of the contact hole 16.
  • the oxide TFT shown in FIGS. 1 to 3 is completed.
  • the conductive film constituting the upper wiring 17 include the metal film, conductive metal oxide film, and conductive metal nitride film exemplified as the conductive film constituting the gate electrode 11.
  • FIG. 12 is a graph showing the Id (drain current) -Vg (gate voltage) characteristics of the oxide TFT of this embodiment.
  • the film density 2.40 g / cm 3
  • the ratio of nitrogen in the film (N / O + N) 31 atm%
  • the hydrogen concentration in the film 0.8 ⁇ 10 22 atm / cm 3
  • a silicon oxynitride film having a film thickness of 20 nm was used.
  • the film density 2.45 g / cm 3
  • the ratio of nitrogen in the film (N / O + N) 34 atm%
  • the hydrogen concentration in the film 1.5 ⁇ 10 22 atm / cm 3
  • a silicon oxynitride film was used.
  • the film density was measured by X-ray reflectivity measurement using GXR300 manufactured by Rigaku, and the ratio of nitrogen in the film was measured by fluorescent X-ray analysis using PW2800 manufactured by Philips.
  • the hydrogen concentration in the film was measured by secondary ion mass spectrometry (SIMS) using PHI ADEPT-1010 manufactured by ULVAC-PHI, and the film thickness was measured using MARY-102 manufactured by Fibravo. It was measured by single wavelength ellipsometry or electron microscope observation.
  • the characteristics were measured after leaving the oxide TFT for 500 hours or more in a high-humidity environment, the characteristics were the same as those measured immediately after production. This revealed that the protective film 15 has sufficiently high atmospheric resistance.
  • FIGS. 13 to 16 are graphs showing Id-Vg characteristics of oxide TFTs manufactured for comparison.
  • FIG. 13 shows Id-Vg characteristics of an oxide TFT in which the protective film is composed of only one silicon oxide film.
  • the initial characteristics were good, but when left in a high humidity environment for 24 hours, the characteristics of the oxide TFT were greatly deteriorated. That is, this protective film had insufficient atmospheric resistance.
  • FIG. 14 shows Id-Vg characteristics of an oxide TFT having a protective film having the same configuration as that of Patent Document 1. That is, the Id-Vg characteristic is obtained when the protective film has a two-layer structure of a silicon oxide film (lower protective film) and a silicon nitride film (upper protective film).
  • the initial characteristics were as good as those of the oxide TFT (FIG. 13) in which the protective film was composed of only one layer of silicon oxide film, but the characteristics deteriorated over time when left in a high humidity environment. It began to. Although the atmospheric resistance of this protective film was improved over that of a protective film composed of only one silicon oxide film, it was still insufficient.
  • FIG. 15 shows Id-Vg characteristics of an oxide TFT in which the protective film is composed of only one layer of a high-density silicon oxynitride film (a silicon oxynitride film having the same composition as the upper protective film 15U in FIG. 12).
  • a high-density silicon oxynitride film a silicon oxynitride film having the same composition as the upper protective film 15U in FIG. 12.
  • the oxide semiconductor forming the channel layer 13 has oxygen vacancies as in the case where the protective film is formed of only one silicon nitride film.
  • the channel layer 13 became a conductor.
  • FIG. 16 shows Id-Vg characteristics of an oxide TFT in which the protective film is composed of only one layer of a low-density silicon oxynitride film (a silicon oxynitride film having the same composition as the lower protective film 15L in FIG. 12).
  • a low-density silicon oxynitride film a silicon oxynitride film having the same composition as the lower protective film 15L in FIG. 12.
  • the initial characteristics were good, but when left in a high humidity environment, the characteristics deteriorated over time.
  • the atmospheric resistance of this protective film was improved over that of FIGS. 13 and 14, it was still insufficient.
  • the lower protective film 15L made of a low-density silicon oxynitride film and the upper protective film 15U made of a high-density silicon oxynitride film (including a silicon nitride film) It has been found that the laminated structure is optimal, which can significantly improve the atmospheric resistance of the oxide TFT.
  • the lower layer protection film 15L of the oxide TFT shown in FIGS. 1 to 3 is configured to cover the entire upper part of the channel layer 13, but FIG. 17 (plan view) and FIG. As shown in FIG. 19 (cross-sectional view taken along line C) and FIG. 19 (cross-sectional view taken along line DD in FIG. 17), the lower protective film 15L may cover part of the upper portion of the channel layer 13.
  • the protective film 15 is composed of two insulating films in which an upper protective film 15U is laminated on the lower protective film 15L.
  • the protective film 15 can also be constituted by a film.
  • the lowermost protective film in contact with the channel layer 13 has a film density of less than 2.45 g / cm 3 , a ratio of nitrogen in the film (N / O + N) of less than 34 atm%, and a hydrogen concentration in the film of 1 It is composed of a silicon oxynitride film of less than 5 ⁇ 10 22 atm / cm 3 .
  • the uppermost protective film has a density of 2.45 g / cm 3 or more, a nitrogen ratio (N / O + N) of 34 atm% or more, and a hydrogen concentration in the film of 1.5 ⁇ 10 22 atm / cm. It is composed of three or more silicon oxynitride films or silicon nitride films.
  • the film density, the ratio of nitrogen in the film, and the hydrogen concentration in the film are higher than the lowermost silicon oxynitride film and higher than the uppermost silicon oxynitride film.
  • a low-layer silicon oxynitride film or a lower layer may be sandwiched.
  • FIG. 20 is a plan view showing the oxide TFT of this embodiment
  • FIG. 21 is a cross-sectional view taken along the line EE of FIG. 20
  • FIG. 22 is a cross-sectional view taken along the line FF of FIG.
  • the oxide TFT of the first embodiment two insulating films (a lower protective film 15L and an upper protective film 15U) are formed on the source electrode 14s and the drain electrode 14d.
  • the oxide TFT of this embodiment has a configuration in which the source electrode 14s and the drain electrode 14d are sandwiched between two insulating films (the lower protective film 15L and the upper protective film 15U).
  • the density of the two insulating films (the lower protective film 15L and the upper protective film 15U), the ratio of nitrogen in the film, and the hydrogen concentration in the film are the same as in the first embodiment.
  • the gate electrode 11, the gate insulating film 12, and the channel layer 13 are formed in this order on the upper surface of the substrate 10 by the same method as in the first embodiment.
  • this silicon oxynitride film is etched to form a lower protective film 15L.
  • an upper layer protective film 15U is formed by depositing a high-density silicon oxynitride film or silicon nitride film on the source electrode 14s and the drain electrode 14d.
  • the lower protective film 15L when the lower protective film 15L is disposed under the source electrode 14s and the drain electrode 14d, when the conductive film constituting the source electrode 14s and the drain electrode 14d is etched, the surface of the channel layer 13 becomes the lower protective film. Since it is covered with 15L, the surface of the channel layer 13 is not damaged by etching. That is, since the lower protective film 15L functions as an etching stopper layer, it is possible to prevent deterioration of the characteristics of the oxide TFT due to damage to the channel layer 13.
  • the substrate bias or plasma power is increased to contact the source electrode 14s or the drain electrode 14d.
  • the resistance of the channel layer 13 in the region can be reduced by deficiency. Thereby, the contact resistance between the source electrode 14s and the channel layer 13 and the contact resistance between the drain electrode 14d and the channel layer 13 can be lowered, so that the performance of the oxide TFT can be improved.
  • the protective film 15 can be formed of three or more silicon oxynitride films having different film densities, nitrogen ratios in the film, and hydrogen concentrations in the film.
  • the lowermost layer is composed of a silicon oxynitride film having the lowest film density
  • the uppermost layer is composed of a silicon oxynitride film or a silicon nitride film having the highest film density.
  • the film density, the ratio of nitrogen in the film, and the hydrogen concentration in the film are higher than the lowermost silicon oxynitride film, and the uppermost silicon oxynitride film
  • a lower layer or layers of silicon oxynitride films may be sandwiched.
  • FIG. 3 is a plan view showing the oxide TFT of this embodiment
  • FIG. 24 is a cross-sectional view taken along the line GG of FIG. 23
  • FIG. 25 is a cross-sectional view taken along the line HH of FIG.
  • the bottom contact means a structure in which the source electrode 14 s and the drain electrode 14 d are disposed below the channel layer 13.
  • the manufacturing method of the oxide TFT of the present embodiment is the same as that of the first embodiment except that the order of the step of forming the source electrode 14s and the drain electrode 14d and the step of forming the channel layer 13 are reversed. is there.
  • the material of the conductive film that forms the source electrode 14s and the drain electrode 14d can be expanded.
  • the protective film 15 can be formed of three or more silicon oxynitride films having different film densities, nitrogen ratios in the film, and hydrogen concentrations in the film.
  • the lowermost layer is composed of a silicon oxynitride film having the lowest film density
  • the uppermost layer is composed of a silicon oxynitride film or a silicon nitride film having the highest film density.
  • the film density, the ratio of nitrogen in the film, and the hydrogen concentration in the film are higher than those in the lowermost silicon oxynitride film, and the uppermost silicon oxynitride film.
  • a lower layer or layers of silicon oxynitride films may be sandwiched.
  • FIG. 26 is a cross-sectional view showing the oxide TFT of this embodiment.
  • the protective film 15 covering the oxide TFT is composed of a plurality of insulating films.
  • the protective film 15S of the present embodiment has a film growth direction (perpendicular to the upper surface of the substrate 10). (Direction), and a single layer of silicon oxynitride film in which density, nitrogen ratio, and hydrogen concentration continuously increase.
  • the silicon oxynitride film constituting the protective film 15S has a film density in a region in contact with the channel layer 13 of less than 2.45 g / cm 3 , a nitrogen ratio (N / O + N) in the film of less than 34 atm%,
  • the hydrogen concentration is less than 1.5 ⁇ 10 22 atm / cm 3
  • the film density on the outermost surface in contact with the atmosphere is 2.45 g / cm 3 or more
  • the ratio of nitrogen in the film (N / O + N) is 34 atm%.
  • the hydrogen concentration in the film is 1.5 ⁇ 10 22 atm / cm 3 or more.
  • the vicinity of the outermost surface of the protective film 15S may be a silicon nitride film that is a film that does not substantially contain oxygen.
  • the silicon oxynitride film as described above gradually deposits the ratio of ammonia gas to O 2 gas when the film is deposited by CVD using a reaction gas composed of monosilane (SiH 4 ) + ammonia (NH 3 ) + O 2. It can be formed by increasing the height.
  • a reaction gas composed of monosilane (SiH 4 ) + nitrogen (N 2 ) + O 2 the ratio of N 2 gas to O 2 gas is gradually increased. Can also be formed.
  • the protective film 15S of the present embodiment configured with a silicon oxynitride film whose film density continuously changes is the same as that of the first to third embodiments configured with a plurality of layers of silicon oxynitride films having different film densities. Since a rapid change in stress can be suppressed as compared with the protective film 15, deterioration of the oxide TFT due to film peeling or the like can be suppressed.
  • This embodiment can be applied not only to the bottom gate / top contact type oxide TFT as shown in FIG. 26 but also to the bottom gate / bottom contact type oxide TFT as shown in FIG.
  • FIG. 28 shows a schematic configuration of the RFID tag 20 in which the antenna resonant circuit 21, the rectifier 22, the modulator 23, the digital circuit 24, and the like are formed using the oxide TFT of the present invention described in the first to fourth embodiments. Show.
  • the RFID tag 20 can communicate with an external reader / writer 25 wirelessly using a high frequency of 13.56 MHz, for example.
  • the oxide semiconductor (13) constituting the channel layer of the oxide TFT is a transparent material, an almost transparent circuit can be formed in the IC chip.
  • an IC chip electrode and wiring are made of a transparent conductive film such as ITO, and a circuit element is made of the oxide TFT of the present invention, so that, for example, a transparent radio that transmits and receives at a high frequency (RF) of 13.56 MHz.
  • An IC tag can be manufactured.
  • Such a wireless IC tag is different from a conventional RFID tag in that an IC chip and an antenna are almost transparent. Therefore, when the wireless IC tag is attached to a film or a card, the design printed on the film or the card is not damaged. .
  • FIG. 29 is a circuit block diagram showing an example of an array configuration of a semiconductor device using the oxide TFT of the present invention described in the first to fourth embodiments.
  • the semiconductor device of this embodiment has a configuration in which elements including the oxide TFT of the present invention are arranged in an array on a substrate 30.
  • the oxide TFT is used as a switching transistor or a driving transistor of each element in the array, as well as a gate line driving circuit 32 for sending a signal to the gate wiring 31 connected to the gate electrode (11) of the oxide TFT.
  • the transistor may be used in a data line driving circuit 34 that sends a signal to the data wiring 33 connected to the source electrode (14s) of the oxide TFT.
  • the oxide TFT of each element and the oxide TFT in the gate line driving circuit 32 or the data line driving circuit 34 can be formed in parallel.
  • each element has a configuration as shown in FIG. 30, for example.
  • a scanning signal is supplied to the gate wiring 31 extending in the x direction in the figure, the TFT 35 is turned on, and the video signal from the data wiring 33 extending in the y direction in the figure is passed through the turned on TFT 35. It is supplied to the pixel electrode 36.
  • the gate lines 31 are arranged in parallel in the y direction in the figure, and the data lines 33 are arranged in parallel in the x direction in the figure and are surrounded by a pair of adjacent gate lines 31 and a pair of adjacent data lines 33.
  • a pixel electrode 36 is arranged in the area (pixel area).
  • the data line 33 is electrically connected to the source electrode
  • the pixel electrode 36 is electrically connected to the drain electrode.
  • the data wiring 33 may also serve as the source electrode.
  • the above-described array may be applied not only to the liquid crystal display device but also to an organic EL display device or the like. In this case, an oxide TFT is applied to a transistor constituting the pixel circuit. Further, the above-described array may be applied to a memory element, and an oxide TFT may be applied to a selection transistor.
  • the present invention can be applied to a semiconductor device having an oxide TFT.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　雰囲気耐性が高く、かつ酸化物ＴＦＴの特性を劣化させない保護膜を提供する。基板１０の上面には、ゲート電極１１、ゲート絶縁膜１２、酸化物半導体膜からなるチャネル層１３、ソース電極１４ｓおよびドレイン電極１４ｄがこの順に積層された酸化物ＴＦＴが形成されており、酸化物ＴＦＴの上部には、酸化物ＴＦＴの特性変動を抑制するための保護膜１５が形成されている。保護膜１５は、低密度の酸窒化シリコン膜からなる下層保護膜１５Ｌと、高密度の酸窒化シリコン膜または窒化シリコン膜からなる上層保護膜１５Ｕとで構成されている。下層保護膜１５Ｌは、チャネル層１３の上部とその近傍の領域を覆うように形成され、その端部を含めた全体が上層保護膜１５Ｕによって覆われている。

Description

半導体装置
　本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を有する半導体装置に関し、特に、酸化物半導体をチャネル層に用いた薄膜トランジスタの上部に雰囲気耐性の高い保護膜を形成した半導体装置に適用して有効な技術に関するものである。
　薄膜トランジスタ（以下、単にＴＦＴと言う）は、素子面積が小さく、省スペースであることから、携帯電話、ノートパソコン、ＰＤＡといった各種携帯電子装置における表示装置駆動用トランジスタとして使用されている。
　従来、ＴＦＴの大部分は、アモルファスシリコンや多結晶シリコンに代表されるシリコン系半導体により作製されていた。これは、従来の半導体装置の製造工程・製造技術を用いてＴＦＴを作製できるメリットがあるためである。
　しかしながら、従来の製造工程・製造技術を用いてＴＦＴを作製する場合は、処理温度が３５０℃以上になるため、利用できる基板材料に制約が生じる。特に、フレキシブルな樹脂基板は、耐熱温度が３５０℃以下のものが多いため、従来の製造工程・製造技術を用いてこれらの基板上にＴＦＴを形成することは困難である。
　そこで、最近では、金属酸化物からなる半導体（酸化物半導体）をチャネル層に用いたＴＦＴ（以下、単に酸化物ＴＦＴと言う）の研究開発が進められている。
　酸化物ＴＦＴは、低温で成膜が可能な金属酸化物でチャネル層を構成するので、フレキシブルな樹脂基板の上に回路を形成する際に用いるＴＦＴの有力候補の一つと考えられている。
　また、酸化物ＴＦＴは、アモルファスシリコンをチャネル層に用いた従来のＴＦＴに比べて大電流を流すことができるという利点も有している。さらに、多結晶シリコンをチャネル層に用いたＴＦＴに比べ、素子間のばらつきが小さいという利点も有している。
　しかしその反面、酸化物半導体は、シリコン系半導体に比べて雰囲気中の成分（水分、酸素など）に起因する特性の変動が大きいという問題点がある。そこで、酸化物ＴＦＴの特性変動を抑制するために、酸化物ＴＦＴの表面を雰囲気耐性の高い保護膜で覆う必要がある。雰囲気耐性の高い保護膜としては、量産性を考慮した場合、ＣＶＤ法あるいはスパッタリング法で堆積可能なシリコン系絶縁材料（ＳｉＯ、ＳｉＮ、ＳｉＯＮなど）を用いるのが理想的である。
　例えば特許文献１（特開２０１０－０７３８９４号公報）には、酸化物ＴＦＴを覆う保護膜として、酸化シリコン系絶縁膜（酸素透過膜）上に窒化シリコン系絶縁膜（酸素障害膜）を積層した２層絶縁膜が開示されている。
特開２０１０－０７３８９４号公報
　上記特許文献１によれば、酸化物ＴＦＴは、チャネル層の酸素欠損に起因する特性の劣化が生じることがあり、その場合には、大気中または酸素を導入した雰囲気中で熱処理を行い、チャネル層に酸素を供給することによって特性を回復させる必要がある、とされている。
　ところが、チャネル層を覆う保護膜が酸素を通し難い絶縁膜（例えば窒化シリコン膜）で構成されている場合には、上記した熱処理を行ったとしても酸素がチャネル層にまで拡散しないので、特性が回復しない。他方、保護膜が酸素を通し易い絶縁膜（例えば酸化シリコン膜）で構成されている場合には、酸素がチャネル層にまで拡散するので、酸素欠損に起因する特性変動を回復させることができる。しかし、この場合は、酸素だけでなく水分などもチャネル層に拡散してしまうので、保護膜が本来の役割を果たさなくなってしまう。
　そこで、上記特許文献１では、酸化物ＴＦＴを覆う保護膜を酸化シリコン系絶縁膜（酸素透過膜）と窒化シリコン系絶縁膜（酸素障害膜）の２層構造とし、上記熱処理時に酸素透過膜の端部を通じて膜内に侵入した酸素をチャネル層に拡散させることで、酸素欠陥を補うようにしている。また、ＴＦＴの動作時には、酸素障害膜が障害となってチャネル層から外部への酸素の拡散が抑制されるので、酸素欠損を抑制することも可能となる。
　しかしながら、本発明者らが上記した２層構造の保護膜を有する酸化物ＴＦＴを高湿雰囲気中に長時間放置する試験を行ったところ、酸化物ＴＦＴの特性が劣化してしまった。これは、上層の保護膜が雰囲気耐性の高い窒化シリコン膜で構成されている場合でも、下層の保護膜が酸化シリコン膜で構成されている場合には、上層の保護膜を透過した微量の水分が下層の保護膜を透過して酸化物ＴＦＴに達し、酸化物ＴＦＴの特性を劣化させたためと推定される。また、上記保護膜の場合、下層の保護膜の端部が上層の保護膜で覆われておらず、この端部から下層の保護膜内に酸素が侵入できる構造になっているため、この端部から酸素と共に水分が浸入し易いことも一因と推定される。
　他方、酸化物ＴＦＴを覆う保護膜を雰囲気耐性の高い窒化シリコン膜のみで構成した場合には、チャネル層を構成する酸化物半導体の酸素が欠損し、チャネル層が導体化してしまうことも本発明者らの実験により明らかとなった。これは、窒化シリコン膜のような高密度な絶縁膜は、高いエネルギーで成膜を行う必要があるが、チャネル層の表面に窒化シリコン膜を直接堆積すると、チャネル層の表面が高エネルギーの粒子やプラズマに曝されて酸化物半導体が酸素欠損を引き起こすためである。
　本発明の目的は、雰囲気耐性が高く、しかも酸化物ＴＦＴの特性を劣化させることのない保護膜を提供することにある。
　本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
　本発明の好ましい一態様である半導体装置は、基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、
　前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、
　前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成された第１酸窒化シリコン膜と、前記基板の前記第１酸窒化シリコン膜よりも上部に形成され、前記第１酸窒化シリコン膜よりも膜密度が高い第２酸窒化シリコン膜または窒化シリコン膜とを含んだ多層膜からなるものである。
　本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
　雰囲気耐性が高く、しかも酸化物ＴＦＴの特性を劣化させることのない保護膜を提供することができる。
本発明の実施の形態１である酸化物ＴＦＴを示す平面図である。 図１のＡ－Ａ線断面図である。 図１のＢ－Ｂ線断面図である。 本発明の実施の形態１である酸化物ＴＦＴの製造方法を示す断面図である。 図４に続く酸化物ＴＦＴの製造方法を示す断面図である。 図５に続く酸化物ＴＦＴの製造方法を示す断面図である。 図６に続く酸化物ＴＦＴの製造方法を示す断面図である。 図７に続く酸化物ＴＦＴの製造方法を示す断面図である。 図８に続く酸化物ＴＦＴの製造方法を示す断面図である。 図９に続く酸化物ＴＦＴの製造方法を示す断面図である。 図１０に続く酸化物ＴＦＴの製造方法を示す断面図である。 本発明の実施の形態１である酸化物ＴＦＴのＩｄ－Ｖｇ特性を示すグラフである。 比較例である酸化物ＴＦＴのＩｄ－Ｖｇ特性を示すグラフである。 比較例である酸化物ＴＦＴのＩｄ－Ｖｇ特性を示すグラフである。 比較例である酸化物ＴＦＴのＩｄ－Ｖｇ特性を示すグラフである。 比較例である酸化物ＴＦＴのＩｄ－Ｖｇ特性を示すグラフである。 本発明の実施の形態１の別例である酸化物ＴＦＴを示す平面図である。 図１７のＣ－Ｃ線断面図である。 図１７のＤ－Ｄ線断面図である。 本発明の実施の形態２である酸化物ＴＦＴを示す平面図である。 図２０のＥ－Ｅ線断面図である。 図２０のＦ－Ｆ線断面図である。 本発明の実施の形態３である酸化物ＴＦＴを示す平面図である。 図２３のＧ－Ｇ線断面図である。 図２３のＨ－Ｈ線断面図である。 本発明の実施の形態４である酸化物ＴＦＴを示す断面図である。 本発明の実施の形態４の別例である酸化物ＴＦＴを示す断面図である。 本発明の薄膜トランジスタを使用したＲＦＩＤタグの概略構成を示す図である。 本発明の薄膜トランジスタを使用した半導体装置のアレイ構成の一例を示す回路ブロック図である。 図２９に示すアレイを適用したアクティブマトリクス型液晶表示装置の概略図である。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
　（実施の形態１）
　図１は、本実施の形態の酸化物ＴＦＴを示す平面図、図２は、図１のＡ－Ａ線断面図、図３は、図１のＢ－Ｂ線断面図である。
　本実施の形態は、ボトムゲート／トップコンタクト型酸化物ＴＦＴに適用したものである。ここで、ボトムゲートとは、ゲート電極がチャネル層（酸化物半導体膜）よりも下層に配置された構造を意味し、トップコンタクトとは、ソース電極およびドレイン電極がチャネル層よりも上層に配置された構造を意味している。
　図１～図３に示すように、本実施の形態の酸化物ＴＦＴは、絶縁性の基板１０の上面にゲート電極１１、ゲート絶縁膜１２、チャネル層１３、ソース電極１４ｓおよびドレイン電極１４ｄをこの順に積層した構成になっている。そして、酸化物ＴＦＴの上部には、雰囲気中の成分（水分、酸素など）に起因する酸化物ＴＦＴの特性変動を抑制するための保護膜１５が形成されている。
　上記保護膜１５は、下層保護膜１５Ｌの上部に上層保護膜１５Ｕを積層した２層の絶縁膜で構成されている。下層保護膜１５Ｌは、酸窒化シリコン（ＳｉＯＮ）膜で構成されており、上層保護膜１５Ｕは、下層保護膜１５Ｌを構成する酸窒化シリコン膜に比べて窒素の組成比が高い高密度の酸窒化シリコン膜、または酸窒化シリコン膜よりも高密度な膜である窒化シリコン（ＳｉＮ）膜で構成されている。
　上記下層保護膜１５Ｌは、チャネル層１３の上部とその近傍の領域を覆うように形成されており、その一部はチャネル層１３の上面と直接接している。一方、上層保護膜１５Ｕは、基板１０の表面のほぼ全体を覆うように形成されている。従って、下層保護膜１５Ｌは、その端部を含めた全体が上層保護膜１５Ｕで覆われ、大気と接触しないようになっている。
　上層保護膜１５Ｕの上部には、上層保護膜１５Ｕを貫通するコンタクトホール１６を通じてドレイン電極１４ｄに電気的に接続された上層配線１７が形成されている。図示は省略するが、上層保護膜１５Ｕの上部には、上層保護膜１５Ｕを貫通するコンタクトホールを通じてソース電極１４ｓに電気的に接続された上層配線も形成されている場合もある。
　本実施の形態のボトムゲート／トップコンタクト型酸化物ＴＦＴは、以下の方法によって製造される。
　まず、図４に示すように、絶縁性の基板１０を用意する。基板１０の材料としては、Ｓｉ（シリコン）、サファイア、石英、ガラス、フレキシブルなプラスチックフィルムなどを例示することができる。プラスチックフィルムの材料としては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリアクリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートなどを例示することができる。また、必要に応じて上記した各種材料や金属フィルムの表面に絶縁コーティング層を設けたものを使用することもできる。
　次に、図５に示すように、基板１０の上面に導電膜を堆積し、続いてこの導電膜をパターニングすることによって、ゲート電極１１を形成する。ゲート電極１１を構成する導電膜としては、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ｔａ（タンタル）、Ａｇ（銀）、Ｃｏ（コバルト）、Ｚｎ、Ａｕ（金）、Ｐｔ（白金）などような金属の単層膜、これらの金属を含む合金膜、これらの金属の積層膜を例示することができる。また、ＩＴＯ（Ｉｎ－Ｓｎ－Ｏ：インジウム錫酸化物）、Ａｌ、Ｇａ、ＩｎまたはＢ（ボロン）などを添加したＺｎＯ（酸化亜鉛）のような導電性金属酸化物膜や、これらの導電性金属酸化物と前記金属との積層膜を使用することもできる。さらに、ＴｉＮ（窒化チタン）のような導電性金属窒化物の単層膜、導電性金属窒化物と前記金属との積層膜などを使用することもできる。
　上記した各種導電膜は、ＣＶＤ法、スパッタリング法、蒸着法などにより堆積し、パターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。
　次に、図６に示すように、上記ゲート電極１１が形成された基板１０の上面にゲート絶縁膜１２を形成する。
　ゲート絶縁膜１２を構成する絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、Ｙ２Ｏ３（酸化イットリウム）膜、ＨｆＯ２（酸化ハフニウム）膜、ＹＳＺ（イットリア安定化ジルコニア）膜、有機系高分子絶縁膜などを例示することができる。有機系高分子絶縁膜の材料としては、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂、パリレンなどを例示することができる。また、これらの絶縁膜の堆積は、ＣＶＤ法、スパッタリング法、蒸着法、塗布法などにより行う。
　次に、図７に示すように、上記ゲート絶縁膜１２の上部に酸化物半導体膜を堆積した後、この酸化物半導体膜をパターニングすることによって、チャネル層１３を形成する。チャネル層１３を構成する酸化物半導体としては、Ｉｎ、Ｚｎ、Ｃｄ（カドミウム）、Ａｌ、Ｇａ、Ｓｉ、Ｓｎ、Ｃｅ（セリウム）、Ｇｅ（ゲルマニウム）、Ｈｆのうち、いずれか一種以上の元素が酸素と結合した酸化物を例示することができる。
　酸化物半導体膜の堆積は、スパッタリング法、ＣＶＤ法、パルスレーザーデポジション（Pulsed Laser Deposition：ＰＬＤ）法、塗布法、印刷法、共蒸着法などにより行い、その膜厚は５ｎｍ～５０ｎｍ程度とする。また、酸化物半導体膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。さらに、チャネル層１３を形成した後、必要に応じて不純物をドーピングしたり、基板１０にアニール処理を施したりしてもよい。
　次に、図８に示すように、上記チャネル層１３の上部に導電膜を堆積した後、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングでこの導電膜をパターニングすることにより、ソース電極１４ｓおよびドレイン電極１４ｄを形成する。導電膜としては、前述したゲート電極１１を構成する各種導電膜を例示することができる。また、導電膜の堆積は、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法などにより行う。
　次に、図９に示すように、ソース電極１４ｓおよびドレイン電極１４ｄの上部にＣＶＤ法またはスパッタリング法で酸窒化シリコン膜を堆積した後、この酸窒化シリコン膜をパターニングすることにより、チャネル層１３の上部とその近傍の領域を覆う下層保護膜１５Ｌを形成する。酸窒化シリコン膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチング、またはドライエッチングとウェットエッチングの組み合わせにより行う。
　下層保護膜１５Ｌは、一例として膜密度が２．４５ｇ／ｃｍ３未満、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％未満、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満の酸窒化シリコン膜で構成する。また、下層保護膜１５Ｌを構成する酸窒化シリコン膜の膜厚は、高エネルギーの粒子やプラズマの侵入に起因するダメージを防ぐため、少なくとも２０ｎｍ以上とすることが好ましい。
　次に、図１０に示すように、下層保護膜１５Ｌの上部にＣＶＤ法またはスパッタリング法で酸窒化シリコン膜または窒化シリコン膜を堆積することにより、基板１０の表面の全体を覆う上層保護膜１５Ｕを形成する。
　上層保護膜１５Ｕは、一例として膜密度が２．４５ｇ／ｃｍ３以上、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％以上（１００ａｔｍ％のときが窒化シリコン膜）、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上の酸窒化シリコン膜または窒化シリコン膜で構成する。
　なお、下層保護膜１５Ｌを形成する工程と上層保護膜１５Ｕを形成する工程との間に、必要に応じて加熱や光照射などの処理を加えてもよい。これは、製造途中の酸化物ＴＦＴにエネルギーを与え、チャネル層１３、下層保護膜１５Ｌ、およびそれらの界面から水分などの余剰物を除去するためである。
　次に、図１１に示すように、フォトレジスト膜をマスクとして上層保護膜１５Ｕをドライエッチングすることにより、ドレイン電極１４ｄに達するコンタクトホール１６を形成する。図示は省略するが、このとき、必要に応じてソース電極１４ｓに達するコンタクトホールも同時に形成する。これらのコンタクトホール１６は、下層保護膜１５Ｌが形成されていない領域に配置し、コンタクトホール１６の側壁に下層保護膜１５Ｌが露出しないようにする。
　その後、上層保護膜１５Ｕの上部に堆積した導電膜をパターニングして上層配線１７を形成することにより、図１～図３に示した酸化物ＴＦＴが完成する。上層配線１７を構成する導電膜としては、ゲート電極１１を構成する導電膜として例示した金属膜や導電性金属酸化物膜、導電性金属窒化物膜を例示することができる。
　図１２は、本実施の形態の酸化物ＴＦＴのＩｄ（ドレイン電流）－Ｖｇ（ゲート電圧）特性を示すグラフである。
　ここでは、下層保護膜１５Ｌとして、膜密度＝２．４０ｇ／ｃｍ３、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）＝３１ａｔｍ％、膜中の水素濃度＝０．８×１０２２ａｔｍ／ｃｍ３、膜厚＝２０ｎｍの酸窒化シリコン膜を用いた。また、上層保護膜１５Ｕとして、膜密度＝２．４５ｇ／ｃｍ３、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）＝３４ａｔｍ％、膜中の水素濃度＝１．５×１０２２ａｔｍ／ｃｍ３の酸窒化シリコン膜を用いた。
　膜密度の測定は、リガク製ＧＸＲ３００を用いたＸ線反射率測定により行い、膜中の窒素の割合は、Ｐｈｉｌｉｐｓ製ＰＷ２８００を用いた蛍光Ｘ線分析により測定した。また、膜中の水素濃度は、ＵＬＶＡＣ－ＰＨＩ製ＰＨＩ　ＡＤＥＰＴ－１０１０を用いた二次イオン質量分析法(ＳＩＭＳ：Secondary Ion Mass Spectrometry)により測定し、膜厚は、ファイブラボ製ＭＡＲＹ－１０２を用いた単波長エリプソメトリーまたは電子顕微鏡観察により測定した。
　上記酸化物ＴＦＴを高湿環境で５００時間以上放置した後に特性を測定したところ、製造直後に測定した特性と同じであった。これにより、上記保護膜１５は、雰囲気耐性が十分に高いことが明らかとなった。
　図１３～図１６は、比較のために作製した酸化物ＴＦＴのＩｄ－Ｖｇ特性を示すグラフである。
　図１３は、保護膜を１層の酸化シリコン膜のみで構成した酸化物ＴＦＴのＩｄ－Ｖｇ特性である。この場合、初期特性は良好であったが、高湿環境で２４時間放置したところ、酸化物ＴＦＴの特性が大きく劣化してしまった。すなわち、この保護膜は、雰囲気耐性が不十分であった。
　図１４は、保護膜を特許文献１と同様の構成にした酸化物ＴＦＴのＩｄ－Ｖｇ特性である。すなわち、保護膜を酸化シリコン膜（下層保護膜）と窒化シリコン膜（上層保護膜）の２層構造とした場合のＩｄ－Ｖｇ特性である。
　この場合、初期特性は、保護膜を１層の酸化シリコン膜のみで構成した酸化物ＴＦＴ（図１３）と同じく良好であったが、高湿環境に放置したところ、時間の経過と共に特性が劣化していった。この保護膜の雰囲気耐性は、１層の酸化シリコン膜のみで構成された保護膜よりも向上したが、まだ不十分であった。
　図１５は、保護膜を１層の高密度酸窒化シリコン膜（図１２の上層保護膜１５Ｕと同一組成の酸窒化シリコン膜）のみで構成した酸化物ＴＦＴのＩｄ－Ｖｇ特性である。この場合は、酸窒化シリコン膜を成膜する際のエネルギーが高過ぎたため、保護膜を１層の窒化シリコン膜のみで構成した場合と同様、チャネル層１３を構成する酸化物半導体が酸素欠損を引き起し、チャネル層１３が導体化してしまった。
　図１６は、保護膜を１層の低密度酸窒化シリコン膜（図１２の下層保護膜１５Ｌと同一組成の酸窒化シリコン膜）のみで構成した酸化物ＴＦＴのＩｄ－Ｖｇ特性である。図１３、図１４の場合と同様、初期特性は、良好であったが、高湿環境に放置したところ、時間の経過と共に特性が劣化していった。この保護膜の雰囲気耐性は、図１３、図１４の保護膜よりも向上したが、まだ不十分であった。
　以上のことから、酸化物ＴＦＴの保護膜としては、低密度の酸窒化シリコン膜からなる下層保護膜１５Ｌと、高密度の酸窒化シリコン膜（窒化シリコン膜を含む）からなる上層保護膜１５Ｕとの積層構造が最適であり、これにより、酸化物ＴＦＴの雰囲気耐性を大幅に向上できることが判明した。
　なお、図１～図３に示した酸化物ＴＦＴの下層保護膜１５Ｌは、チャネル層１３の上部全体を覆う構成になっているが、図１７（平面図）、図１８（図１７のＣ－Ｃ線断面図）、図１９（図１７のＤ－Ｄ線断面図）に示すように、下層保護膜１５Ｌがチャネル層１３の上部の一部を覆う構成にしてもよい。
　また、図１～図３に示した酸化物ＴＦＴは、下層保護膜１５Ｌの上部に上層保護膜１５Ｕを積層した２層の絶縁膜で保護膜１５を構成しているが、３層以上の絶縁膜で保護膜１５を構成することもできる。
　この場合は、チャネル層１３と接する最下層の保護膜を、膜密度が２．４５ｇ／ｃｍ３未満、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％未満、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満の酸窒化シリコン膜で構成する。また、最上層の保護膜を、密度が２．４５ｇ／ｃｍ３以上、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％以上、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上の酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記２層の保護膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い１層または複数層の酸窒化シリコン膜を挟み込めばよい。
　（実施の形態２）
　図２０は、本実施の形態の酸化物ＴＦＴを示す平面図、図２１は、図２０のＥ－Ｅ線断面図、図２２は、図２０のＦ－Ｆ線断面図である。
　前記実施の形態１の酸化物ＴＦＴは、ソース電極１４ｓおよびドレイン電極１４ｄの上部に２層の絶縁膜（下層保護膜１５Ｌおよび上層保護膜１５Ｕ）を形成した。これに対し、本実施の形態の酸化物ＴＦＴは、２層の絶縁膜（下層保護膜１５Ｌおよび上層保護膜１５Ｕ）の間にソース電極１４ｓおよびドレイン電極１４ｄを挟み込んだ構成になっている。２層の絶縁膜（下層保護膜１５Ｌおよび上層保護膜１５Ｕ）の密度、膜中の窒素の割合、膜中の水素濃度は、前記実施の形態１と同じである。
　本実施の形態の酸化物ＴＦＴを製造する場合は、まず、前記実施の形態１と同じ方法で基板１０の上面にゲート電極１１、ゲート絶縁膜１２、チャネル層１３をこの順に形成する。次に、チャネル層１３の上部に低密度の酸窒化シリコン膜を堆積した後、この酸窒化シリコン膜をエッチングして下層保護膜１５Ｌを形成する。
　次に、下層保護膜１５Ｌの上部に導電膜を堆積した後、この導電膜をエッチングすることにより、ソース電極１４ｓおよびドレイン電極１４ｄを形成する。その後、ソース電極１４ｓおよびドレイン電極１４ｄの上部に高密度の酸窒化シリコン膜または窒化シリコン膜を堆積することによって、上層保護膜１５Ｕを形成する。
　このように、ソース電極１４ｓおよびドレイン電極１４ｄの下層に下層保護膜１５Ｌを配置した場合は、ソース電極１４ｓおよびドレイン電極１４ｄを構成する導電膜をエッチングする際、チャネル層１３の表面が下層保護膜１５Ｌで覆われているので、チャネル層１３の表面がエッチングによるダメージを受けることがない。すなわち、下層保護膜１５Ｌがエッチングストッパ層として機能するので、チャネル層１３のダメージに起因する酸化物ＴＦＴの特性劣化を防ぐことができる。
　また、本実施の形態によれば、低密度の酸窒化シリコン膜をドライエッチングして下層保護膜１５Ｌを形成する際、基板バイアスやプラズマパワーを上げることにより、ソース電極１４ｓまたはドレイン電極１４ｄと接する領域のチャネル層１３の酸素を欠損させて低抵抗化することができる。これにより、ソース電極１４ｓとチャネル層１３とのコンタクト抵抗、およびドレイン電極１４ｄとチャネル層１３とのコンタクト抵抗を下げることができるので、酸化物ＴＦＴの高性能化を図ることができる。
　なお、本実施の形態においても、膜密度、膜中の窒素の割合、膜中の水素濃度が互いに異なる３層以上の酸窒化シリコン膜で保護膜１５を構成することができる。この場合も、最下層は、膜密度が最も低い酸窒化シリコン膜で構成し、最上層は、膜密度が最も高い酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記２層の酸窒化シリコン膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い１層または複数層の酸窒化シリコン膜を挟み込めばよい。
　（実施の形態３）
　図２３は、本実施の形態の酸化物ＴＦＴを示す平面図、図２４は、図２３のＧ－Ｇ線断面図、図２５は、図２３のＨ－Ｈ線断面図である。
　本実施の形態は、ボトムゲート／ボトムコンタクト型酸化物ＴＦＴに適用したものである。ここで、ボトムコンタクトとは、ソース電極１４ｓおよびドレイン電極１４ｄがチャネル層１３よりも下層に配置された構造を意味している。
　本実施の形態の酸化物ＴＦＴの製造方法は、ソース電極１４ｓおよびドレイン電極１４ｄを形成する工程とチャネル層１３を形成する工程の順番が逆になった以外は、前記実施の形態１と同一である。
　本実施の形態によれば、ソース電極１４ｓおよびドレイン電極１４ｄを形成する際にチャネル層１３のダメージに配慮する必要がないので、ソース電極１４ｓおよびドレイン電極１４ｄを構成する導電膜の材料、成膜方法および加工方法の選択幅を広げることができる。
　なお、本実施の形態においても、膜密度、膜中の窒素の割合、膜中の水素濃度が互いに異なる３層以上の酸窒化シリコン膜で保護膜１５を構成することができる。この場合も、最下層は、膜密度が最も低い酸窒化シリコン膜で構成し、最上層は、膜密度が最も高い酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記２層の酸窒化シリコン膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い１層または複数層の酸窒化シリコン膜を挟み込めばよい。
　（実施の形態４）
　図２６は、本実施の形態の酸化物ＴＦＴを示す断面図である。前記実施の形態１～３では、酸化物ＴＦＴを覆う保護膜１５を複数層の絶縁膜で構成したが、本実施の形態の保護膜１５Ｓは、膜の成長方向（基板１０の上面に垂直な方向）に沿って密度、窒素の割合、水素濃度が連続的に増加する１層の酸窒化シリコン膜で構成されている。
　上記保護膜１５Ｓを構成する酸窒化シリコン膜は、チャネル層１３と接する領域の膜密度が２．４５ｇ／ｃｍ３未満、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％未満、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満となっており、大気と接する最表面の膜密度が２．４５ｇ／ｃｍ３以上、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％以上、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上となっている。また、保護膜１５Ｓの最表面付近は、実質的に酸素を含まない膜である窒化シリコン膜となっていてもよい。
　上記のような酸窒化シリコン膜は、例えばモノシラン（ＳｉＨ４）＋アンモニア（ＮＨ３）＋Ｏ２からなる反応ガスを用いたＣＶＤ法で膜を堆積する際、Ｏ２ガスに対するアンモニアガスの割合を次第に高くすることによって形成することができる。また別の例では、モノシラン（ＳｉＨ４）＋窒素（Ｎ２）＋Ｏ２からなる反応ガスを用いたＣＶＤ法で膜を堆積する際に、Ｏ２ガスに対するＮ２ガスの割合を次第に高くすることによって形成することもできる。
　膜密度が連続的に変化する酸窒化シリコン膜で構成された本実施の形態の保護膜１５Ｓは、膜密度が互いに異なる複数層の酸窒化シリコン膜で構成された前記実施の形態１～３の保護膜１５に比べて応力の急激な変化を抑制できることから、膜の剥離などによる酸化物ＴＦＴの劣化を抑制することができる。
　本実施の形態は、図２６に示したようなボトムゲート／トップコンタクト型酸化物ＴＦＴのみならず、図２７に示すようなボトムゲート／ボトムコンタクト型酸化物ＴＦＴにも適用できることは勿論である。
　（実施の形態５）
　図２８は、前記実施の形態１～４で説明した本発明の酸化物ＴＦＴを使用してアンテナ共振回路２１、整流器２２、変調器２３、デジタル回路２４などを構成したＲＦＩＤタグ２０の概略構成を示している。
　ＲＦＩＤタグ２０は、例えば１３．５６ＭＨｚの高周波を使って外部のリーダ／ライタ２５と無線で通信を行うことができるようになっている。また、酸化物ＴＦＴのチャネル層を構成する酸化物半導体（１３）は、透明材料であることから、ＩＣチップ内にほとんど透明な回路を形成することができる。
　例えば、ＩＣチップの電極および配線をＩＴＯなどの透明導電膜で構成し、回路素子を本発明の酸化物ＴＦＴで構成することにより、例えば１３．５６ＭＨｚの高周波（ＲＦ）で送受信を行う透明な無線ＩＣタグを作製することができる。このような無線ＩＣタグは、従来のＲＦＩＤタグとは異なり、ＩＣチップやアンテナがほぼ透明であることから、フィルムやカードに取り付けた場合、フィルムやカードにあらかじめ印刷された意匠を損なうことがない。
　（実施の形態６）
　図２９は、前記実施の形態１～４で説明した本発明の酸化物ＴＦＴを使用した半導体装置のアレイ構成の一例を示す回路ブロック図である。本実施の形態の半導体装置は、本発明の酸化物ＴＦＴを含む素子を基板３０上にアレイ状に配置した構成になっている。上記酸化物ＴＦＴをアレイ内の各素子のスイッチングトランジスタや駆動用トランジスタに用いることはもちろん、この酸化物ＴＦＴのゲート電極（１１）と接続されるゲート配線３１に信号を送るゲート線駆動回路３２や、この酸化物ＴＦＴのソース電極（１４ｓ）と接続されるデータ配線３３に信号を送るデータ線駆動回路３４を構成するトランジスタに用いてもよい。この場合、各素子の酸化物ＴＦＴとゲート線駆動回路３２あるいはデータ線駆動回路３４内の酸化物ＴＦＴを並行して形成することができる。
　アクティブマトリクス型液晶表示装置に上述したアレイを適用する場合、各素子は、例えば、図３０に示すような構成になる。図中のｘ方向に延在するゲート配線３１に走査信号が供給されると、ＴＦＴ３５がオンし、このオンされたＴＦＴ３５を通して、図中のｙ方向に延在するデータ配線３３からの映像信号が画素電極３６に供給される。
　なお、ゲート配線３１は、図中のｙ方向に並設され、データ配線３３は、図中のｘ方向に並設され、隣接する一対のゲート配線３１と隣接する一対のデータ配線３３とで囲まれた領域（画素領域）に画素電極３６が配置されている。この場合、例えば、データ配線３３がソース電極と電気的に接続され、画素電極３６がドレイン電極と電気的に接続される。あるいは、データ配線３３がソース電極を兼ねてもよい。また、液晶表示装置に限らず、有機ＥＬ表示装置などに上述したアレイを適用してもよい。この場合、画素回路を構成するトランジスタに酸化物ＴＦＴを適用する。さらには、上述したアレイを記憶素子に適用し、選択トランジスタに酸化物ＴＦＴを適用してもよい。
　以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
　本発明は、酸化物ＴＦＴを有する半導体装置に適用することができる。
１０　基板
１１　ゲート電極
１２　ゲート絶縁膜
１３　チャネル層
１４ｄ　ドレイン電極
１４ｓ　ソース電極
１５、１５Ｓ　保護膜
１５Ｌ　下層保護膜
１５Ｕ　上層保護膜
１６　コンタクトホール
１７　上層配線
２０　ＲＦＩＤタグ
２１　アンテナ共振回路
２２　整流器
２３　変調器
２４　デジタル回路
２５　リーダ／ライタ
３０　基板
３１　ゲート配線
３２　ゲート線駆動回路
３３　データ配線
３４　データ線駆動回路
３５　ＴＦＴ
３６　画素電極

Claims (12)

  1. 　基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、
    　前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、
    　前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成された第１酸窒化シリコン膜と、前記基板の前記第１酸窒化シリコン膜よりも上部に形成され、前記第１酸窒化シリコン膜よりも膜密度が高い第２酸窒化シリコン膜または窒化シリコン膜とを含んだ多層膜からなることを特徴とする半導体装置。
  2. 　前記第１酸窒化シリコン膜は、膜密度が２．４５ｇ／ｃｍ３未満であり、前記第２酸窒化シリコン膜または窒化シリコン膜は、膜密度が２．４５ｇ／ｃｍ３以上であることを特徴とする請求項１記載の半導体装置。
  3. 　前記第１酸窒化シリコン膜は、膜中の窒素と酸素の総量に対する窒素の割合が３４ａｔｍ％未満であり、前記第２酸窒化シリコン膜は、膜中の窒素と酸素の総量に対する窒素の割合が３４ａｔｍ％以上であることを特徴とする請求項１記載の半導体装置。
  4. 　前記第１酸窒化シリコン膜は、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満であり、前記第２酸窒化シリコン膜は、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上であることを特徴とする請求項１記載の半導体装置。
  5. 　前記第１酸窒化シリコン膜の膜厚は、２０ｎｍ以上であることを特徴とする請求項１記載の半導体装置。
  6. 　前記第１酸窒化シリコン膜は、その端部を含めた全体が前記第２酸窒化シリコン膜で覆われていることを特徴とする請求項１記載の半導体装置。
  7. 　前記ソース、ドレイン電極は、前記チャネル層よりも上層に配置され、前記第１酸窒化シリコン膜は、前記ソース、ドレイン電極よりも上層に配置され、前記第２酸窒化シリコン膜または前記窒化シリコン膜は、前記第１酸窒化シリコン膜よりも上層に配置されていることを特徴とする請求項１記載の半導体装置。
  8. 　前記第１酸窒化シリコン膜は、前記チャネル層よりも上層に配置され、前記ソース、ドレイン電極は、前記第１酸窒化シリコン膜よりも上層に配置され、前記第２酸窒化シリコン膜または前記窒化シリコン膜は、前記ソース、ドレイン電極よりも上層に配置されていることを特徴とする請求項１記載の半導体装置。
  9. 　前記チャネル層は、前記ソース、ドレイン電極よりも上層に配置されていることを特徴とする請求項１記載の半導体装置。
  10. 　前記酸化物半導体膜は、Ｉｎ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｓｉ、Ｓｎ、Ｃｅ、Ｇｅ、Ｈｆのうち、いずれか一種以上の元素が酸素と結合した酸化物からなることを特徴とする請求項１記載の半導体装置。
  11. 　基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、
    　前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、
    　前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成され、かつ膜の成長方向に沿って密度が連続的に増加する酸窒化シリコン膜で構成されていることを特徴とする半導体装置。
  12. 　前記酸窒化シリコン膜は、前記チャネル層の上面と接する領域の膜密度が２．４５ｇ／ｃｍ３未満であり、最表面の膜密度が２．４５ｇ／ｃｍ３以上であることを特徴とする請求項１１記載の半導体装置。
PCT/JP2011/074006 2010-11-10 2011-10-19 半導体装置 WO2012063614A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012542854A JP5624628B2 (ja) 2010-11-10 2011-10-19 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-252023 2010-11-10
JP2010252023 2010-11-10

Publications (1)

Publication Number Publication Date
WO2012063614A1 true WO2012063614A1 (ja) 2012-05-18

Family

ID=46050767

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/074006 WO2012063614A1 (ja) 2010-11-10 2011-10-19 半導体装置

Country Status (2)

Country Link
JP (1) JP5624628B2 (ja)
WO (1) WO2012063614A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102145A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014199907A (ja) * 2012-10-24 2014-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2014207285A (ja) * 2013-04-11 2014-10-30 株式会社半導体エネルギー研究所 表示装置及び電子機器
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
JP2015515744A (ja) * 2012-03-09 2015-05-28 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ディスプレイ・デバイスのためのバリア材料
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ
JP2017135403A (ja) * 2012-06-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置
JP2018082075A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
JP2019165253A (ja) * 2013-01-21 2019-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10700210B2 (en) 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
CN112242298A (zh) * 2020-09-14 2021-01-19 北海惠科光电技术有限公司 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP2008135731A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2010093172A (ja) * 2008-10-10 2010-04-22 Fujifilm Corp 封止デバイス
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010212671A (ja) * 2009-02-13 2010-09-24 Semiconductor Energy Lab Co Ltd トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
JP2008135731A (ja) * 2006-10-31 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、及び半導体装置
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2010093172A (ja) * 2008-10-10 2010-04-22 Fujifilm Corp 封止デバイス
JP2010135770A (ja) * 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2010212671A (ja) * 2009-02-13 2010-09-24 Semiconductor Energy Lab Co Ltd トランジスタ、及び当該トランジスタを具備する半導体装置、並びにそれらの作製方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013102145A (ja) * 2011-10-14 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015515744A (ja) * 2012-03-09 2015-05-28 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ディスプレイ・デバイスのためのバリア材料
US10319862B2 (en) 2012-03-09 2019-06-11 Versum Materials Us, Llc Barrier materials for display devices
JP2022002320A (ja) * 2012-06-29 2022-01-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20200119897A (ko) * 2012-06-29 2020-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2020074400A (ja) * 2012-06-29 2020-05-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020047935A (ja) * 2012-06-29 2020-03-26 株式会社半導体エネルギー研究所 半導体装置
KR102213518B1 (ko) 2012-06-29 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2017135403A (ja) * 2012-06-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置
JP2018160686A (ja) * 2012-06-29 2018-10-11 株式会社半導体エネルギー研究所 半導体装置
US10516062B2 (en) 2012-10-24 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014199907A (ja) * 2012-10-24 2014-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US9997639B2 (en) 2012-10-24 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014103390A (ja) * 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US10749015B2 (en) 2012-10-24 2020-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11152494B2 (en) 2012-10-24 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10361291B2 (en) 2012-10-24 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11355648B2 (en) 2012-10-24 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11824105B2 (en) 2012-10-24 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2019165253A (ja) * 2013-01-21 2019-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ
US9935183B2 (en) 2013-03-19 2018-04-03 Applied Materials, Inc. Multilayer passivation or etch stop TFT
JP2014207285A (ja) * 2013-04-11 2014-10-30 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9659968B2 (en) 2013-04-11 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a metal oxide semiconductor channel and a specified insulating layer arrangement
US10256344B2 (en) 2013-05-14 2019-04-09 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
US9941410B2 (en) 2013-05-14 2018-04-10 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
CN104157693A (zh) * 2013-05-14 2014-11-19 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
US10700210B2 (en) 2014-11-28 2020-06-30 Sharp Kabushiki Kaisha Semiconductor device, and manufacturing method for same
JP2018082075A (ja) * 2016-11-17 2018-05-24 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタの製造方法
CN112242298A (zh) * 2020-09-14 2021-01-19 北海惠科光电技术有限公司 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板
CN112242298B (zh) * 2020-09-14 2022-06-07 北海惠科光电技术有限公司 一种氮化硅薄膜的制作方法、薄膜晶体管和显示面板

Also Published As

Publication number Publication date
JP5624628B2 (ja) 2014-11-12
JPWO2012063614A1 (ja) 2014-05-12

Similar Documents

Publication Publication Date Title
JP5624628B2 (ja) 半導体装置
US8912537B2 (en) Semiconductor device, RFID tag using the same and display device
US8778722B2 (en) TFT substrate and method for producing TFT substrate
US9502445B2 (en) Thin film transistor array substrate and method of manufacturing the same
JP5503667B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
CN109768082B (zh) 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备
JP5704790B2 (ja) 薄膜トランジスタ、および、表示装置
EP1981085A1 (en) Tft substrate, reflective tft substrate and method for manufacturing such substrates
US9076721B2 (en) Oxynitride channel layer, transistor including the same and method of manufacturing the same
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
US9484362B2 (en) Display substrate and method of manufacturing a display substrate
US9508544B2 (en) Semiconductor device and method for manufacturing same
US20150129864A1 (en) Organic-inorganic hybrid transistor
US20170133607A1 (en) Transistor structure and manufacturing method thereof
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
CN106463407A (zh) 薄膜晶体管，薄膜晶体管阵列基板，显示器件，其制备方法
JP5666616B2 (ja) 酸化物半導体装置の製造方法
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP6209918B2 (ja) 薄膜トランジスタ、及び薄膜トランジスタの製造方法
JP6264015B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2023028872A1 (zh) 金属氧化物薄膜晶体管及制作方法、显示面板和显示装置
CN115735428A (zh) 氧化物薄膜晶体管及其制备方法、显示装置
US20190140081A1 (en) Tft substrate and manufacturing method thereof
CN115036332A (zh) 阵列基板及其制备方法、显示面板
CN113270445A (zh) 显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11839644

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012542854

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11839644

Country of ref document: EP

Kind code of ref document: A1