CN109768082B - 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备 - Google Patents

具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备 Download PDF

Info

Publication number
CN109768082B
CN109768082B CN201810567638.1A CN201810567638A CN109768082B CN 109768082 B CN109768082 B CN 109768082B CN 201810567638 A CN201810567638 A CN 201810567638A CN 109768082 B CN109768082 B CN 109768082B
Authority
CN
China
Prior art keywords
layer
sublayer
sub
oxide semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810567638.1A
Other languages
English (en)
Other versions
CN109768082A (zh
Inventor
任曙延
李禧成
金昇鎭
金圣起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN109768082A publication Critical patent/CN109768082A/zh
Application granted granted Critical
Publication of CN109768082B publication Critical patent/CN109768082B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/385—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Abstract

公开一种薄膜晶体管。薄膜晶体管包括：设置在基板上的氧化物半导体层；在与氧化物半导体层隔离的状态下与氧化物半导体层的至少一部分重叠的栅极电极；连接至氧化物半导体层的源极电极；和以与源极电极间隔开的状态连接至氧化物半导体层的漏极电极，其中所述氧化物半导体层包括设置在基板上的第一子层、设置在第一子层上的第二子层和设置在第二子层上的第三子层，第二子层具有比第一子层和第三子层大的电阻以及比第一子层和第三子层低的载流子浓度，第一子层具有比第二子层和第三子层高的氢浓度，第一子层和第二子层的每一个具有结晶度。

Description

具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备
技术领域
本发明涉及一种具有氢阻挡层的薄膜晶体管，制造该薄膜晶体管的方法和包括该薄膜晶体管的显示设备。
背景技术
在电子设备领域中，晶体管已被广泛用作开关装置或驱动装置。特别是，因为能够在玻璃基板或塑料基板上制造薄膜晶体管，所以薄膜晶体管作为诸如液晶显示设备或有机发光显示设备之类的显示设备的开关装置被广泛使用。
基于构成有源层的材料，薄膜晶体管可以被分类为将非晶硅用作有源层的非晶硅薄膜晶体管、将多晶硅用作有源层的多晶硅薄膜晶体管、或将氧化物半导体用作有源层的氧化物半导体薄膜晶体管。
因为在短时间内沉积非晶硅以形成有源层，所以非晶硅薄膜晶体管(a-Si TFT)的优点在于制造时间短并且制造成本低。然而，非晶硅薄膜晶体管的缺点在于非晶硅薄膜晶体管具有低霍尔迁移率，由此非晶硅薄膜晶体管的电流驱动能力不佳，并且非晶硅薄膜晶体管的阈值电压发生变化，由此在有源矩阵有机发光装置(AMOLED)中非晶硅薄膜晶体管的使用受到限制。
多晶硅薄膜晶体管(poly-Si TFT)通过沉积并结晶非晶硅来制造。为了制造多晶硅薄膜晶体管，需要结晶非晶硅的处理，所以处理数量增加，结果制造成本增加。另外，因为结晶处理在高处理温度下进行，因此难以将多晶硅薄膜晶体管应用于大尺寸设备。此外，因为多晶特性，难以确保多晶硅薄膜晶体管的均匀性。
对于氧化物半导体薄膜晶体管(氧化物半导体TFT)，构成有源层的氧化物可以在相对低的温度下沉积，氧化物半导体薄膜晶体管的霍尔迁移率高，并且基于氧的含量，氧化物半导体薄膜晶体管的电阻变化很大，由此容易获得氧化物半导体薄膜晶体管的期望的物理性质。另外，由于氧化物的性质，氧化物半导体是透明的，所以氧化物半导体薄膜晶体管在实现透明显示器方面是有利的。然而，由于氧化物半导体与绝缘层或钝化层接触导致的氢渗透，在氧化物半导体中出现氧空位，由此氧化物半导体的可靠性可能降低。
特别地，诸如聚酰亚胺(PI)基板之类的塑料基板包含大量的氢。因此，在柔性基板上形成氧化物半导体层的情况下，氧化物半导体层可能被从塑料基板释出的大量氢损坏。为了防止这种情况，可在塑料基板上设置缓冲层，并且可在缓冲层上形成氧化物半导体层。即使在这种情况下，氧化物半导体层也可能被缓冲层中含有的氢损坏。因此，在诸如聚酰亚胺(PI)基板之类的塑料基板上稳定地形成氧化物半导体层并不容易。
[现有技术文件]
[专利文件]
专利文件0001：发明名称为“半导体装置及其制造方法”的韩国专利申请公开No.10-2017-0024130。
专利文件0002：发明名称为“阵列基板及其制造方法”的韩国专利申请公开No.10-2015-0061076。
发明内容
考虑到上述问题做出了本发明，本发明的目的是提供一种包括展现出优异的氢阻挡性的氢阻挡层的薄膜晶体管。
本发明的另一个目的是提供一种包括展现出优异的氢阻挡性的氢阻挡层以及即使当在诸如聚酰亚胺(PI)基板之类的塑料基板上形成时也不会被损坏的氧化物半导体层的薄膜晶体管。
本发明的另一个目的是提供一种包括上述薄膜晶体管的显示设备。
本发明的另一个目的是提供一种包括上述薄膜晶体管的柔性显示设备。
根据本发明的一个方面，上述和其他目的可以通过提供一种薄膜晶体管来实现，所述薄膜晶体管包括：氧化物半导体层，所述氧化物半导体层设置在基板上；栅极电极，所述栅极电极在与所述氧化物半导体层隔离的状态下与所述氧化物半导体层的至少一部分重叠；源极电极，所述源极电极连接至所述氧化物半导体层；和漏极电极，所述漏极电极以与所述源极电极间隔开的状态连接至所述氧化物半导体层，其中所述氧化物半导体层包括顺序设置的第一子层、第二子层和第三子层，所述第二子层具有比所述第一子层和所述第三子层大的电阻以及比所述第一子层和所述第三子层低的载流子浓度，所述第一子层具有比所述第二子层和所述第三子层高的氢浓度，所述第一子层和所述第二子层的每一个具有结晶度。
所述第一子层和所述第二子层中的每一个可具有C轴结晶度和纤锌矿晶体结构。
所述第一子层和所述第二子层可具有相同的金属元素组成。
所述第三子层可不具有C轴结晶度。
所述第一子层、所述第二子层和所述第三子层的每一个可包括铟(In)、镓(Ga)和锌(Zn)，并且所述第三子层可具有比所述第一子层和所述第二子层高的铟(In)浓度(at％)。
所述第一子层和所述第二子层的每一个中的铟(In)、镓(Ga)和锌(Zn)的含量可设定为满足下面的等式1和2。
[等式1]
2≤[Ga]/[In]≤4
[等式2]
2≤[Zn]/[In]≤6
在等式1和2中，[Ga]表示镓(Ga)原子数，[In]表示铟(In)原子数，[Zn]表示锌(Zn)原子数。
所述第一子层可具有比所述第三子层大的锥形角。
所述第二子层可具有等于所述第一子层的厚度的1至10倍的厚度。
所述第一子层可具有范围从5至15nm的厚度，所述第二子层可具有范围从15至50nm的厚度。
所述第三子层可具有第三导电部分，所述第三导电部分形成在不与所述栅极电极重叠的区域。
所述第二子层可具有第二导电部分，所述第二导电部分形成在不与所述栅极电极重叠的区域以接触所述第三导电部分。
所述第二导电部分可不接触所述第一子层。
所述基板可以是塑料基板。
所述薄膜晶体管可进一步包括：缓冲层，所述缓冲层设置在所述基板与所述氧化物半导体层之间；和遮光层，所述遮光层设置在所述基板与所述缓冲层之间以与所述氧化物半导体层重叠。
所述薄膜晶体管可进一步包括：栅极绝缘膜，所述栅极绝缘膜设置在所述氧化物半导体层与所述栅极电极之间，其中基于所述栅极绝缘膜，所述氧化物半导体层可设置为比所述栅极电极更靠近所述基板。
所述薄膜晶体管可进一步包括：栅极绝缘膜，所述栅极绝缘膜设置在所述氧化物半导体层与所述栅极电极之间，其中基于所述栅极绝缘膜，所述栅极电极可设置为比所述氧化物半导体层更靠近所述基板。
基于所述第二子层，所述第一子层可设置为比所述第三子层更靠近所述基板。
基于所述第二子层，所述第三子层可设置为比所述第一子层更靠近所述基板。
根据本发明的另一方面，提供了一种显示设备，包括：基板；薄膜晶体管，所述薄膜晶体管设置在所述基板上；和第一电极，所述第一电极连接至所述薄膜晶体管，其中所述薄膜晶体管包括：氧化物半导体层，所述氧化物半导体层设置在所述基板上；栅极电极，所述栅极电极在与所述氧化物半导体层隔离的状态下与所述氧化物半导体层的至少一部分重叠；源极电极，所述源极电极连接至所述氧化物半导体层；和漏极电极，所述漏极电极以与所述源极电极间隔开的状态连接至所述氧化物半导体层，其中所述氧化物半导体层包括顺序设置的第一子层、第二子层和第三子层，所述第二子层具有比所述第一子层和所述第三子层大的电阻以及比所述第一子层和所述第三子层低的载流子浓度，所述第一子层具有比所述第二子层和所述第三子层高的氢浓度，所述第一子层和所述第二子层的每一个具有结晶度。
所述第一子层和所述第二子层的每一个可具有C轴结晶度和纤锌矿晶体结构。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本发明的上述和其他目的，特征和其他优点，其中：
图1是根据本发明实施方式的薄膜晶体管的截面图；
图2A和2B是示出形成第一子层和第二子层的处理的示意图；
图3是示出纤锌矿晶体结构的示意图；
图4是示出图1的部分A的放大图；
图5是根据本发明另一实施方式的薄膜晶体管的截面图；
图6A和6B是根据本发明的其他实施方式的薄膜晶体管的截面图；
图7A和7B是根据本发明的其他实施方式的薄膜晶体管的截面图；
图8是根据本发明另一实施方式的显示设备的示意性截面图；
图9是根据本发明另一实施方式的显示设备的示意性截面图；
图10A和10B是分别示出第三子层和块体层的透射电子显微镜(TEM)照片；
图11A和11B是分别示出根据比较例1和实施例1在氧化物半导体层处形成的锥形的透射电子显微镜(TEM)照片；
图12是示出每一个氧化物半导体层中基于深度的氢含量的视图；和
图13是示出根据比较例1至4和实施例1至3的每一个氧化物半导体层的第三子层中所含的氢的平均含量的视图。
具体实施方式
将通过参考附图描述的下列实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，并且不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使公开内容全面和完整，并将本发明的范围充分地传递给本领域技术人员。此外，本发明仅由权利要求的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、尺寸、比例、角度和数量仅仅是示例，因而本发明不限于图示的细节。相似的附图标记通篇表示相似的元件。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。
在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，也可以存在另一部分，除非使用了“仅”。单数形式的术语可包括复数形式，除非有相反指示。
在解释一元件时，尽管没有明确说明，但该元件应解释为包含误差区域。
在描述位置关系时，例如，当位置顺序被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可包括不接触的情形，除非使用了“正好”或“直接”。如果提到第一元件位于第二元件“上”，它并不意味着第一元件实质上位于图中第二元件的上方。有关物体的上部和下部可能会根据物体的方向而改变。因此，第一元件位于第二元件“上”的情况包括在附图中或在实际配置中第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
为了描述如图中所示的装置或元件与另一装置或另一元件的关系，可在此处使用诸如“下方”，“下面”，“下部”，“上方”或“上部”之类的空间相关术语。应该理解的是，除了附图中描述的方向之外，空间相关术语旨在涵盖装置在使用或操作过程中的装置的不同方向。例如，如果其中一个图中的装置颠倒过来，则被描述为在其他元件“下方”或“下面”的元件将被定向为在其他元件“上方”。因此，示例性术语“下方”或“下面”可以涵盖下方和上方两个方向。以相同的方式，示例性术语“上方”或“上部”可以涵盖上方和下方两个方向。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应被这些术语限制。这些术语仅仅是用来彼此区分元件。例如，在不背离本发明的范围的情况下，第一元件可能被称为第二元件，类似地，第二元件可能被称为第一元件。
术语“第一水平轴方向”、“第二水平轴方向”和“垂直轴方向”不应仅基于其中彼此垂直的各个方向的几何关系来解释，也可能是指本发明的部件可以在功能上运行的范围内具有更宽方向性的方向。
应该理解，术语“至少一个”包括与任何一个项目相关的全部组合。例如，“第一元件、第二元件和第三元件中至少一个”可以包括第一、第二、第三元件中的两个或更多个元件以及第一、第二、第三元件的每个元件的所有组合。
本领域技术人员能够充分理解到，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
在下文中，将参考附图详细描述根据本发明实施方式的薄膜晶体管和包括该薄膜晶体管的显示设备。在附图中，相同或相似的元件由相同的附图标记表示，尽管他们在不同的附图中示出。
图1是根据本发明实施方式的薄膜晶体管100的截面图。
根据本发明实施方式的薄膜晶体管100包括：设置在基板110上的氧化物半导体层130、设置为在与氧化物半导体层130隔离的状态下与氧化物半导体层130的至少一部分重叠的栅极电极140、连接至氧化物半导体层130的源极电极150、和以与源极电极150间隔开的状态连接至氧化物半导体层130的漏极电极160。
玻璃或塑料可用作基板110。展现柔性的透明塑料，例如聚酰亚胺(PI)可用作塑料。
在聚酰亚胺(PI)用作基板110的情况下，考虑到在基板110上进行高温沉积处理的事实，可使用耐高温的耐热聚酰亚胺。在这种情况下，可以在将聚酰亚胺基板设置在由诸如玻璃之类的高耐用性材料组成的载具基板上的状态下执行沉积和蚀刻等工艺，以形成薄膜晶体管100。
除了聚酰亚胺基板之外，可使用本领域公知的其他塑料基板。例如，可使用聚碳酸酯(PC)基板、聚醚砜(PES)基板、聚萘二甲酸乙二醇酯(PEN)基板、聚对苯二甲酸乙二醇酯(PET)基板或聚苯乙烯(PS)基板作为图1的基板110。
更具体地，根据本发明实施方式的基板110可包括聚酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)或聚苯乙烯(PS)的至少一种。
这种塑料基板可用于制造柔性显示设备。根据本发明实施方式的薄膜晶体管100可形成在柔性基板上，使得薄膜晶体管可用作柔性显示设备的驱动或开关薄膜晶体管。
塑料基板包含比玻璃基板更大量的氢。在制造薄膜晶体管100的处理期间或在制造显示设备500或600的处理期间，氢可从塑料基板漏出，由此薄膜晶体管100或显示设备500或600的其他部件可能会受到影响。
例如，包含在塑料基板中的氢可以移动到氧化物半导体层130，并且可与氧化物半导体层130中的氧结合，由此可以在氧化物半导体层130中出现氧空位，或氧化物半导体层130可以被导电化。如上所述，在塑料基板中包含的氢(H)移动到氧化物半导体层130的情况下，氧化物半导体层130被损坏，由此薄膜晶体管100的可靠性降低。
为了保护氧化物半导体层130或薄膜晶体管100免受从塑料基板释出或从外部引入的氢(H)、氧(O2)或湿气(H2O)，缓冲层(未示出)可以设置在基板110上。
然而，根据本发明实施方式的薄膜晶体管100具有设置在氧化物半导体层130中的第一子层131。第一子层131用作氢阻挡层，由此可以省略缓冲层。
参考图1，氧化物半导体层130设置在基板110上。
氧化物半导体层包括顺序设置的第一子层、第二子层和第三子层。例如，氧化物半导体层130包括设置在基板110上的第一子层131、设置在第一子层131上的第二子层132以及设置在第二子层132上的第三子层133。
根据本发明的实施方式，薄膜晶体管100的沟道形成在第三子层133中。因此，第三子层133被称为沟道层。第三子层133包括氧化物半导体材料。例如，第三子层133可由氧化物半导体材料制成，例如InZnO(IZO)基氧化物半导体材料、InGaO(IGO)基氧化物半导体材料、InSnO(ITO)基氧化物半导体材料、InGaZnO(IGZO)基氧化物半导体材料、InGaZnSnO(IGZTO)基氧化物半导体材料、GaZnSnO(GZTO)基氧化物半导体材料或InSnZnO(ITZO)基氧化物半导体材料。然而，本发明不限于此。第三子层133可以由本领域公知的任何其他氧化物半导体材料制成。
第二子层132设置在第一子层131与第三子层133之间以将第一子层131与第三子层133彼此隔离。第二子层132用作支撑第一子层131的支撑层。另外，第二子层132的与第三子层133相邻的区域的一部分可用作沟道。
第一子层131用作防止氢(H)被引入到用作沟道层的第三子层133的氢阻挡层。第一子层131保护用作沟道层的第三子层133不受氢影响。更具体地，第一子层131用作阻挡氢(H)被引入到第三子层133中的阻挡层。
第一子层131和第二子层132可由相同的氧化物半导体材料制成。更具体地，用相同的氧化物半导体材料形成用于形成第一子层131和第二子层132的块体层130B，然后通过引入从基板110释出或从外部环境引入的氢而形成第一子层131。
图2A和图2B是示出形成第一子层131和第二子层132的处理的示意图。
参考图2A，首先，使用相同的氧化物半导体材料形成用于形成第一子层131和第二子层132的块体层130B。块体层130B可通过沉积和图案化形成。例如，块体层130B可通过溅射沉积形成。或者，块体层130B可通过金属有机化学气相沉积(MOCVD)形成。通过金属有机化学气相沉积(MOCVD)形成的块体层130B可具有致密的膜结构。
参考图2A(左部分)，在制造薄膜晶体管100的处理中，从基板110释出的氢(H)被引入到块体层130B的下部。此时，从外部引入的氢(H)或从另一绝缘层释出的氢(H)可被引入到块体层130B的下部。通过引入氢(H)，在块体层130B的下部中形成具有小厚度的含氢膜，由此形成第一子层131(参见图2A的右部分)。结果，尽管第一子层131和第二子层132具有以相同原子比例的混合的相同金属元素组成，但是第一子层131和第二子层132彼此区分开。
然而，本发明不限于此。参考图2B，基于该图，氢从作为位于块体层130B上的绝缘膜的层间绝缘膜170引入到块体层130B中。结果，可在块体层130B的上部中形成具有小厚度的含氢膜，由此可形成第一子层131。
如上所述形成的第一子层131具有能够阻挡氢的稳定的膜结构。因此，第一子层131也可被称为氢阻挡层。
根据本发明的实施方式，第二子层132具有比第一子层131和第三子层132更大的电阻，并且具有比第一子层131和第三子层132更低的载流子浓度。
具体地，第一子层131由与第二子层132相同的氧化物半导体材料制成，并且通过引入氢而完成。因此，第一子层131具有比第二子层132更小的电阻，并且具有比第二子层132更高的载流子浓度。同时，第三子层133用作沟道层。为了用作沟道层，第三子层133被设计为具有比第二子层132更小的电阻并且具有比第二子层132更高的载流子浓度。为此，第三子层133可以由与第一子层131和第二子层132的氧化物半导体材料不同的氧化物半导体材料制成。
另外，即使第一子层131通过引入氢而形成，第一子层131也能阻止氢引入到第二子层132和第三子层133中。因此，第一子层131具有比第二子层132和第三子层133更高的氢浓度。
第一子层131和第二子层132中的每一个都具有结晶度。更具体地，第一子层131和第二子层132中的每一个都具有C轴结晶度和纤锌矿晶体结构。如图2A和图2B所示，在用于形成第一子层131和第二子层132的块体层130B基于原子数包括比铟(In)更多的锌(Zn)，并且通过诸如溅射沉积之类的沉积在预定温度下形成的情况下，块体层130B可具有C轴结晶度和纤锌矿晶体结构。结果，第一子层131和第二子层132中的每一个也可以具有C轴结晶度和纤锌矿晶体结构。
图3是示出纤锌矿晶体结构的示意图。纤锌矿晶体结构是A-B型化合物的晶体结构之一，是在元素A和元素B的每一个周围形成四面体构造的六方晶格。
引入到具有C轴结晶度和纤锌矿晶体结构的块体层130B的下部的氢(H)从块体层130B的下表面渗透约5至15nm，但是没有进一步移动到块体层130B中，由此形成稳定的膜。也就是说，引入到块体层130B的下部的氢(H)与块体层130B的现有部分一起形成稳定的膜，由此形成第一子层131。
结果，第一子层131可具有范围从5至15nm的厚度。然而，本发明不限于此。第一子层131可具有大于15nm的厚度。
如上所述形成的第一子层131可具有等于或大于第二子层132的氢浓度的10倍的氢浓度。更具体地，第一子层131可具有等于第二子层132的氢浓度的10至100倍的氢浓度。
根据本发明的实施方式，第一子层131和第二子层132可以具有相同的金属元素组成。参照图2A和图2B，第一子层131和第二子层132由块体层130B形成，并且第一子层131包含比第二子层132更大量的氢。因此，第一子层131和第二子层132可具有相同的金属元素组成，并且第一子层131和第二子层132可通过一次沉积和图案化同时形成。
根据本发明的实施方式，第三子层133可以是无定形的。例如，第三子层133可不具有C轴结晶度。因此，第三子层133可与第一子层131和第二子层132区分，并且可展现出优异的电学特性，由此第三子层133可用作沟道层。然而，本发明不限于此。第三子层133可具有结晶度。例如，第三子层133可以是结晶的。
根据本发明的实施方式，第一子层131、第二子层132和第三子层133中的每一个可包括铟(In)、镓(Ga)和锌(Zn)。
镓(Ga)稳定地与氧结合，因此具有优异的防止气体渗透的能力。镓(Ga)有助于膜的稳定性。具体而言，镓(Ga)可使第一子层131起到氢阻挡层的作用，并且可使第二子层131起到稳定支撑的作用。
锌(Zn)有助于膜的稳定形成。通过锌(Zn)可容易地形成无定形膜或结晶膜。结果，氧化物半导体层130可以保持稳定膜的形式。特别地，在图案化氧化物半导体层130的处理期间，锌(Zn)能够在氧化物半导体层130的边缘形成稳定的锥形形状。在氧化物半导体层130的边缘没有形成稳定的锥形的情况下，氢或其他气体可通过其界面引入，由此氧化物半导体层130可能被损坏。
铟(In)增加氧化物半导体层130的迁移率和电荷密度。然而，铟(In)与氧弱结合。因此，在氢渗透到氧化物半导体层130的情况下，已经与铟(In)结合的氧与氢结合而不是与铟(In)结合，由此在氧化物半导体层130中出现氧空位(O空位)。
根据本发明的实施方式，第三子层133包括铟(In)，由此第三子层133足以充当沟道层。另外，第二子层132可包括铟(In)以用作沟道和阻挡层。在这种情况下，具有与第二子层132相同的金属组成的第一子层131也包括铟(In)。
用作主沟道层的第三子层133具有比第一子层131和第二子层132浓度更高的铟(In)。这里，可以用铟(In)与包含在第一子层131、第二子层132和第三子层133的每一个中的全部金属元素的含量比表示铟(In)的浓度。此时，含量比可以表示为基于原子数量的原子百分比(at％)。
根据本发明的实施方式，第三子层133由于铟(In)的高浓度而具有高迁移率和高电荷密度，所以第三子层133可用作主沟道层。
如前文所述，铟(In)与氧弱结合。因此，在氢渗入氧化物半导体层130的情况下，由于铟(In)而在氧化物半导体层130中出现氧空位(O空位)。因此，用作氢阻挡层的第一子层131和用作支撑层的第二子层132中的铟(In)的含量与镓(Ga)和锌(Zn)相比被调节到预定范围或更小。
例如，可以设置第一子层131和第二子层132的每一个中的铟(In)、镓(Ga)和锌(Zn)的含量以满足以下等式1和2。
[等式1]
2≤[Ga]/[In]≤4
[等式2]
2≤[Zn]/[In]≤6
在等式1和2中，[Ga]表示镓(Ga)原子数，[In]表示铟(In)原子数，[Zn]表示锌(Zn)原子数。
在镓(Ga)与铟(In)的含量比小于2([Ga]/[In]<2)的情况下，由于镓(Ga)含量不足，第一子层131的氢阻挡能力可能降低。另一方面，在镓(Ga)与铟(In)的含量比大于4([Ga]/[In]>4)的情况下，由于铟(In)含量不足，第二子层132的一部分可能难以用作沟道层。
在锌(Zn)与铟(In)的含量比小于2([Zn]/[In]<2)的情况下，由于锌(Zn)含量不足，第一子层131和第二子层131的每一个的膜稳定性可能降低。结果，在第一子层131和第二子层132的每一个的边缘没有形成稳定的锥形，由此可通过第一子层131和第二子层131的每一个与另一层之间的界面引入氢或其他气体。另一方面，在锌(Zn)与铟(In)的含量比大于4([Zn]/[In]>4)的情况下，由于铟(In)含量不足，第二子层132的一部分可能难以用作沟道层。
在下文中，将参考图4更详细地描述氧化物半导体层130。
图4是示出图1的部分A的放大图。
参考图4，第一子层131具有比第三子层133更大的锥形角(θ1>θ3)。根据本发明的实施方式，第三子层133包括比第一子层131和第二子层132更大量的铟(In)，而第三子层133包括比第一子层131和第二子层132更小量的锌(Zn)和镓(Ga)。结果，第三子层133具有比第一子层131和第二子层132更高的蚀刻速率。因此，第三子层133的锥形角θ3小于第一子层131的锥形角θ1。然而，因为第三子层133包括预定量的锌(Zn)和镓(Ga)，所以第三子层133的边缘可具有稳定的锥形。
如前文所述，第一子层131和第二子层132通过图案化同时形成。因此，第一子层131和第二子层132可具有相同的锥形角θ1。
根据本发明的实施方式，第三子层133用作沟道层，并且第三子层133的一部分可以被导电化以与源极电极150和漏极电极160接触。更具体地，可以将第三子层133的不与栅极电极140重叠的区域的一部分导电化。根据本发明的实施方式，第三子层133的导电化区域被称为第三导电部分133a和133b。导电化方法没有特别的限制。可以使用任何公知的导电化方法将氧化物半导体层130的一部分导电化。例如，氧化物半导体层130的一部分可以通过氩(Ar)等离子体的选择性辐射而导电化。
参考图4，第三子层133具有形成在不与栅极电极140重叠的区域处的第三导电部分133a和133b。因此，可以改善第三子层133与源极电极150、漏极电极160的接触性质，由此第三子层133可以平稳地用作沟道层。
参考图4，第二子层132具有第二导电部分132a和132b，所述第二导电部分132a和132b形成在第二子层132不与栅极电极140重叠的区域处以接触第三导电部分133a和133b。结果，第二子层132也可以用作沟道层。
同时，第一子层131含有大量的氢，由此第一子层131的导电性高。因此，在第二导电部分132a和132b接触第一子层131的情况下，可在氧化物半导体层130的相对端之间实现导电，由此不能执行薄膜晶体管100的开关功能。为此，第二导电部分132a和132b被设计为不与第一子层131接触。
为了使第二子层132的一部分用作沟道层并且同时使形成在第二子层132中的第二导电部分132a和132b不与第一子层131接触，第二子层132必须具有预定的厚度。为此，第二子层132可具有范围从15至50nm的厚度。然而，本发明不限于此。第二子层132可以具有大于50nm的厚度。
另外，第二子层132可具有等于第一子层131的厚度的1至10倍的厚度。更具体地，第二子层132可具有等于第一子层131的厚度的2至5倍的厚度。例如，第二子层132可具有等于第一子层131的厚度的3至4倍的厚度。
栅极绝缘膜120设置在氧化物半导体层130上。栅极绝缘膜120可包括氧化硅或氮化硅中的至少一种。栅极绝缘膜120可以包括氧化铝(Al2O3)。
栅极绝缘膜120可具有单层膜结构或多层膜结构。例如，氧化铝层、氧化硅层和氮化硅层中的任何一个可分别形成栅极绝缘膜120。或者，可堆叠氧化铝层、氧化硅层和氮化硅层以形成栅极绝缘膜120。
参考图1，栅极电极140设置在栅极绝缘膜120上。具体地，栅极电极140在与氧化物半导体层130隔离的状态下与氧化物半导体层130的至少一部分重叠。如图1所示的栅极电极140设置在氧化物半导体层130上方的薄膜晶体管100的结构被称为顶栅结构。这里，基于栅极绝缘膜120，氧化物半导体层130设置为比栅极电极140更靠近基板110。
栅极电极140可以包括铝基金属(例如铝(Al)或铝合金)、银基金属(例如银(Ag)或银合金)、铜基金属(例如铜(Cu)或铜合金)、钼基金属(例如钼(Mo)或钼合金)、铬(Cr)、钽(Ta)、钕(Nd)或钛(Ti)的至少一种。栅极电极140可具有包括物理特性不同的至少两个导电膜的多层膜结构。
层间绝缘膜170设置在栅极电极140上。层间绝缘膜170由绝缘材料组成。具体地，层间绝缘膜170可由有机材料、无机材料或包括有机材料层和无机材料层的叠层组成。
源极电极150和漏极电极160设置在层间绝缘膜170上。源极电极150和漏极电极160以彼此间隔开的状态连接至氧化物半导体层130。参考图1，源极电极150和漏极电极160经由穿过层间绝缘膜170形成的接触孔连接至氧化物半导体层130。更具体地，源极电极150和漏极电极160连接至氧化物半导体层130的第三子层133。
源极电极150和漏极电极160的每一个可包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)或其合金的至少一种。源极电极150和漏极电极160的每一个可以形成为具有由金属或金属合金制成的单层，或者可形成为具有多层，诸如两层或更多层。
氧化物半导体层130、栅极电极140、源极电极150和漏极电极160形成薄膜晶体管100。
图5是根据本发明另一实施方式的薄膜晶体管200的截面图。在下文中，为了避免重复描述，将省略上面已经描述的部件的描述。
与图1的薄膜晶体管100相比，图5的薄膜晶体管200进一步包括设置在基板110上的遮光层180和缓冲层121。遮光层180与氧化物半导体层130重叠。
遮光层180阻挡从外部入射到薄膜晶体管200的氧化物半导体层130上的光，以防止由于外部入射光导致的氧化物半导体层130的损坏。
通常，遮光层180由诸如金属之类的导电材料制成。为此，缓冲层121设置在遮光层180上，以使遮光层180和氧化物半导体层130彼此隔离。在这种情况下，包含在缓冲层121中的氢可扩散到氧化物半导体层130中，由此可在氧化物半导体层130中出现氧空位(O空位)，或者可以将氧化物半导体层130导电化。
为了防止由于氢而在氧化物半导体层130中出现氧空位或防止由于氢导致氧化物半导体层130导电化，根据本发明实施方式的薄膜晶体管200包括第一子层131。具体地，氧化物半导体层130包括第一子层131、第二子层132和第三子层133。第一子层131以与缓冲层121接触的状态设置。这里，第一子层131是氢阻挡层。
图6A是根据本发明另一实施方式的薄膜晶体管300的截面图。
图6A所示的薄膜晶体管300包括：设置在基板110上的栅极电极140、设置为在与栅极电极140隔离的状态下与栅极电极140的至少一部分重叠的氧化物半导体层130、设置在栅极电极140与氧化物半导体层130之间的栅极绝缘膜120、连接至氧化物半导体层130的源极电极150、和以与源极电极150间隔开的状态连接至氧化物半导体层130的漏极电极160。
如图6A所示的栅极电极140设置在氧化物半导体层130下方的结构被称为底栅结构。这里，氧化物半导体层130、栅极电极140、源极电极150和漏极电极160形成薄膜晶体管300。
参考图6A，栅极绝缘膜120设置在栅极电极140上，氧化物半导体层130设置在栅极绝缘膜120上。参考图6A，基于栅极绝缘膜120，栅极电极140设置为比氧化物半导体层130更靠近基板110。在这种情况下，栅极绝缘膜120中包含的氢可扩散到氧化物半导体层130，由此可在氧化物半导体层130中出现氧空位(O空位)，或者可以将氧化物半导体层130导电化。
为了防止由于氢而在氧化物半导体层130中出现氧空位或防止由于氢导致氧化物半导体层130导电化，氧化物半导体层130包括作为氢阻挡层的第一子层131。第一子层131以与栅极绝缘膜120接触的状态设置。
图6B是根据本发明另一实施方式的薄膜晶体管301的截面图。与图6A所示的薄膜晶体管300的氧化物半导体层130相比，图6B所示的薄膜晶体管301的氧化物半导体层130被配置为使得第一子层131和第三子层133以相反的顺序布置。具体地，参考图6A，第一子层131、第二子层132和第三子层133从栅极绝缘膜120起顺序堆叠。相反，参考图6B，第三子层133、第二子层132和第一子层131从栅极绝缘膜120起顺序堆叠。
图7A是根据本发明另一实施方式的薄膜晶体管400的截面图。
与图6A所示的薄膜晶体管300相比，图7A所示的薄膜晶体管400进一步包括设置在氧化物半导体层130上的蚀刻阻止部185。蚀刻阻止部185可由绝缘材料制成。蚀刻阻止部185可保护氧化物半导体层130的沟道区域。
图7B是根据本发明另一实施方式的薄膜晶体管401的截面图。与图7A所示的薄膜晶体管400的氧化物半导体层130相比，图7B所示的薄膜晶体管401的氧化物半导体层130配置为使得第一子层131和第三子层133以相反的顺序布置。具体地，参考图7A，第一子层131、第二子层132和第三子层133从栅极绝缘膜120起顺序堆叠。相反，参考图7B，第三子层133、第二子层132和第一子层131从栅极绝缘膜120起顺序堆叠。
图8是根据本发明另一实施方式的显示设备500的示意性截面图。
根据本发明实施方式的显示设备500包括基板110、薄膜晶体管100和连接至薄膜晶体管100的有机发光装置270。
图8中示出包括图1的薄膜晶体管100的显示设备500。然而，本发明不限于此。图5、图6A、图6B、图7A和图7B示出的薄膜晶体管200、300、301、400和401可应用于图8的显示设备500。
参考图8，显示设备500包括基板110、设置在基板110上的薄膜晶体管100、和连接至薄膜晶体管100的第一电极271。另外，显示设备500包括设置在第一电极271上的有机层272和设置在有机层272上的第二电极273。
具体地，基板110可由玻璃或塑料制成。在基板110由塑料制成的情况下，可以制造柔性显示设备。在这种情况下，基板110可以包括聚酰亚胺(PI)、聚碳酸酯(PC)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)或聚苯乙烯(PS)中的至少一种。
薄膜晶体管100设置在基板110上。薄膜晶体管100包括：氧化物半导体层130、设置为在与氧化物半导体层130隔离的状态下与氧化物半导体层130的至少一部分重叠的栅极电极140、连接至氧化物半导体层130的源极电极150、和以与源极电极150间隔开的状态连接至氧化物半导体层130的漏极电极160。氧化物半导体层130包括顺序布置的第一子层131、第二子层132和第三子层133。第一子层131用作氢阻挡层。
参考图8，栅极绝缘膜120设置在栅极电极140与氧化物半导体层130之间。
平坦化膜190设置在薄膜晶体管100上以平坦化基板110的上部。平坦化膜190可由展现光敏性的有机绝缘材料，诸如丙烯酸树脂组成。然而，本发明不限于此。
第一电极271设置在平坦化膜190上。第一电极271经由穿过平坦化膜190形成的接触孔连接至薄膜晶体管100的漏极电极160。
堤岸层250设置在第一电极271和平坦化膜190上以限定像素区域或发光区域。例如，堤岸层250可以以矩阵方式设置在像素之间的界面处，使得像素区域可由堤岸层250限定。
有机层272设置在第一电极271上。有机层272可设置在堤岸层250上。也就是说，有机层272可以不针对每个像素进行划分，而是可以在相邻像素之间连续。
有机层272包括有机发光层。有机层272可包括单个有机发光层或在垂直方向上堆叠的两个或更多个有机发光层。有机层272可发出红光、绿光和蓝光中的任何一种。或者，有机层272可发出白光。
第二电极273设置在有机层272上。
可以堆叠第一电极271、有机层272和第二电极273以形成有机发光装置270。有机发光装置270可用作显示设备500中的光量调节层。
虽然没有示出，但是在有机层272发出白光的情况下，每个像素可包括滤色器，用于针对相应波长过滤从有机层272发出的白光。滤色器设置在光移动路径中。在从有机层272发出的光向设置在有机层272下方的基板101移动的所称底部发光型结构中，滤色器设置在有机层272下方。在从有机层272发出的光向设置在有机层272上方的第二电极273移动的所称顶部发光型结构中，滤色器设置在有机层272上方。
图9是根据本发明另一实施方式的显示设备600的示意性截面图。
参考图9，根据本发明实施方式的显示设备600包括基板110、设置在基板110上的薄膜晶体管100和连接至薄膜晶体管100的第一电极381。另外，显示器设备600包括设置在第一电极381上的液晶层382和设置在液晶层382上的第二电极383。
液晶层382用作光量调节层。如上所述，图9所示的显示设备600是包括液晶层382的液晶显示设备。
具体地，图9的显示设备600包括基板110、薄膜晶体管100、平坦化膜190、第一电极381、液晶层382、第二电极383、阻挡层320、滤色器341和342、遮光单元350和相对基板310。
基板110可由玻璃或塑料制成。
参考图9，薄膜晶体管100设置在基板110上。薄膜晶体管100包括：氧化物半导体层130、设置为在与氧化物半导体层130隔离的状态下与氧化物半导体层130的至少一部分重叠的栅极电极140、连接至氧化物半导体层130的源极电极150、和以与源极电极150间隔开的状态连接至氧化物半导体层130的漏极电极160。
氧化物半导体层130包括顺序设置的第一子层131、第二子层132和第三子层133。具体地，氧化物半导体层130包括第一子层131、设置在第一子层131上的第二子层132、和设置在第二子层132上的第三子层133。此外，参考图9，栅极绝缘膜120设置在栅极电极140与氧化物半导体层130之间。
平坦化膜190设置在薄膜晶体管100上以平坦化基板110的上部。
第一电极381设置在平坦化膜190上。第一电极381经由穿过平坦化膜190形成的接触孔CH连接至薄膜晶体管100的漏极电极160。
相对基板310设置为与基板110相对。
遮光单元350设置在相对基板310上。遮光单元350中具有多个开口。开口设置为与作为像素电极的第一电极381对应。遮光单元350阻挡光透射通过除开口之外的其余部分。遮光单元350不是必需的，因此可以省略。
滤色器341和342设置在相对基板310上，并且选择性地阻挡从背光单元(未示出)入射的光的波长。具体地，滤色器341和342可以设置在由遮光单元350限定的开口中。每个滤色器341和342可以表现红色、绿色和蓝色中的任何一个。每个滤色器341和342可以表现红色、绿色或蓝色以外的颜色。
阻挡层320可以设在滤色器341和342以及遮光单元350上。阻挡层320可以被省略。
第二电极383设置在阻挡层320上。例如，第二电极383可设置在相对基板310的前面。第二电极383可由诸如ITO或IZO之类的透明导电材料组成。
第一电极381和第二电极383设置为彼此相对，并且液晶层382设置在第一电极381与第二电极383之间。第二电极383与第一电极381一起将电场施加到液晶层382。
假定基板110和相对基板310在基板110和相对基板310之间彼此面对的表面被定义为基板110和相对基板310的上表面，并且基板110和相对基板310与其上表面相反的表面被定义为基板110和相对基板310的下表面，偏振板可设置在基板110和相对基板310的每个下表面上。。
在下文中，将参考实施例、比较例和实验例更详细地描述本发明。
[实施例1至3和比较例1至4]
通过溅射沉积，在由聚酰亚胺(PI)制成的塑料基板110上形成厚度为30nm的用以形成块体层130B的薄膜，在用以形成块体层130B的薄膜上形成厚度为30nm的用以形成第三子层133的薄膜，并且图案化用以形成块体层130B的薄膜和用以形成第三子层133的薄膜，以形成块体层130B和第三子层133。随后，热处理块体层130B和第三子层133。结果，制造氧化物半导体层130。
这里，第三子层133由InGaZnO(IGZO)基氧化物半导体材料构成，包括基于原子数量以1:1:1的比例混合的铟(In)、镓(Ga)和锌(Zn)。块体层130B也包括铟(In)、镓(Ga)和锌(Zn)。然而，在块体层130B中，如下表1所示，铟(In)、镓(Ga)和锌(Zn)基于原子数量以不同的比例混合。根据表1所示的组成(实施例1至3和比较例1至4)制造薄膜晶体管。
[表1]
分类 块体层(In:Ga:Zn) 第三子层(In:Ga:Zn)
实施例1 1:3:2 1:1:1
实施例2 1:3:3 1:1:1
实施例3 1:3:4 1:1:1
比较例1 4:1:4 1:1:1
比较例2 1:1:1 1:1:1
比较例3 1:2:1 1:1:1
比较例4 1:3:1 1:1:1
[实验例1]C轴结晶度的测量
使用透射电子显微镜(TEM)拍摄根据实施例1的氧化物半导体层的第三子层133和块体层130B的照片，以检查第三子层133和块体层130B的结晶度。图10A和图10B是分别示出第三子层133和块体层130B的透射电子显微镜(TEM)照片。
参考图10A，可以看出第三子层133不具有结晶度。另一方面，参考图10B，可以看出块体层130B具有C轴取向的结晶度。
[实验例2]锥形
使用透射电子显微镜检查根据实施例1和比较例1的每一个氧化物半导体层的第三子层133和块体层130B的每一个的边缘的锥形。
图11A和图11B是分别示出根据比较例1和实施例1在氧化物半导体层上形成的锥形的透射电子显微镜照片。
参考图11A，根据比较例1，在氧化物半导体层的第三子层133的边缘处形成倒锥形端部。由于快速蚀刻块体层130，作为第三子层133和块体层130B之间的界面处过度蚀刻的结果，确定形成倒锥形边缘。
另一方面，参考图11B可以看出，根据实施例1，在氧化物半导体层130的块体层130B和第三子层133的每一个的边缘处形成正锥形端部。
[实验例3]氢含量的测量
使用动态次级离子质谱仪(D-SIMS)测量根据实施例1至3的每一个氧化物半导体层的基于深度的氢含量。D-SIMS是将具有预定量能量的初级离子引入固体表面并分析从固体表面释出的次级离子以分析构成固体表面的原子或分子的设备。
具体地，蚀刻根据实施例1至3的每一个氧化物半导体层的表面，同时将预定量的能量施加至每一个氧化物半导体层的表面，使用作为一种D-SIMS的CAMECA IMS 7f-Auto分析从每一个氧化物半导体层的表面释出的离子，以测量每个氧化物半导体层中基于深度的氢含量(型号：7f-Auto(CAMECA)，源：Cs 10keV，样品：-5keV，初级电流：10nA，光栅：100μm)。结果显示在图12中。
图12是示出每一个氧化物半导体层中基于深度的氢含量的视图。在图12中，术语“EX1”、“EX2”和“EX3”分别表示实施例1、实施例2和实施例3。
在图12中所示的视图中，横轴表示深度，纵轴表示每单位时间(秒；sec)检测到的与氢浓度对应的氢原子数量。
在图12中所示的视图中，0至30nm的深度范围对应于第三子层133，30至47nm的深度范围对应于第二子层132，47至60nm的深度范围对应于第一子层131。参考图12，从实施例1至3可以看出，从基板110释出的氢(H)被引入到块体层130B的下部，由此形成第一子层131。
具体地，参考图12可以看出，第一子层131中的氢浓度高，第一子层131中的氢浓度朝着第二子层132急剧减小，并且第三子层133中的氢浓度保持低。第三子层133中的氢浓度小于第一子层131中氢浓度的1/10。从以上结果可以看出，第一子层131展现出优异的氢阻挡能力。
图13是示出根据比较例1至4和实施例1至3的每一个氧化物半导体层130的第三子层133含有的氢的平均含量的视图。在图13中，术语“EX1”、“EX2”和“EX3”分别表示实施例1、实施例2和实施例3。另外，术语“Comp1”、“Comp2”、“Comp3”和“Comp4”分别表示比较例1、比较例2、比较例3和比较例4。
参考图13，根据实施例1至3的每一个氧化物半导体层的第三子层133中含有的氢的平均含量小于根据比较例1至4的每一个氧化物半导体层的第三子层133中含有的氢的平均含量。
从以上结果可以看出，在根据实施例1至3的每一个氧化物半导体层中，由于在300℃的温度下进行的热处理从基板释出的氢被引入到块体层130B的下部，由此形成作为氢阻挡层的第一子层131。
根据本发明实施方式的包括氧化物半导体层130的薄膜晶体管展现出优异的可靠性和驱动特性。另外，根据本发明实施方式的包括这种薄膜晶体管的显示设备可具有优异的可靠性，同时具有小的厚度。
从以上描述显而易见的是，根据本发明实施方式的薄膜晶体管包括展现出优异的氢阻挡特性的氢阻挡层。即使在诸如由聚酰亚胺(PI)制成的塑料基板上形成氧化物半导体层的情况下，氧化物半导体层也不会被损坏，由此薄膜晶体管展现出优异的可靠性。因为薄膜晶体管即使在塑料基板上也展现出优异的可靠性，所以薄膜晶体管可有效地用于制造柔性显示设备。
除了如上所述的本发明的效果之外，本领域技术人员根据以上对本发明的描述将清楚地理解本发明的附加优点和特征。
对于本领域技术人员来说显而易见的是，本发明不受上述实施方式和附图的限制，并且可以在不脱离本发明的精神或范围的情况下对本发明进行各种替换、修改和变化。因此，本发明的范围由所附权利要求限定，并且意图是从权利要求的含义、范围和等同概念导出的所有变化或修改都落入本发明的范围内。

Claims (12)

1.一种薄膜晶体管，包括：
塑料基板；
氧化物半导体层，所述氧化物半导体层设置在所述塑料基板上并且包括第一子层、第二子层和第三子层，所述第二子层设置在所述第一子层和所述第三子层之间；和
栅极电极，所述栅极电极在与所述氧化物半导体层隔离的状态下与所述氧化物半导体层的至少一部分重叠，其中
所述第二子层具有比所述第一子层和所述第三子层大的电阻以及比所述第一子层和所述第三子层低的载流子浓度，
所述第一子层具有比所述第二子层和所述第三子层高的氢浓度且用作氢阻挡层，
所述第一子层和所述第二子层的每一个具有结晶度，
所述第二子层具有等于所述第一子层的厚度的2至5倍的厚度，
所述第三子层具有第一导电部分，所述第一导电部分形成在不与所述栅极电极重叠的区域，
所述第二子层具有第二导电部分，所述第二导电部分形成在不与所述栅极电极重叠的区域以接触所述第一导电部分，
所述第二导电部分不接触所述第一子层，
所述第一子层具有等于或大于所述第二子层的氢浓度的10倍的氢浓度，
所述氧化物半导体层的所述第一子层与所述塑料基板接触。
2.根据权利要求1所述的薄膜晶体管，其中所述第一子层和所述第二子层中的每一个具有C轴结晶度和纤锌矿晶体结构。
3.根据权利要求1所述的薄膜晶体管，其中所述第一子层和所述第二子层具有相同的金属元素组成。
4.根据权利要求1所述的薄膜晶体管，其中所述第三子层不具有C轴结晶度。
5.根据权利要求1所述的薄膜晶体管，其中
所述第一子层、所述第二子层和所述第三子层的每一个包括铟（In）、镓（Ga）和锌（Zn），并且
所述第三子层具有比所述第一子层和所述第二子层高的铟（In）浓度（at％）。
6.根据权利要求5所述的薄膜晶体管，其中所述第一子层和所述第二子层的每一个中的铟（In）、镓（Ga）和锌（Zn）的含量设定为满足下面的等式1和2
[等式1]
2≤[Ga]/[In]≤4
[等式2]
2≤[Zn]/[In]≤6
在等式1和2中，[Ga]表示镓（Ga）原子数，[In]表示铟（In）原子数，[Zn]表示锌（Zn）原子数。
7.根据权利要求1所述的薄膜晶体管，其中所述第一子层具有比所述第三子层大的锥形角。
8.根据权利要求1所述的薄膜晶体管，其中所述第三子层设置为比所述第一子层更靠近所述栅极电极。
9.根据权利要求5所述的薄膜晶体管，其中所述第三子层包括比所述第一子层和所述第二子层低的锌（Zn）浓度（at％）和镓（Ga）浓度（at％）。
10.根据权利要求5所述的薄膜晶体管，其中所述第一子层和所述第二子层的每一个中的锌（Zn）浓度（at％）高于铟（In）浓度（at％）。
11.一种显示设备，包括：
塑料基板；
薄膜晶体管，所述薄膜晶体管包括设置在所述塑料基板上的氧化物半导体层、以及在与所述氧化物半导体层隔离的状态下与所述氧化物半导体层的至少一部分重叠的栅极电极；和
第一电极，所述第一电极连接至所述薄膜晶体管，其中
所述氧化物半导体层包括第一子层、第二子层和第三子层，所述第二子层设置在所述第一子层和所述第三子层之间，
所述第二子层具有比所述第一子层和所述第三子层大的电阻以及比所述第一子层和所述第三子层低的载流子浓度，
所述第一子层具有比所述第二子层和所述第三子层高的氢浓度且用作氢阻挡层，
所述第一子层和所述第二子层的每一个具有结晶度，
所述第二子层具有等于所述第一子层的厚度的2至5倍的厚度，
所述第一子层具有等于或大于所述第二子层的氢浓度的10倍的氢浓度，
所述第三子层具有第一导电部分，所述第一导电部分形成在不与所述栅极电极重叠的区域，
所述第二子层具有第二导电部分，所述第二导电部分形成在不与所述栅极电极重叠的区域以接触所述第一导电部分，
所述第二导电部分不接触所述第一子层，
所述氧化物半导体层的所述第一子层与所述塑料基板接触。
12.根据权利要求11所述的显示设备，其中所述第一子层和所述第二子层的每一个具有C轴结晶度和纤锌矿晶体结构。
CN201810567638.1A 2017-11-09 2018-06-05 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备 Active CN109768082B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170148778A KR102393552B1 (ko) 2017-11-09 2017-11-09 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
KR10-2017-0148778 2017-11-09

Publications (2)

Publication Number Publication Date
CN109768082A CN109768082A (zh) 2019-05-17
CN109768082B true CN109768082B (zh) 2022-06-28

Family

ID=66328922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810567638.1A Active CN109768082B (zh) 2017-11-09 2018-06-05 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备

Country Status (3)

Country Link
US (1) US11011650B2 (zh)
KR (1) KR102393552B1 (zh)
CN (1) CN109768082B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI667796B (zh) 2017-05-31 2019-08-01 南韓商Ｌｇ顯示器股份有限公司 薄膜電晶體、包含該薄膜電晶體的閘極驅動器、及包含該閘極驅動器的顯示裝置
CN109148592B (zh) 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
US10734419B2 (en) 2018-10-31 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Imaging device with uniform photosensitive region array
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
KR20210004658A (ko) * 2019-07-05 2021-01-13 주성엔지니어링(주) 박막 트랜지스터
CN111430386B (zh) * 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法
KR20210130879A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
US11721767B2 (en) * 2020-06-29 2023-08-08 Taiwan Semiconductor Manufacturing Company Limited Oxide semiconductor transistor structure in 3-D device and methods of forming the same
US11640974B2 (en) * 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
KR20220007756A (ko) 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN111863837B (zh) * 2020-07-13 2023-04-18 武汉华星光电半导体显示技术有限公司 阵列基板和显示面板
CN112242406A (zh) * 2020-10-09 2021-01-19 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN112186042A (zh) * 2020-10-13 2021-01-05 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示装置
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048959A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI621184B (zh) * 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
TWI604609B (zh) * 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
TW201334191A (zh) * 2012-02-06 2013-08-16 Hon Hai Prec Ind Co Ltd 薄膜電晶體
JP6211843B2 (ja) * 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
TWI746200B (zh) * 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102028974B1 (ko) * 2013-01-25 2019-10-07 엘지디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR20150033155A (ko) * 2013-09-23 2015-04-01 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102162885B1 (ko) 2013-11-25 2020-10-08 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
KR102148478B1 (ko) * 2013-12-24 2020-08-26 엘지디스플레이 주식회사 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR102236129B1 (ko) * 2013-12-26 2021-04-02 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI675004B (zh) * 2014-02-21 2019-10-21 日商半導體能源研究所股份有限公司 半導體膜、電晶體、半導體裝置、顯示裝置以及電子裝置
TWI695502B (zh) * 2014-05-09 2020-06-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6331052B2 (ja) * 2014-06-20 2018-05-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6398000B2 (ja) * 2014-12-16 2018-09-26 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板
US10692994B2 (en) * 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN107316897B (zh) * 2017-06-28 2020-02-14 上海天马有机发光显示技术有限公司 显示基板、显示装置及显示基板的制作方法

Also Published As

Publication number Publication date
CN109768082A (zh) 2019-05-17
US20190140101A1 (en) 2019-05-09
KR20190052925A (ko) 2019-05-17
KR102393552B1 (ko) 2022-05-02
US11011650B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN109768082B (zh) 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
TWI355746B (en) Bottom gate type thin film transistor, method of m
TWI667512B (zh) 半導體裝置
KR102547131B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
CN109148592B (zh) 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
KR20160009646A (ko) 반도체 장치
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
US10804404B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9508544B2 (en) Semiconductor device and method for manufacturing same
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR20140081412A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US10680117B2 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
KR102487324B1 (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20190053338A (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102034767B1 (ko) 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터
WO2021258983A1 (zh) 半导体基板的制造方法和半导体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant