CN115206994A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN115206994A
CN115206994A CN202210321426.1A CN202210321426A CN115206994A CN 115206994 A CN115206994 A CN 115206994A CN 202210321426 A CN202210321426 A CN 202210321426A CN 115206994 A CN115206994 A CN 115206994A
Authority
CN
China
Prior art keywords
conductive layer
layer
display device
gate electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210321426.1A
Other languages
English (en)
Inventor
尾关芳孝
户仓聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2022024957A external-priority patent/JP2022161825A/ja
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN115206994A publication Critical patent/CN115206994A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Abstract

本发明实现一种可靠性高的显示装置。显示装置具有第一晶体管，该第一晶体管具备：氧化物半导体层；与所述氧化物半导体层对置的第一栅电极；以及所述氧化物半导体层与所述第一栅电极之间的第一栅绝缘层。所述第一栅电极具备氢吸留性。所述第一栅电极也可以包括能够在表面形成金属氢化物的第一导电层。所述第一栅电极也可以包括电阻比所述第一导电层小的第二导电层，所述第一导电层和所述第二导电层分别具备倾斜面朝向上方的锥形形状。

Description

显示装置
技术领域
本发明的一个实施方式涉及显示装置。特别是，本发明的一个实施方式涉及使用了具有氧化物半导体的晶体管的显示装置。
背景技术
最近，代替非晶硅、低温多晶硅及单晶硅，而正在开发一种对通道使用氧化物半导体的晶体管(例如，日本特开2015-187701号公报及日本特开2020-025114号公报)。将氧化物半导体用于通道的晶体管与将非晶硅用于通道的晶体管同样地，通过简单的结构且低温工序而形成。已知将氧化物半导体用于通道的晶体管具有比将非晶硅用于通道的晶体管高的移动度，关态电流非常低。
为了使将氧化物半导体用于通道的晶体管进行稳定的动作，在其制造工序中，通过向氧化物半导体供给更多的氧，从而减小形成于氧化物半导体的氧缺陷是很重要的。作为向氧化物半导体供给氧的方法之一，在日本特开2015-187701号公报及日本特开2020-025114号公报中，公开了一种技术：在使该绝缘层含有更多氧的条件下，形成覆盖氧化物半导体的绝缘层。
发明内容
发明所要解决的技术问题
例如在显示装置中使用的晶体管中，使用含有氢的层。例如，作为用于对层叠的导电层进行绝缘的绝缘层，有时使用含有氢的层。若从该绝缘层释放出的氢到达构成晶体管的氧化物半导体层，则氧化物半导体被还原。其结果为，形成于氧化物半导体的氧缺陷增加，晶体管的电特性发生变动(例如，阈值电压负向漂移)等，使用了该晶体管的显示装置的可靠性产生问题。
本发明的实施方式之一的课题在于实现可靠性高的显示装置。
解决技术问题的手段
本发明的一实施方式所涉及的显示装置具有第一晶体管，该第一晶体管具备：氧化物半导体层；与上述氧化物半导体层对置的第一栅电极；以及上述氧化物半导体层与上述第一栅电极之间的第一栅绝缘层，上述第一栅电极具备氢吸留性。
本发明的一实施方式所涉及的显示装置具有第一晶体管，该第一晶体管具备：氧化物半导体层；与上述氧化物半导体层对置的第一栅电极；以及上述氧化物半导体层与上述第一栅电极之间的第一栅绝缘层，上述第一栅电极包括能够在表面形成金属氢化物的第一导电层。
附图说明
图1A是表示本发明的一实施方式所涉及的显示装置的概要的剖面图。
图1B是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图2是表示本发明的一实施方式所涉及的显示装置的概要的俯视图。
图3是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图4是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图5是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图6是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图7是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图8是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图9是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图10是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图11是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图12是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图13是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。
图14是表示本发明的一实施方式所涉及的显示装置的概要的剖面图。
图15是表示本发明的一实施方式所涉及的显示装置的概要的俯视图。
图16是表示本发明的一实施方式所涉及的显示装置的电路构成的框图。
图17是表示本发明的一实施方式所涉及的显示装置的像素电路的电路图。
图18是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图19是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图20是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图21是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图22是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图23是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图24是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图25是表示本发明的一实施方式所涉及的晶体管的结构的剖面图。
图26是本发明的一实施方式所涉及的晶体管的截面照片。
具体实施方式
以下，参照附图对本发明的各实施方式进行说明。以下的公开不过是一个例子。本领域技术人员通过在保持发明的主旨的同时适当变更实施方式的构成而能够容易想到的构成当然包括在本发明的范围内。为了使说明更加明确，与实际形态相比，附图有时将各部分的宽度、厚度、形状等示意性地表示。但是，图示的形状不过是一个例子，并不限定本发明的解释。在本说明书与各图中，在与关于上述附图的上述构成相同的构成中，在相同的附图标记之后标注字母，有时适当省略详细说明。
在本发明的各实施方式中，将从基板朝向氧化物半导体层的方向称为上或上方。相反地，将从氧化物半导体层朝向基板的方向称为下或下方。像这样，为了便于说明，使用上方或下方这样的语句进行说明，但例如，基板与氧化物半导体层的上下关系也可以配置为与图示不同的朝向。在以下的说明中，例如基板上的氧化物半导体层这样的表述如上述那样不过是对使基板与氧化物半导体层的上下关系进行说明，也可以在基板与氧化物半导体层之间配置其他部件。上方或者下方意味着层叠了多层的结构中的层叠顺序，在表述为晶体管的上方的像素电极的情况下，也可以为在俯视时晶体管与像素电极不重叠的位置关系。另一方面，在表述为晶体管的铅垂上方的像素电极的情况下，意味着在俯视时晶体管与像素电极重叠的位置关系。
“显示装置”是指使用电光学层而显示影像的结构体。例如，显示装置这样的用语也存在是指包括电光学层的显示面板的情况，或者也存在是指对显示单元安装了其他光学部件(例如、偏振部件、背光灯、触摸面板等)的结构体。对于“电光学层”，只要不产生技术上的矛盾，可包括液晶层、电致发光(EL)层、电致变色(EC)层、电泳层。因此，关于后述的实施方式，作为显示装置，对包括液晶层的液晶显示装置进行例示来进行说明，但本实施方式中的结构能够适用于包括上述的其他电气光学层的显示装置。
在本说明书中，关于“α包括A、B或C”、“α包括A、B及C中的任一个”、“α包括从由A、B及C构成的组中选择出的一个”这样的表述，除非另有说明，否则不排除α包括A～C的多个组合的情况。进一步，这些表述也不排除α包括其他要素的情况。
此外，以下的各实施方式只要不产生技术上的矛盾，则能够相互组合。
[1.第一实施方式]
[1-1.显示装置10的构成]
使用图1A～图13对本发明的一实施方式所涉及的显示装置10的构成进行说明。图1A是表示本发明的一实施方式所涉及的显示装置的概要的剖面图。图1B是表示本发明的一实施方式所涉及的晶体管的构成的剖面图。图2是表示本发明的一实施方式所涉及的显示装置的概要的俯视图。
图3～图13是在本发明的一实施方式所涉及的显示装置中，对各层的布局进行说明的俯视图。图1A的剖面图是用于说明显示装置10的层构成的剖面图，且严格来说也存在不与图2的俯视图一致的情况。
如图1A所示，显示装置10设置在基板SUB的上方。显示装置10具有晶体管Tr1、晶体管Tr2、布线W、连接电极ZTCO、像素电极PTCO、公共辅助电极CMTL及公共电极CTCO。TCO为Transparent Conductive Oxide(透明导电性氧化物)的简称。晶体管Tr1为显示装置10的像素电路(pixel circuit)所包括的晶体管。晶体管Tr2为周边电路(peripheral circuit)所包括的晶体管。详细内容后文叙述，但周边电路为驱动像素电路的驱动电路。
[1-2.晶体管Tr1的构成]
晶体管Tr1具有氧化物半导体层OS(OS1、OS2)、栅绝缘层GI1(第一栅绝缘层)及栅电极GL1(第一栅电极)。栅电极GL1与氧化物半导体层OS对置。栅绝缘层GI1设置在氧化物半导体层OS与栅电极GL1之间。在本实施方式中，例示了在比栅电极GL1靠基板SUB侧设置有氧化物半导体层OS的顶栅型晶体管，但也可以使用栅电极GL1与氧化物半导体层OS的位置关系相反的底栅型晶体管。
氧化物半导体层OS包括氧化物半导体层OS1、OS2。氧化物半导体层OS1为在俯视时与栅电极GL1重叠的区域的氧化物半导体层。氧化物半导体层OS1作为半导体层发挥功能，并根据供给至栅电极GL1的电压而切换为导通状态与非导通状态。也就是说，氧化物半导体层OS1作为晶体管Tr1的通道发挥功能。氧化物半导体层OS2作为导电层发挥功能。氧化物半导体层OS1、OS2为由相同的氧化物半导体层形成的层。例如，氧化物半导体层OS2为通过对与氧化物半导体层OS1相同物性的层掺杂杂质而被低电阻化的氧化物半导体层。
在栅电极GL1之上设置有绝缘层IL2。在绝缘层IL2之上设置有布线W1。布线W1经由设置于绝缘层IL2及栅绝缘层GI1的开口WCON而与氧化物半导体层OS2连接。与像素的灰度相关的数据信号被传递至布线W1。在绝缘层IL2及布线W1之上设置有绝缘层IL3。在绝缘层IL3之上设置有连接电极ZTCO。连接电极ZTCO经由设置于绝缘层IL3、IL2及栅绝缘层GI1的开口ZCON而与氧化物半导体层OS2连接。连接电极ZTCO在开口ZCON的底部与氧化物半导体层OS2接触。连接电极ZTCO为透明导电层。
将连接电极ZTCO与氧化物半导体层OS2接触的区域称为第一接触区域CON1。详细内容后文叙述，但连接电极ZTCO在俯视时不与栅电极GL1及布线W1重叠的第一接触区域CON1中与氧化物半导体层OS2接触。俯视时，第一接触区域CON1包括在像素的显示区域中。
例如若将ITO层等透明导电层以与硅层等半导体层接触的方式而形成，则通过ITO成膜时的工艺气体、氧离子而使半导体层的表面氧化。形成于半导体层的表面的氧化层为高电阻，因此半导体层与透明导电层之间的接触电阻变高。其结果为，半导体层与透明导电层的电接触产生不良。另一方面，即使将上述的透明导电层以与氧化物半导体层接触的方式形成，在氧化物半导体层的表面也不形成上述那样的高电阻的氧化层。因此，氧化物半导体层与透明导电层之间的电接触不会产生不良。
在连接电极ZTCO之上设置有绝缘层IL4。绝缘层IL4缓和由设置在比绝缘层IL4靠下层的结构体形成的高低差。有时将绝缘层IL4称为平坦化膜。在绝缘层IL4之上设置有像素电极PTCO。像素电极PTCO经由设置于绝缘层IL4的开口PCON而与连接电极ZTCO连接。将连接电极ZTCO与像素电极PTCO接触的区域称为第二接触区域CON2。俯视时，第二接触区域CON2与栅电极GL1重叠。像素电极PTCO为透明导电层。
在像素电极PTCO之上设置有绝缘层IL5。在绝缘层IL5之上设置有公共辅助电极CMTL及公共电极CTCO。即，像素电极PTCO经由绝缘层IL5而与公共电极CTCO对置。公共电极CTCO在开口PCON(第二接触区域CON2内)与公共辅助电极CMTL连接。详细内容后文叙述，但公共辅助电极CMTL与公共电极CTCO具有分别不同的平面图案。公共辅助电极CMTL为金属层。公共电极CTCO为透明导电层。公共辅助电极CMTL的电阻与公共电极CTCO的电阻相比为低电阻。公共辅助电极CMTL也作为遮光层发挥功能。例如，通过公共辅助电极CMTL对来自邻接的像素的光进行遮光，从而抑制了混色的产生。在公共电极CTCO之上设置有隔离件SP。
隔离件SP针对一部分的像素而设置。例如，隔离件SP可以针对蓝色像素、红色像素、绿色像素中的任一个像素而设置。不过，隔离件SP也可以设置于所有像素。隔离件SP的高度为单元间隙的一半的高度。在对置基板也设置有隔离件，对置基板的隔离件与上述的隔离件SP在俯视时重叠。
在晶体管Tr1与基板SUB之间设置有遮光层LS。在本实施方式中，作为遮光层LS，设置有遮光层LS1、LS2。不过，遮光层LS也可以仅由遮光层LS1或LS2形成。在俯视时，遮光层LS设置于栅电极GL1与氧化物半导体层OS重叠的区域。即，在俯视时，遮光层LS设置于与氧化物半导体层OS1重叠的区域。遮光层LS抑制从基板SUB侧入射的光到达氧化物半导体层OS1。在作为遮光层LS使用导电层的情况下，也可以对遮光层LS施加电压而控制氧化物半导体层OS1。在对遮光层LS施加电压的情况下，遮光层LS与栅电极GL1也可以在像素电路的周边区域连接。在俯视时，上述的第一接触区域CON1设置于不与遮光层LS重叠的区域。
[1-3.晶体管Tr2的构成]
晶体管Tr2具有p型的晶体管Tr2-1和n型的晶体管Tr2-2。有时将晶体管Tr2称为“第二晶体管”。
p型的晶体管Tr2-1和n型的晶体管Tr2-2均具有栅电极GL2、栅绝缘层GI2、半导体层S(S1、S2、S3)。栅电极GL2与半导体层S对置。栅绝缘层GI2设置在半导体层S与栅电极GL2之间。在本实施方式中，例示了在比半导体层S靠基板SUB侧设置有栅电极GL2的底栅型晶体管，但也可以使用半导体层S与栅电极GL2的位置关系相反的顶栅型晶体管。有时将栅电极GL2称为“第二栅电极”。有时将栅绝缘层GI2称为“第二栅绝缘层”。
p型的晶体管Tr2-1的半导体层S包括半导体层S1、S2。n型的晶体管Tr2-2的半导体层S包括半导体层S1、S2、S3。半导体层S1为在俯视时与栅电极GL2重叠的区域的半导体层。半导体层S1作为晶体管Tr2-1和Tr2-2的通道发挥功能。半导体层S2作为导电层发挥功能。半导体层S3作为电阻比半导体层S2高的导电层发挥功能。半导体层S3通过使朝向半导体层S1侵入的热载流子衰减，从而抑制热载流子劣化。
在半导体层S之上设置有绝缘层IL1及栅绝缘层GI1。在晶体管Tr2中，栅绝缘层GI1仅作为层间膜(第一绝缘层)发挥功能。即，第一绝缘层覆盖晶体管Tr2。在该情况下，第一绝缘层与栅绝缘层GI1为同一层。在这些绝缘层之上设置有布线W2。布线W2经由设置于绝缘层IL1及栅绝缘层GI1的开口而与半导体层S连接。在布线W2之上设置有绝缘层IL2。在绝缘层IL2之上设置有布线W1。布线W1经由设置于绝缘层IL2的开口而与布线W2连接。
如图1A所示，设置于周边电路的栅电极GL2与设置于像素电路的遮光层LS2为同一层。设置于周边电路的布线W2(第一周边电路布线)与设置于像素电路的栅电极GL1(第一栅电极)为同一层。在周边电路中，布线W2经由贯通绝缘层(栅绝缘层GI1、缘层IL1、栅绝缘层GI2)而设置的接触孔与和栅电极GL2设置在同一层的布线W3(第二周边电路布线)连接。同一层意味着通过将一个层图案化而形成多个部件、或者通过对相同的单层材料或者层叠材料进行图案化而在同一工序同时形成的层。即，栅电极GL1的各层的厚度及各层的锥角与布线W2的各层的厚度及各层的锥角实际上相同。
[1-4.栅电极GL1的构成]
使用图1B对栅电极GL1的详细截面构成进行说明。如图1B所示，栅电极GL1具有第一导电层110、第二导电层120及第三导电层130。第一导电层110设置在栅绝缘层GI1之上，并与栅绝缘层GI1接触。第二导电层120设置在第一导电层110之上，并与第一导电层110接触。第三导电层130设置在第二导电层120之上，并与第二导电层120接触。
第一导电层110、第二导电层120及第三导电层130各自的侧部具有倾斜面朝向上方的锥形形状。在图1B中，将上述倾斜面与栅绝缘层GI1(或者，基板SUB的上表面或水平面)所成的角称为锥角θ。在图1B中，示出了这些导电层的侧面存在于直线上的锥形形状，但并不限于该构成。例如，这些导电层的侧面的倾斜角也可以分别不同。第一导电层110的侧面的上端与第二导电层120的侧面的下端也可以不一致。同样地，第二导电层120的侧面的上端与第三导电层130的侧面的下端也可以不一致。例如，第一导电层110的上表面的一部分也可以从第二导电层120露出。同样地，第二导电层120的上表面的一部也可以从第三导电层130露出。
作为第一导电层110及第三导电层130，使用具备氢吸留性的材料。换言之，作为第一导电层110及第三导电层130，使用能够在其表面形成金属氢化物的材料。具体地，作为第一导电层110及第三导电层130，使用钛(Ti)、镁(Mg)、钒(V)、镧(La)、以及含有它们的合金。例如，在作为第一导电层110及第三导电层130使用了Ti的情况下，通过Ti吸收制造工序中的水分及酸性液中所含有的氢，从而形成金属氢化物(TiH2)。像这样，通过Ti等上述的材料形成氢化物，从而第一导电层110及第三导电层130具备氢吸留性。
作为第二导电层120，使用电阻比第一导电层110及第三导电层130小的材料。例如，使用铝(Al)、钼(Mo)、钨(W)、银(Ag)及含有它们的合金(例如，钼与钨的合金)作为第二导电层120。
[1-5.显示装置10的平面布局]
使用图2～图13对显示装置10的像素的平面布局进行说明。在图2中，省略了像素电极PTCO、公共辅助电极CMTL、公共电极CTCO以及隔离件SP。像素电极PTCO、公共辅助电极CMTL以及公共电极CTCO的平面布局分别在图11～图13中示出。
如图2和图3所示，遮光层LS沿D1方向延伸。通过像素而使遮光层LS的形状不同。在本实施方式中，设置有从沿D1方向延伸的遮光层LS的一部分向D2方向突出的突出部PJT。如图5所示，遮光层LS设置于包括在俯视时栅电极GL1与氧化物半导体层OS重叠的区域的区域。此外，也能够将栅电极GL1称为“栅极线”。
如图2、图4及图5所示，氧化物半导体层OS沿D2方向延伸。栅电极GL1以与氧化物半导体层OS交叉的方式沿D1方向延伸。栅电极GL1的图案设置在遮光层LS的图案的内侧。换言之，氧化物半导体层OS形成为与栅电极GL1交叉的长条状。
如图2、图6及图7所示，开口WCON在氧化物半导体层OS的图案的上端附近，设置于与布线W1重叠的区域。氧化物半导体层OS的图案的主要部分在邻接的布线W1之间沿D2方向延伸。氧化物半导体层OS的图案的剩余部分从该主要部分朝向开口WCON的区域沿相对于D1方向及D2方向倾斜的方向延伸。
如图2及图7所示，多个布线W1沿D2方向延伸。在需要分别区分邻接的布线W1来进行说明的情况下，将邻接的布线W1称为布线W1-1(第一像素布线)及布线W1-2(第二像素布线)。在该情况下，氧化物半导体层OS的主要部分能够在第一像素布线W1-1与第二像素布线W1-2之间沿D2方向延伸，并与栅电极GL1交叉。将上述的构成换句话说，氧化物半导体层OS在D2方向上设置成长条状(具有长边的形状)，并通过氧化物半导体层OS的长边方向的一个端部与布线W1-1连接。
如图2、图8及图9所示，开口ZCON设置在氧化物半导体层OS的图案的下端附近。开口ZCON设置于与氧化物半导体层OS的图案重叠的区域、且不与栅电极GL1重叠的区域。开口ZCON设置于与连接电极ZTCO重叠的区域。连接电极ZTCO在布线W1-1与布线W1-2之间，与栅电极GL1及氧化物半导体层OS重叠。由此，连接电极ZTCO在不与栅电极GL1重叠的开口ZCON(第一接触区域CON1)与氧化物半导体层OS接触。
将上述的构成换句话说，氧化物半导体层OS通过氧化物半导体层OS的长边方向的另一端部与连接电极ZTCO(第一透明导电层)连接。连接电极ZTCO(第一透明导电层)与氧化物半导体层OS同样地形成为沿D2方向延伸的长条状。在D1方向上，连接电极ZTCO(第一透明导电层)的宽度比氧化物半导体层OS的宽度小。
如图2、图7及图8所示，氧化物半导体层OS相对于栅电极GL1在与开口ZCON(第一接触区域CON1)相反的一侧与布线W1接触。开口ZCON(第一接触区域CON1)不与遮光层LS重叠。
如图2、图10及图11所示，开口PCON设置在连接电极ZTCO的图案的上端附近。开口PCON设置于与栅电极GL1的图案及连接电极ZTCO的图案重叠的区域。开口PCON设置于与像素电极PTCO重叠的区域。像素电极PTCO在布线W1-1与布线W1-2之间，与栅电极GL1、氧化物半导体层OS及连接电极ZTCO重叠。由此，像素电极PTCO在与栅电极GL1重叠的开口PCON(第二接触区域CON2)与连接电极ZTCO接触。
像素电极PTCO在下述的透光区域延伸。有时将像素电极PTCO称为“第二透明导电层”。若将上述的构成换句话说，像素电极PTCO(第二透明导电层)与氧化物半导体层OS及布线W1-1(第一像素布线)同样地，形成为沿D2方向延伸的长条状。在D1方向上，设置了开口PCON的部分中的像素电极PTCO(第二透明导电层)的宽度比氧化物半导体层OS的宽度大。
如图11所示，连接电极ZTCO(第一透明导电层)形成为沿着布线W1-1(第一像素布线)延伸的长条状。在D1方向上，构成第二接触区域CON2的开口PCON的宽度比连接电极ZTCO(第一透明导电层)的宽度大。在俯视时连接电极ZTCO(第一透明导电层)的整体与像素电极PTCO(第二透明导电层)重叠。
如图11所示，像素电极PTCO沿D2方向排列。有时将沿D2方向邻接的像素中的、一方的像素称为“第一像素”，将另一方的像素称为“第二像素”。例如，第一像素为与在图11中沿D2方向排列的像素电极PTCO中的上方的像素电极PTCO对应的像素，第二像素为与沿D2方向排列的像素电极PTCO中的下方的像素电极PTCO对应的像素。在该情况下，从布线W1-1(第一像素布线)对第一像素及第二像素供给像素信号。
另外，像素电极PTCO沿D1方向排列。将相对于上述的第一像素在D1方向上邻接的像素称为“第三像素”，将相对于第二像素在D1方向上邻接的像素称为“第四像素”。第三像素与第四像素在D2方向上邻接。从与布线W1-1(第一像素布线)相邻的布线W1-2(第二像素布线)对第三像素及第四像素供给像素信号。
如上述那样，第一像素、第二像素、第三像素及第四像素分别具有晶体管Tr1(像素晶体管)、连接电极ZTCO(第一透明导电层)及像素电极PTCO(第二透明导电层)。
晶体管Tr1具备氧化物半导体层OS、与氧化物半导体层OS对置的栅电极GL1、以及氧化物半导体层OS与栅电极GL1之间的栅绝缘层GI1。连接电极ZTCO在俯视时与栅电极GL1及氧化物半导体层OS重叠，并在不与栅电极GL1重叠的开口ZCON(第一接触区域CON1)与氧化物半导体层OS接触。像素电极PTCO在俯视时与栅电极GL1、氧化物半导体层OS及连接电极ZTCO重叠，并在与栅电极GL1重叠的开口PCON(第二接触区域CON2)与连接电极ZTCO连接。
图11的上侧设置的第一像素的像素电极PTCO在俯视时与该第一像素的氧化物半导体层OS及设置在第一像素的下侧的第二像素的氧化物半导体层OS重叠。另外，第一像素的像素电极PTCO在俯视时也与第四像素的氧化物半导体层OS重叠。
如图12所示，公共辅助电极CMTL以包围像素区域的周围的方式设置成格子状。即，公共辅助电极CMTL相对于多个像素共用地设置。换言之，公共辅助电极CMTL具有开口OP。开口OP设置为将像素电极PTCO露出。开口OP的图案设置在像素电极PTCO的图案的内侧。设置有开口OP的区域相当于显示区域。即，开口ZCON(第一接触区域CON1)包括在显示区域中。显示区域意味着用户能够视觉确认来自像素的光的区域。例如，被金属层遮光、用户无法视觉确认光的区域不包括在显示区域中。即，有时将上述的显示区域称为“透光区域(或者，开口区域)”。
如图13所示，公共电极CTCO相对于多个像素共用地设置。在与上述开口OP对应的区域设置有狭缝SL。狭缝SL具有弯曲的形状(纵长的S字形状)。狭缝SL的前端具有与该前端的延伸方向正交的宽度变小的形状。参照图1及图13，公共电极CTCO在与像素电极PTCO(第二透明导电层)对置的位置具有狭缝SL。
[1-6.显示装置10的各部件的材质]
作为基板SUB，能够使用玻璃基板、石英基板及蓝宝石基板等具有透光性、且不具有挠性的刚性基板。另一方面，在需要基板SUB具有挠性的情况下，作为基板SUB，能够使用聚酰亚胺基板、丙烯酸基板、硅氧烷基板、或者氟树脂基板等含有树脂、且具有挠性的柔性基板。为了提高基板SUB的耐热性，也可以向上述的树脂导入杂质。
作为栅电极GL2、布线W1、W2、遮光层LS及公共辅助电极CMTL，能够使用普通的金属材料。例如，作为它们的电极等部件，使用铝(Al)、钛(Ti)、铬(Cr)、钴(Co)、镍(Ni)、钼(Mo)、铪(Hf)、钽(Ta)、钨(W)、铋(Bi)及银(Ag)、或者它们的合金或化合物。作为上述的电极等部件，可以单层地使用上述的材料，也可以层叠地使用上述的材料。
作为栅绝缘层GI1、GI2及绝缘层IL1～IL5，能够使用通常的绝缘层性材料。例如，作为绝缘层IL1～IL3、IL5，能够使用氧化硅(SiOx)、氧化氮化硅(SiOxNy)、氮化硅(SiNx)、氮化氧化硅(SiNxOy)、氧化铝(AlOx)、氧化氮化铝(AlOxNy)、氮化氧化铝(AlNxOy)、氮化铝(AlNx)等无机绝缘层。作为这些绝缘层，能够使用缺陷少的绝缘层。作为绝缘层IL4，能够使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂、氟树脂、或者硅氧烷树脂等有机绝缘材料。作为栅绝缘层GI1、GI2及绝缘层IL1～IL3、IL5，也可以使用上述的有机绝缘材料。作为上述的绝缘层等的部件，可以单层地使用上述的材料，也可以层叠地使用。
作为上述的绝缘层的一个例子，作为栅绝缘层GI1使用厚度为100nm的SiOx。作为绝缘层IL1使用总厚度为600nm～700nm的SiOx/SiNx/SiOx。作为栅绝缘层GI2使用总厚度为60～100nm的SiOx/SiNx。作为绝缘层IL2使用总厚度为300nm～500nm的SiOx/SiNx/SiOx。作为绝缘层IL3使用总厚度为200nm～500nm的SiOx(单层)、SiNx(单层)、或者它们的叠层。作为绝缘层IL4使用厚度为2μm～4μm的有机层。作为绝缘层IL5使用厚度为50nm～150nm的SiNx(单层)。
上述的SiOxNy及AlOxNy为含有比氧(O)小的比率(x＞y)的氮(N)的硅化合物及铝化合物。SiNxOy及AlNxOy为含有比氮小的比率(x＞y)的氧的硅化合物及铝化合物。
作为氧化物半导体层OS，能够使用具有半导体的特性的氧化金属。氧化物半导体层OS具有透光性。例如，能够使用含有铟(In)、镓(Ga)、锌(Zn)及氧(O)的氧化物半导体作为氧化物半导体层OS。特别是，能够使用具有In：Ga：Zn：O＝1：1：1：4的组成比的氧化物半导体。不过，本实施方式中使用的含有In、Ga、Zn及O的氧化物半导体并不限于上述的组成，也能够使用与上述不同的组成的氧化物半导体。例如，为了提高移动度，也可以使In的比率比上述大。另外，为了增大带隙并减小基于光照射的影响，也可以使Ga的比率比上述大。
也可以对含有In、Ga、Zn及O的氧化物半导体添加其他元素。例如，可以对该氧化物半导体添加Al、Sn等金属元素。除上述的氧化物半导体以外，也可以使用含有In和Ga的氧化物半导体(IGO)、含有In和Zn的氧化物半导体(IZO)、含有In、Sn及Zn的氧化物半导体(ITZO)、以及含有In和W的氧化物半导体等作为氧化物半导体层OS。氧化物半导体层OS既可以是非晶态，也可以是结晶性。氧化物半导体层OS也可以是非晶态与结晶的混相。
作为连接电极ZTCO、像素电极PTCO及公共电极CTCO，使用透明导电层。作为该透明导电层，能够使用氧化铟与氧化锡的混合物(ITO)及氧化铟与氧化锌的混合物(IZO)。作为该透明导电层，也可以使用除上述以外的材料。
如以上那样，在本实施方式所涉及的显示装置10中，作为栅电极GL1使用氢吸留性的第一导电层110。因此，例如，从栅绝缘层GI1、绝缘层IL1、IL2等释放出的氢被吸留在第一导电层110中。其结果为，特别是能够在氧化物半导体层周围减少使该氧化物半导体层OS还原的氢，因此抑制了晶体管Tr1的电气特性的变动。
特别是，在将氧化物半导体层用于通道的晶体管Tr1与将由多晶硅构成的半导体层用于通道的晶体管Tr2形成在同一基板上的情况下，为了改善晶体管Tr2的特性，使用膜中含有许多氢的氮化硅层。若从该氮化硅层释放的氢到达晶体管Tr1的氧化物半导体层，则使晶体管Tr1的电气特性变动。但是，根据本实施方式所涉及的构成，即使在这样的情况下，由于第一导电层110吸留氢，因此也能够抑制上述那样的晶体管Tr1的电气特性的变动。
通过栅电极GL1所包括的各导电层具备锥形形状，从而在绝缘层IL2越过栅电极GL1的区域中，抑制了绝缘层IL2的覆盖恶化。其结果为，能够抑制形成在绝缘层IL2之上的导电层的断线等不良情况。因此，能够实现可靠性高的显示装置。
[1-7.显示装置10的变形例]
使用图18～图21对显示装置10的变形例进行说明。图18～图21是表示本发明的一实施方式所涉及的显示装置的像素电路的电路图。该变形例的栅电极GL1虽然与图1B的栅电极GL1相似，但两者的层结构不同。
[1-7-1.变形例1]
如图18所示，在变形例1中，设置于比第一导电层110远离氧化物半导体层OS的位置的第三导电层130的厚度比第一导电层110的厚度小。第三导电层130的厚度为第一导电层110的厚度的1/2以下或1/3以下。通过具有上述的结构，从而在对栅电极GL1进行干式蚀刻时，相比于第三导电层130的厚度与第一导电层110的厚度相同的情况(图1B)，能够减小第二导电层120(例如Al)的锥角θ2。即，与图1B所示的第二导电层120的锥角θ相比，能够减小图18所示的第二导电层120的锥角θ2。其结果为，能够改善形成在栅电极GL1之上的绝缘层IL2的覆盖范围。在图18中，例示了与第一导电层110的锥角θ1相比，第二导电层120的锥角θ2较小的(θ2＜θ1)构成，但并不限于该构成。也可以是第一导电层110的锥角θ1与第二导电层120的锥角θ2相同(θ2＝θ1)，也可以是第一导电层110的锥角θ1比第二导电层120的锥角θ2小(θ1＜θ2)。
[1-7-2.变形例2]
如图19所示，在变形例2中，代替第三导电层130而设置有第四导电层140。第四导电层140与第二导电层120的上表面及侧面接触。进一步，第四导电层140与第一导电层110的侧面及栅绝缘层GI1接触。作为第四导电层140，与第一导电层110及第三导电层130同样地，使用具备氢吸留性的材料。为了形成该结构，在形成了第一导电层110和第二导电层120的图案之后，将第四导电层140成膜，之后形成第四导电层140的图案。即，在对第二导电层120进行加工时，由于第二导电层120位于最上层，因此能够使第二导电层120的锥角θ2比第一导电层110的锥角θ1小。其结果为，能够改善形成在栅电极GL1之上的绝缘层IL2的覆盖范围。与变形例1同样地，也可以第一导电层110的锥角θ1与第二导电层120的锥角θ2相同，也可以第一导电层110的锥角θ1比第二导电层120的锥角θ2小。
在作为第二导电层120使用Al的情况下，也可以设置在将第四导电层140成膜之前，去除形成于第二导电层120的表面的天然氧化膜的工序。例如，在通过溅射法将第四导电层140成膜的情况下，也可以在将第四导电层140成膜之前，对第二导电层120的表面进行反溅射处理，由此去除该天然氧化膜。
[1-7-3.变形例3]
如图20所示，在变形例3中，具有在变形例1(图18)之上形成有第四导电层140的构成。即，在变形例3中，第四导电层140与第三导电层130的上表面及侧面接触。进一步，第四导电层140与第一导电层110及第二导电层120各自的侧面及栅绝缘层GI1接触。为了形成该结构，在形成第一导电层110～第三导电层130的图案之后，将第四导电层140成膜而形成其图案。在变形例3中，也与变形例1同样地，能够改善形成在栅电极GL1之上的绝缘层IL2的覆盖范围。此外，自不用说，在该构成中，氧化物半导体层OS的通道长度由第四导电层140的外端间的距离L规定。即，电连接的第一导电层110与第四导电层140这两种导电层隔着栅绝缘层GI1而从相同的方向与氧化物半导体OS对置，它们构成一个栅电极。
[1-7-4.变形例4]
如图21所示，在变形例4中，第一导电层110的上表面的一部分从第二导电层120露出。即，第一导电层110的侧面的上端与第二导电层120的侧面的下端不一致，在俯视时，第二导电层120的侧面的下端位于第一导电层110的侧面的上端的内侧。第二导电层120的锥角θ2与第一导电层110的锥角θ1相等。如上述那样，通过具备氢吸留性的第一导电层110的上表面的一部分从第二导电层120露出，从而能够增大第一导电层110的表面中的、能够吸留氢的面积。在图21的例子中，例示了第二导电层120的侧面的上端与第三导电层130的侧面的下端一致的构成，但并不限于该构成。第二导电层120的锥角θ2也可以与第一导电层110的锥角θ1不同。
[1-7-5.变形例5]
如图22所示，变形例5与变形例2(图19)的结构相似，但在第四导电层140的结构中，与变形例2不同。具体而言，在变形例5中，第四导电层140从第一导电层110的端部向外侧延伸。换言之，在俯视时不与第一导电层110重叠的区域中，截面观察时的第四导电层140的下表面及上表面双方与栅绝缘层GI1的上表面平行。在该构成中，氧化物半导体层OS的通道长度由第四导电层140的外端间的距离L规定。
[1-7-6.变形例6]
如图23所示，变形例6与变形例4(图21)的结构相似，但在第二导电层120的结构中，与变形例4不同。具体而言，在第二导电层120的图案端部，第二导电层120的下表面与侧面所成的角θ2为大致直角的方面、及第一导电层110的上表面的一部分的区域未被第二导电层120覆盖，在该区域，第一导电层110的上表面与绝缘层IL2接触的方面上，与变形例4不同。
在变形例6中，第二导电层120的锥角θ2比第一导电层110的锥角θ1及第三导电层130的锥角θ3大。第一导电层110的锥角θ1可以与第三导电层130的锥角θ3相同，也可以与第三导电层130的锥角θ3不同。第二导电层120的锥角θ2不需要严格地为直角(90°)，只要实质上为直角即可。例如，第二导电层120的锥角可以为85°以上且95°以下。
[1-7-7.变形例7]
如图24所示，变形例7与变形例6(图23)的结构相似，但在锥角θ1～锥角θ3中，与变形例6不同。在变形例7中，锥角θ2为鋭角。进一步，锥角θ1及锥角θ3为比锥角θ2小的角度。锥角θ1与锥角θ3大致相同。锥角θ1也可以与锥角θ3不同。即，能够采用θ1＞θ3、θ1＜θ3的构成。在图24中，例示了第二导电层120的上表面的全部被第三导电层130覆盖的构成，但并不限于该构成。也可以是第二导电层120的上表面的一部分的区域不被第三导电层130覆盖，而在该区域，第二导电层120的上表面与绝缘层IL2接触。
[1-7-8.变形例8]
如图25所示，变形例8虽然与变形例6(图23)的结构相似，但在第二导电层120及第三导电层130的结构中，与变形例6不同。具体而言，第二导电层120的外端间的距离L2比第三导电层130的外端间的距离L3小。其结果为，在第三导电层130的一部分的区域中，下表面131不与第二导电层120接触。在图25中，例示了下表面131与绝缘层IL2接触的构成，但并不限于该构成。例如，下表面131也可以不与绝缘层IL2接触。即，也可以在下表面131的附近不形成绝缘层IL2而形成有空洞。
图26是本发明的一实施方式所涉及的晶体管的截面照片(截面TEM像)。在图26中，栅绝缘层GI1、第一导电层110、第二导电层120、第三导电层130及绝缘层IL2被放大显示。在图26所示的截面照片中，将第一导电层110、第二导电层120及第三导电层130各自的端部的侧面的形状用虚线示出。图26的截面照片所示的结构具备与图25所示的结构同样的构成。
[2.第二实施方式]
使用图14对本发明的一实施方式所涉及的显示装置10A的构成进行说明。图14是表示本发明的一实施方式所涉及的显示装置的概要的剖面图。图14所示的显示装置10A虽然与图1A所示的显示装置10相似，但像素电极PTCO与公共电极CTCO的位置关系不同。
如图14所示，在绝缘层IL4之上设置有公共辅助电极CMTL及公共电极CTCO。在公共辅助电极CMTL及公共电极CTCO之上设置有绝缘层IL5。在绝缘层IL5之上设置有像素电极PTCO。像素电极PTCO经由设置于绝缘层IL4、IL5的开口PCON而与连接电极ZTCO连接。如上述那样，像素电极PTCO也可以设置在公共电极CTCO的上方。
根据本实施方式所涉及的显示装置10A，能够得到与第一实施方式所涉及的显示装置10同样的效果。
[3.第三实施方式]
使用图15～图17对在上述的第一实施方式及第二实施方式中说明的显示装置的整体构成进行说明。
[3-1.显示装置20B的概要]
图15是表示本发明的一实施方式所涉及的显示装置的概要的俯视图。如图15所示，显示装置20B具有阵列基板300B、密封部400B、对置基板500B、柔性印刷电路基板600B(FPC600B)以及IC芯片700B。阵列基板300B与对置基板500B通过密封部400B贴合。在被密封部400B围起来的液晶区域22B，呈矩阵状配置有多个像素电路310B。液晶区域22B为与后述的液晶元件410B在俯视时重叠的区域。液晶区域22B为有助于显示的区域。有时将液晶区域22B称为“显示区域”。上述的晶体管Tr1(第一晶体管)设置于液晶区域22B(显示区域)。
设置有密封部400B的密封区域24B为液晶区域22B的周围的区域。FPC600B设置于端子区域26B。端子区域26B为阵列基板300B从对置基板500B露出的区域，设置在密封区域24B的外侧。此外，密封区域24B的外侧意味着设置有密封部400B的区域及被密封部400B围起来的区域的外侧。IC芯片700B设置在FPC600B上。IC芯片700B供给用于驱动各像素电路310B的信号。密封区域24B或者将密封区域24B与端子区域26B合在一起的区域为包围液晶区域22B(显示区域)的区域。有时将这些区域称为“边框区域”。上述的晶体管Tr2(第二晶体管)设置于该边框区域。
[3-2.显示装置20B的电路构成]
图16是表示本发明的一实施方式所涉及的显示装置的电路构成的框图。如图16所示，在与配置有像素电路310B的液晶区域22B在D1方向(列方向)上邻接的位置设置有源极驱动电路320B，在与液晶区域22B在D2方向(行方向)上邻接的位置设置有栅极驱动电路330B。源极驱动电路320B及栅极驱动电路330B设置于上述的密封区域24B。不过，设置源极驱动电路320B及栅极驱动电路330B的区域并不限于密封区域24B，只要是设置有像素电路310B的区域的外侧，则可以是任何区域。
源极布线321B从源极驱动电路320B沿D1方向延伸，并与沿D1方向排列的多个像素电路310B连接。栅极布线331B从栅极驱动电路330B沿D2方向延伸，并与沿D2方向排列的多个像素电路310B连接。
在端子区域26B设置有端子部333B。端子部333B与源极驱动电路320B通过连接布线341B连接。同样地，端子部333B与栅极驱动电路330B通过连接布线341B连接。通过FPC600B与端子部333B连接，从而将连接有FPC600B的外部设备与显示装置20B连接，设置于显示装置20B的各像素电路310B通过来自外部设备的信号驱动。
第一实施方式及第二实施方式所示的晶体管Tr1用于像素电路310B。第一实施方式及第二实施方式所示的晶体管Tr2适用于源极驱动电路320B及栅极驱动电路330B所包括的晶体管。
[3-3.显示装置20B的像素电路310B]
图17是表示本发明的一实施方式所涉及的显示装置的像素电路的电路图。如图17所示，像素电路310B包括晶体管800B、存储电容器890B及液晶元件410B等元件。存储电容器890B的一个电极为像素电极PTCO，另一个电极为公共电极CTCO。同样地，液晶元件410B的一个电极为像素电极PTCO，另一个电极为公共电极CTCO。晶体管800B具有第一栅电极810B、第一源电极830B及第一漏电极840B。第一栅电极810B与栅极布线331B连接。第一源电极830B与源极布线321B连接。第一漏电极840B与存储电容器890B及液晶元件410B连接。第一实施方式及第二实施方式所示的晶体管Tr1适用于图17所示的晶体管800B。在本实施方式中，为了便于说明，将830B称为源电极，将840B称为漏电极，但各个电极的作为源极的功能与作为漏极的功能也可以互换。
作为本发明的实施方式，上述各实施方式只要不相互矛盾，便能够适当组合而实施。另外，只要具备本发明的主旨，本领域技术人员基于各实施方式的显示装置适当进行构成要素的添加、删除或设计变更，或者进行工序的追加、省略或条件变更也包括在本发明的范围内。
即使是与上述的各实施方式所带来的作用效果不同的其他作用效果，只要是通过本说明书的描述而显而易见的、或者本领域技术人员可以容易地预测到的任何内容，应当理解为由本发明实现。
附图标记说明
10：显示装置；20B：显示装置；22B：液晶区域；24B：密封区域；26B：端子区域；110：第一导电层；120：第二导电层；130：第三导电层；140：第四导电层；300B：阵列基板；310B：像素电路；320B：源极驱动电路；321B：源极布线；330B：栅极驱动电路；331B：栅极布线；333B：端子部；341B：连接布线；400B：密封部；410B：液晶元件；500B：对置基板；600B：柔性印刷电路基板；700B：芯片；800B：晶体管；810B：第一栅电极；830B：第一源电极；840B：第一漏电极；890B：存储电容器；CMTL：公共辅助电极；CON1：第一接触区域；CON2：第二接触区域；CTCO：公共电极；GI1、GI2：栅绝缘层；GL1、GL2：栅电极；IL1～IL5：绝缘层；LS：遮光层；OP：开口；OS：氧化物半导体层；PCON、WCON、ZCON：开口；PJT：突出部；PTCO：像素电极；S：半导体层；SL：狭缝；SP：隔离件；SUB：基板；Tr1、Tr2：晶体管；W：布线；ZTCO：连接电极。

Claims (22)

1.一种显示装置，具有第一晶体管，
所述第一晶体管具备：
氧化物半导体层；
第一栅电极，与所述氧化物半导体层对置；以及
所述氧化物半导体层与所述第一栅电极之间的第一栅绝缘层，
所述第一栅电极具备氢吸留性。
2.根据权利要求1所述的显示装置，其中，
所述第一栅电极包括：第一导电层；和第二导电层，电阻比所述第一导电层低，
所述第一导电层和所述第二导电层分别具备倾斜面朝向上方的锥形形状。
3.根据权利要求1所述的显示装置，其中，
所述第一栅电极包括：
第一导电层；
第二导电层，电阻比所述第一导电层低；以及
第三导电层，具备氢吸留性，并与所述第一导电层一起夹持所述第二导电层，
所述第一导电层、所述第二导电层及所述第三导电层分别具备倾斜面朝向上方的锥形形状。
4.根据权利要求3所述的显示装置，其中，
所述第三导电层比所述第一导电层远离所述氧化物半导体层，
所述第三导电层的厚度比所述第一导电层的厚度小。
5.根据权利要求2所述的显示装置，其中，
所述第一栅电极包括：第四导电层，具备氢吸留性，
所述第四导电层覆盖所述第二导电层的上表面及侧面。
6.根据权利要求5所述的显示装置，其中，
所述第四导电层还覆盖所述第一导电层的上表面及侧面，且与所述第一栅绝缘层接触。
7.根据权利要求4所述的显示装置，其中，
所述第一栅电极包括：第四导电层，具备氢吸留性，
所述第四导电层覆盖所述第三导电层的上表面及所述第二导电层的侧面。
8.根据权利要求7所述的显示装置，其中，
所述第四导电层还覆盖所述第一导电层的上表面及侧面，且与所述第一栅绝缘层接触。
9.根据权利要求1至8中的任一项所述的显示装置，其中，
所述显示装置还具有：
第二晶体管，具有：半导体层；第二栅电极，与所述半导体层对置；及所述半导体层与所述第二栅电极之间的第二栅绝缘层，以及
第一绝缘层，覆盖所述第二晶体管，
所述第一绝缘层与所述第一栅绝缘层为同一层。
10.根据权利要求9所述的显示装置，其中，
所述显示装置具备：显示区域，显示图像；及周边区域，包围该显示区域，
在所述显示区域设置有多个像素电路，
在所述周边区域设置有：驱动电路，驱动所述多个像素电路，
所述第一晶体管包括在所述像素电路中，
所述第二晶体管包括在所述驱动电路中。
11.根据权利要求9所述的显示装置，其中，
在所述周边区域具备：第一布线，与所述第一栅电极形成在同一层；及第二布线，与所述第二栅电极形成在同一层，
所述第一布线经由贯通所述第一栅绝缘层及第二栅绝缘层的接触孔而与所述第二布线连接。
12.一种显示装置，具有第一晶体管，
所述第一晶体管具备：
氧化物半导体层；
第一栅电极，与所述氧化物半导体层对置；以及
所述氧化物半导体层与所述第一栅电极之间的第一栅绝缘层，
所述第一栅电极包括：第一导电层，能够在表面形成金属氢化物。
13.根据权利要求12所述的显示装置，其中，
所述第一栅电极包括：第二导电层，电阻比所述第一导电层低，
所述第一导电层和所述第二导电层分别具备倾斜面朝向上方的锥形形状。
14.根据权利要求12所述的显示装置，其中，
所述第一栅电极包括：
第二导电层，电阻比所述第一导电层低；以及
第三导电层，具备氢吸留性，并与所述第一导电层一起夹持所述第二导电层，
所述第一导电层、所述第二导电层及所述第三导电层分别具备倾斜面朝向上方的锥形形状。
15.根据权利要求14所述的显示装置，其中，
所述第三导电层比所述第一导电层远离所述氧化物半导体层，
所述第三导电层的厚度比所述第一导电层的厚度小。
16.根据权利要求13所述的显示装置，其中，
所述第一栅电极包括：第四导电层，具备氢吸留性，
所述第四导电层覆盖所述第二导电层的上表面及侧面。
17.根据权利要求16所述的显示装置，其中，
所述第四导电层还覆盖所述第一导电层的上表面及侧面，且与所述第一栅绝缘层接触。
18.根据权利要求15所述的显示装置，其中，
所述第一栅电极包括：第四导电层，具备氢吸留性，
所述第四导电层覆盖所述第三导电层的上表面及所述第二导电层的侧面。
19.根据权利要求18所述的显示装置，其中，
所述第四导电层还覆盖所述第一导电层的上表面及侧面，且与所述第一栅绝缘层接触。
20.根据权利要求12至19中的任一项所述的显示装置，其特征在于，
所述显示装置还具有：
第二晶体管，具有：半导体层；第二栅电极，与所述半导体层对置；及所述半导体层与所述第二栅电极之间的第二栅绝缘层；以及
第一绝缘层，覆盖所述第二晶体管，
所述第一绝缘层与所述第一栅绝缘层为同一层。
21.根据权利要求20所述的显示装置，其中，
所述显示装置具备：显示区域，显示图像；及周边区域，包围所述显示区域，
在所述显示区域设置有多个像素电路，
在所述周边区域设置有：驱动电路，驱动所述多个像素电路，
所述第一晶体管包括在所述像素电路中，
所述第二晶体管包括在所述驱动电路中。
22.根据权利要求20所述的显示装置，其中，
在所述周边区域具备：第一布线，与所述第一栅电极形成在同一层；及第二布线，与所述第二栅电极形成在同一层，
所述第一布线经由贯通所述第一栅绝缘层及第二栅绝缘层的接触孔而与所述第二布线连接。
CN202210321426.1A 2021-04-09 2022-03-29 显示装置 Pending CN115206994A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2021-066632 2021-04-09
JP2021066632 2021-04-09
JP2022-024957 2022-02-21
JP2022024957A JP2022161825A (ja) 2021-04-09 2022-02-21 表示装置

Publications (1)

Publication Number Publication Date
CN115206994A true CN115206994A (zh) 2022-10-18

Family

ID=83509516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210321426.1A Pending CN115206994A (zh) 2021-04-09 2022-03-29 显示装置

Country Status (2)

Country Link
US (2) US11676972B2 (zh)
CN (1) CN115206994A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111507280B (zh) * 2020-04-21 2024-04-16 京东方科技集团股份有限公司 显示面板及显示装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216399A (ja) * 1998-11-17 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
CN1333568A (zh) * 2000-07-11 2002-01-30 株式会社东芝 半导体器件及其制造方法
JP2002124677A (ja) * 2000-10-13 2002-04-26 Nec Corp 液晶表示用基板及びその製造方法
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
JP2008205330A (ja) * 2007-02-22 2008-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
US20110079777A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
US20150221679A1 (en) * 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Manufacturing Method Thereof, Module, and Electronic Device
US20160005873A1 (en) * 2014-07-03 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN109768082A (zh) * 2017-11-09 2019-05-17 乐金显示有限公司 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备
CN111293125A (zh) * 2018-11-22 2020-06-16 三星显示有限公司 显示装置及其制造方法
KR20200070811A (ko) * 2018-12-10 2020-06-18 엘지디스플레이 주식회사 유기발광표시장치
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
US20210066505A1 (en) * 2019-08-27 2021-03-04 Apple Inc. Hydrogen Trap Layer for Display Device and the Same
US20210082920A1 (en) * 2018-01-25 2021-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042946A (en) * 1976-12-08 1977-08-16 The United States Of America As Represented By The Secretary Of The Army Radiation hardened field effect device
JP5583315B2 (ja) * 2007-07-19 2014-09-03 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
WO2015083029A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP6351868B2 (ja) * 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
JP2021150591A (ja) * 2020-03-23 2021-09-27 キオクシア株式会社 半導体装置
JP2022014108A (ja) * 2020-07-06 2022-01-19 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216399A (ja) * 1998-11-17 2000-08-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6624473B1 (en) * 1999-03-10 2003-09-23 Matsushita Electric Industrial Co., Ltd. Thin-film transistor, panel, and methods for producing them
CN1333568A (zh) * 2000-07-11 2002-01-30 株式会社东芝 半导体器件及其制造方法
JP2002124677A (ja) * 2000-10-13 2002-04-26 Nec Corp 液晶表示用基板及びその製造方法
JP2008205330A (ja) * 2007-02-22 2008-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
US20110079777A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103299429A (zh) * 2010-12-27 2013-09-11 夏普株式会社 有源矩阵基板及其制造方法以及显示面板
US20150221679A1 (en) * 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Manufacturing Method Thereof, Module, and Electronic Device
US20160005873A1 (en) * 2014-07-03 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN109768082A (zh) * 2017-11-09 2019-05-17 乐金显示有限公司 具有氢阻挡层的薄膜晶体管和包括该薄膜晶体管的显示设备
US20210082920A1 (en) * 2018-01-25 2021-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN111293125A (zh) * 2018-11-22 2020-06-16 三星显示有限公司 显示装置及其制造方法
KR20200070811A (ko) * 2018-12-10 2020-06-18 엘지디스플레이 주식회사 유기발광표시장치
CN112186004A (zh) * 2019-07-04 2021-01-05 乐金显示有限公司 显示设备
US20210066505A1 (en) * 2019-08-27 2021-03-04 Apple Inc. Hydrogen Trap Layer for Display Device and the Same

Also Published As

Publication number Publication date
US20220328531A1 (en) 2022-10-13
US20230275098A1 (en) 2023-08-31
US11676972B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
CN115148745A (zh) 显示装置
US11906862B2 (en) Display device and semiconductor device
US20230275098A1 (en) Display device
US20230341735A1 (en) Display device
TWI451177B (zh) 主動元件、畫素結構、驅動電路以及顯示面板
JP2022161825A (ja) 表示装置
US20240145484A1 (en) Display device
CN115148744A (zh) 显示装置
US20240088164A1 (en) Display device
US20220404655A1 (en) Display device
US11664385B2 (en) Display device
CN115206995A (zh) 显示装置
US11710746B2 (en) Semiconductor device and display device
CN112083611B (zh) 显示装置
CN117153848A (zh) 显示装置以及其制造方法
CN117936546A (zh) 显示装置
JP2022161827A (ja) 表示装置
US20240142836A1 (en) Display device and semiconductor device
JP2022153275A (ja) 表示装置および表示装置のアレイ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination