CN112186004A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN112186004A
CN112186004A CN202010617571.5A CN202010617571A CN112186004A CN 112186004 A CN112186004 A CN 112186004A CN 202010617571 A CN202010617571 A CN 202010617571A CN 112186004 A CN112186004 A CN 112186004A
Authority
CN
China
Prior art keywords
insulating film
gate
display device
gate insulating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010617571.5A
Other languages
English (en)
Inventor
卢韶颖
金杞泰
文庆周
池奕
魯鎭圭
秦正斗
崔桂澈
金东烨
金赞镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190180098A external-priority patent/KR20210004795A/ko
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN112186004A publication Critical patent/CN112186004A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开一种显示设备。所述显示设备包括：设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案包括设置在源极区域和漏极区域之间的沟道区域；与所述氧化物半导体图案的沟道区域交叠的栅极，所述栅极具有叠置有第一氢阻挡层和栅极导电层的结构；以及设置在所述氧化物半导体图案和所述栅极之间的栅极绝缘膜，所述栅极绝缘膜暴露所述氧化物半导体图案的源极区域和漏极区域，其中所述栅极暴露所述栅极绝缘膜的与所述源极区域邻近的一部分以及所述栅极绝缘膜的与所述漏极区域邻近的一部分。

Description

显示设备
本申请要求享有于2019年7月4日提交的韩国专利申请No.10-2019-0080636以及2019年12月31日提交的韩国专利申请No.10-2019-0180098的优先权，通过引用将上述专利申请并入本申请，如同在本申请中被完全阐述一样。
技术领域
本发明涉及一种显示设备，其中薄膜晶体管包括氧化物半导体图案。
背景技术
通常，诸如监视器、TV、便携式电脑和数码相机之类的电子设备包括用于实现图像的显示设备。例如，显示设备可包括具有液晶的液晶显示设备和具有发光层的电致发光显示设备。
显示设备可包括多个像素。每个像素可发射具体颜色的光。用于根据栅极信号和数据信号产生驱动电流的驱动电路可设置在每个像素中。例如，驱动电路可包括至少一个薄膜晶体管。
薄膜晶体管可包括半导体图案、栅极绝缘膜、栅极、源极和漏极。半导体图案可包括设置在源极区域和漏极区域之间的沟道区域。栅极绝缘膜和栅极可依次叠置在半导体图案的沟道区域上。例如，可通过采用栅极作为掩模的蚀刻工艺来形成栅极绝缘膜。
半导体图案可包括氧化物半导体。例如，由栅极绝缘膜和栅极暴露的半导体图案的源极区域和漏极区域可以是通过形成栅极绝缘膜的工艺而导体化(conductorized)的区域。但是，在显示设备中，构成半导体图案的氧化物半导体的一部分可在形成栅极绝缘膜的工艺中沉积在栅极绝缘膜的侧表面上。沉积在栅极绝缘膜的侧表面上的氧化物半导体可导致半导体图案与栅极之间的电短路。也就是说，在显示设备中，薄膜晶体管的特性在形成栅极绝缘膜的工艺中可劣化。
发明内容
因此，本发明旨在提出一种基本上避免了由于相关技术的限制和缺点导致的一个或多个问题的显示设备。
本发明的一个目的是提供一种显示设备，用于防止薄膜晶体管的特性由于形成栅极绝缘膜的工艺而劣化。
本发明的另一个目的是提供一种显示设备，用于防止由于形成栅极绝缘膜的工艺而在氧化物半导体图案与栅极之间出现电短路。
然而，本发明要实现的目的不限于上述目的，未提及的其他目的对于所属领域技术人员来说根据下文内容将清楚地理解到。
根据本发明示例性实施方式的显示设备可包括：设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案可包括设置在源极区域和漏极区域之间的沟道区域；与所述氧化物半导体图案的沟道区域交叠的栅极，所述栅极可具有第一氢阻挡层和栅极导电层的叠置结构；以及设置在所述氧化物半导体图案和所述栅极之间的栅极绝缘膜，所述栅极绝缘膜可暴露所述氧化物半导体图案的源极区域和漏极区域，其中所述栅极可暴露所述栅极绝缘膜的与所述源极区域邻近的一部分以及所述栅极绝缘膜的与所述漏极区域邻近的一部分。
根据本发明示例性实施方式的显示设备可包括：设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案包括在第一方向上并排地布置的源极区域、沟道区域和漏极区域；设置在所述氧化物半导体图案的沟道区域上的栅极绝缘膜；以及设置在所述栅极绝缘膜上的栅极，所述栅极在垂直于所述第一方向的第二方向上延伸，其中所述栅极可包括氢阻挡层和栅极导电层的叠置结构，其中所述栅极在所述第一方向上的长度可短于所述栅极绝缘膜在所述第一方向上的长度。
根据本发明示例性实施方式的显示设备可包括：第一薄膜晶体管，所述第一薄膜晶体管包括具有多晶硅的第一半导体图案、与所述第一半导体图案交叠的第一栅极、以及连接至所述第一半导体图案的第一源极和第一漏极，其中在所述第一栅极和所述第一半导体图案之间插置有第一栅极绝缘膜；以及第二薄膜晶体管，所述第二薄膜晶体管包括具有氧化物半导体的第二半导体图案、与所述第二半导体图案交叠的第二栅极、以及连接至所述第二半导体图案的第二源极和第二漏极，其中在所述第二栅极和所述第二半导体图案之间插置有第二栅极绝缘膜，其中所述第二栅极包括：设置在所述第二栅极绝缘膜上的栅极导电层；以及设置在所述栅极导电层和所述第二栅极绝缘膜之间的氢阻挡层，其中所述氢阻挡层的相对侧表面相比所述第二栅极绝缘膜的相对侧表面进一步向内设置。
将理解，本发明的上面的大致描述和下文的具体描述都是示例性的和解释性的，旨在对要求保护的本发明提供进一步解释。
附图说明
包括附图以提供对本发明的进一步的理解，附图被并入并构成本申请的一部分；附图示出本发明的实施方式并与说明书一起用于解释本发明的原理。在附图中：
图1是示出根据本发明示例性实施方式的显示设备的视图；
图2是沿图1的I-I’线截取的剖视图；
图3是图2中的区域P的放大图；
图4至图15是分别示出根据本发明其他实施方式的显示设备的图。
具体实施方式
根据下文结合示出了本发明实施方式的附图的详细描述，将清楚地理解本发明的上述目的、技术构造和效果的细节。尽管将描述本发明的示例性实施方式，很显然，所属领域的技术人员能够不限于这些实施方式来实践本发明的技术精神。
此外，在整个说明书中，相同的附图标记指代相同的组件，并且在附图中，为了方便起见，一些层或区域的长度和厚度被放大。此外，当第一元件被称为在第二元件“上”时，其可以直接位于第二元件上，或者在其间插置有第三元件的条件下间接位于第二元件上。
将理解到，本文使用术语“第一”和“第二”来描述各种元件，但是其仅用于将元件彼此区分开。因此，在不脱离本发明的教导的条件下，第一元件可称为第二元件；相似地，第二元件可称为第一元件。
在下文描述中使用的术语仅用于描述具体的实施方式，并不旨在限制本发明。在说明书中，术语“包括”、“包含”、“具有”将理解为指定具体的特征、数量、步骤、操作、元件、部分或其组合的存在，但不排除一个或多个其他特征、数量、步骤、操作、元件、部分或其组合的存在或添加。
除非另有定义，否则本文使用的包括技术或科学术语在内的所有术语具有与所属领域的普通技术人员通常理解的含义相同的含义。如通用辞典里定义的那些术语应当解释为与相关技术的上下文中的术语具有相同的含义，不应解释为理想的或过度形式化的含义，除非在说明书中有清楚的限定。
(实施方式)
图1是示意性示出根据本发明示例性实施方式的显示设备的视图。图2是沿图1的I-I’线截取的剖视图。图3是图2中的区域P的放大图。
参照图1至3，根据本发明示例性实施方式的显示设备可包括基板(器件基板)100。基板100可包括绝缘材料。例如，基板100可包括玻璃或塑料。
在基板100上可设置多个像素PA以及用于向每个像素PA传输信号的信号线GL、DL和PL。例如，信号线GL、DL和PL可包括用于施加栅极信号的栅极线GL、用于施加数据信号的数据线DL以及用于提供电源电压的电源电压供给线PL。
信号线GL、DL和PL可构成每个像素PA。例如，每个像素PA可被相应的信号线GL、DL和PL围绕。但是，本发明不限于此。例如，每个像素PA可由堤绝缘膜140中的开口区域限定。
每个像素PA可发射具有与通过相应信号线GL、DL和PL提供的信号对应的亮度的光。例如，连接至相应信号线GL、DL和PL的驱动电路可设置在每个像素PA中。
每个驱动电路可包括至少两个薄膜晶体管200和300。例如，每个驱动电路可包括第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400。第一薄膜晶体管200可根据栅极信号使第二薄膜晶体管300导通或截止。存储电容器400可将从第一薄膜晶体管200施加至第二薄膜晶体管300的信号保持预定时间段。第二薄膜晶体管300可产生与第一薄膜晶体管200的信号对应的驱动电流。例如，第二薄膜晶体管300可包括第二半导体图案310、与第二半导体图案310交叠的第二栅极330、第二源极350和第二漏极360。第二栅极绝缘膜114可插置在第二半导体图案310和第二栅极330之间。第二源极350和第二漏极360可分别接触由第二层间绝缘膜115的接触孔暴露的第二半导体图案310的一部分。
第二半导体图案310可设置在基板100上。第二半导体图案310可以是包括氧化物半导体的氧化物半导体图案。例如，第二半导体图案310可包括诸如氧化铟镓锌(IGZO)之类的金属氧化物。
第二半导体图案310可包括在第一方向X上并排设置(彼此并行地设置)的第二源极区域310S、第二沟道区域310C和第二漏极区域310D。例如，第二半导体图案310可具有在第一方向X上延伸的条形。第二沟道区域310C可设置在第二源极区域310S和第二漏极区域310D之间。第二源极区域310S的电阻和第二漏极区域310D的电阻可低于第二沟道区域310C的电阻。例如，第二源极区域310S和第二漏极区域310D可以是导体化区域。第二沟道区域310C可以是非导体化区域。
第二栅极绝缘膜114可设置在第二半导体图案310的第二沟道区域310C上。第二栅极绝缘膜114可包括绝缘材料。例如，第二栅极绝缘膜114可包括基于硅氧化物(SiOx)的材料和/或基于硅氮化物(SiNx)的材料。基于硅氧化物(SiOx)的材料可包括二氧化硅(SiO2)。第二栅极绝缘膜114可具有高介电常数。例如，第二栅极绝缘膜114可包括具有高介电常数的高K材料。高K材料可包括基于铪氧化物(HfOx)的材料或基于钛氧化物(TiOx)的材料。例如，基于铪氧化物(HfOx)的材料可包括二氧化铪(HfO2)。基于钛氧化物(TiOx)的材料层可形成在第二栅极绝缘膜114的面对第一氢阻挡层331的顶表面上。第二栅极绝缘膜114可具有三层结构。
第二栅极绝缘膜114可暴露第二半导体图案310的第二源极区域310S和第二漏极区域310D。第二半导体图案310的第二源极区域310S和第二漏极区域310D可不与第二栅极绝缘膜114交叠。例如，用于形成第二栅极绝缘膜114的工艺可包括：在形成有第二半导体图案310的器件基板100上形成栅极绝缘材料层的工艺；以及去除栅极绝缘材料层的覆盖第二半导体图案310的第二源极区域310S和第二漏极区域310D的一部分的工艺。第二半导体图案310的第二源极区域310S和第二漏极区域310D可通过在去除栅极绝缘材料层的工艺中使用的蚀刻剂被导体化。第二栅极330在第一方向X上的长度可短于第二栅极绝缘膜114在第一方向X上的长度。第二栅极330在第二方向Y上的长度可长于第二栅极绝缘膜114在第二方向Y上的长度。
第一氢阻挡层331的两个侧表面可设置在第二栅极绝缘膜114的两个侧表面的内部，也就是说，第一氢阻挡层331的相对侧表面相比第二栅极绝缘膜114的相对侧表面进一步向内设置。
第二栅极绝缘膜114可具有突出部分。第二栅极绝缘膜114的突出部分可从第二栅极330的两端。第二栅极绝缘膜114的突出部分可不与第二栅极330交叠。如图3所示，第二栅极绝缘膜114可延伸为不与第二栅极330的第一氢阻挡层331交叠。第二栅极绝缘膜114可具有从第二栅极330的第一氢阻挡层331的两端突出的突出部分。例如，第二栅极绝缘膜114的侧表面114s可设置在第一氢阻挡层331的侧表面331s的外部。第二栅极绝缘膜114可具有从第一氢阻挡层331的侧表面331s突出的突出部分。第二栅极绝缘膜114的突出部分可不与第一氢阻挡层331交叠。第二栅极绝缘膜114可包括台阶部分114r。台阶部分114r可设置在第二栅极绝缘膜114的顶表面上。例如，台阶部分114r可设置在第二栅极绝缘膜114的突出部分处。台阶部分114r可设置在第二栅极绝缘膜114的边缘处。例如，台阶部分114r可设置在与第二半导体图案310的第二源极区域310S邻近的区域中以及在与第二半导体图案310的第二漏极区域310D邻近的区域中。
每个台阶部分114r可以是第二栅极绝缘膜114的相应区域凹入的区域。例如，第二栅极绝缘膜114的每个台阶部分114r可具有相对较小的厚度。
每个台阶部分114r可设置在其中第二栅极绝缘膜114不与第二栅极330交叠的区域上。因此，第二栅极绝缘膜114的与第二栅极330交叠的区域可具有比第二栅极绝缘膜114的不与第二栅极330交叠的区域更大的厚度。
第二栅极330可设置在第二栅极绝缘膜114上。第二栅极330可设置在第二半导体图案310的第二沟道区域310C上。例如，第二栅极330可通过第二栅极绝缘膜114与第二半导体图案310绝缘。第二栅极330可与第二半导体图案310的第二沟道区域310C交叠，并且在其间插置有第二栅极绝缘膜114。第二栅极330可具有多层结构。例如，第二栅极330可具有第一氢阻挡层331和栅极导电层332的叠置结构。
第一氢阻挡层331可防止由随后工艺形成的组件产生的氢渗透到第二半导体图案310的第二沟道区域310C中。例如，第一氢阻挡层331可包括氢储存材料或氢阻挡材料。第一氢阻挡层331可包括导电材料。例如，第一氢阻挡层331可以是能够与氢(H)稳定组合的金属材料。例如，第一氢阻挡层331可以是诸如钛(Ti)、钙(Ca)、钇(Y)、镁(Mg)、钽(Ta)或钒(V)之类的金属材料。可选地，第一氢阻挡层331可以是包含钛(Ti)的合金。
第一氢阻挡层331可以设置在第二栅极绝缘膜114和栅极导电层332之间。例如，第一氢阻挡层331可以与第二栅极绝缘膜114的顶表面直接接触。因此，在根据本发明示例性实施方式的显示设备中，可将通过第一氢阻挡层331遮挡的第二半导体图案310的区域最大化。此外，在根据本发明示例性实施方式的显示设备中，第一氢阻挡层331可防止氢经由第二半导体图案310的第二源极区域310S和第二漏极区域310D渗透到第二半导体图案310的第二沟道区域310C。因此，在根据本发明示例性实施方式的显示设备中，可以有效防止第二半导体图案310的第二沟道区域310C的特性由于氢的渗透而改变。
第一氢阻挡层331的底表面在第一方向X上可具有比第二栅极绝缘膜114的底表面小的宽度。第一阻挡层331的侧表面331s可设置在第二栅极绝缘膜114的侧表面114的内部。例如，第一氢阻挡层331的侧表面331s可与每个台阶部分114r的侧壁114rs垂直对准。每个台阶部分114r的侧壁114rs可与第一氢阻挡层331的侧表面331s接续。也就是说，在根据本发明示例性实施方式的显示设备中，第一氢阻挡层331可与第二栅极绝缘膜114的侧表面114s分隔开。因此，在根据本发明示例性实施方式的显示设备中，在用于形成第二栅极绝缘膜114的工艺中沉积在第二栅极绝缘膜114的侧表面114s上的氧化物半导体可不与第一氢阻挡层331接触。因此，在根据本发明示例性实施方式的显示设备中，可防止通过沉积在第二栅极绝缘膜114的侧表面114s上的氧化物半导体而在第二半导体图案310和第二栅极330之间出现电短路。例如，可执行湿蚀刻工艺以形成位于第二栅极绝缘膜114上的第二栅极330。在用于形成第二栅极330的湿蚀刻工艺期间，第二半导体图案310的材料可通过蚀刻剂沉积在第二栅极绝缘膜114的侧表面114s上。例如，第二半导体图案310可以是氧化物半导体图案。在氧化物半导体图案中包括的铟(In)可沉积在第二栅极绝缘膜114的侧表面114s上，从而可形成残留膜。由于由沉积在第二栅极绝缘膜114的侧表面114s上的铟(In)形成的残留膜，在第二半导体图案310和第二栅极330之间可出现电短路。但是，在根据本发明示例性实施方式的显示设备中，可通过在第二栅极绝缘膜114的两侧的每一侧上形成台阶部分114r，去除沉积在第二栅极绝缘膜114的侧表面114s上的由铟(In)形成的残留膜部分。因此，可防止由于通过铟(In)膜形成的残留膜而在第二半导体图案310和第二栅极330之间出现电短路。
可在第一氢阻挡层331上设置栅极导电层332。例如，第一氢阻挡层331可设置在第二栅极绝缘膜114和栅极导电层332之间。栅极导电层332可包括导电材料。栅极导电层332的电阻可低于第一氢阻挡层331的电阻。例如，栅极导电层332可包括金属，比如钼(Mo)、铝(Al)、铬(Cr)、钨(W)和铜(Cu)。栅极导电层332的厚度可大于第一氢阻挡层331的厚度。因此，在根据本发明示例性实施方式的显示设备中，可使由于第一氢阻挡层331导致的信号延迟最小化。与第一氢阻挡层331相比，栅极导电层332的金属，比如钼(Mo)、铝(Al)、铬(Cr)、钨(W)和铜(Cu)，可不稳定地与氢(H)组合。在用于在栅极导电层332上形成第二层间绝缘膜115的沉积工艺期间，在腔室中的氢(H)可与栅极导电层332的金属材料不稳定地组合。在栅极导电层332的金属材料与氢(H)之间的不稳定组合可在作为后续工艺的热处理工艺中释放。当栅极导电层332的金属与氢(H)之间的组合被释放时，从栅极导电层332释放的氢(H)可渗透到第二薄膜晶体管300的第二半导体图案310。引入到第二半导体图案310中的氢(H)可在第二半导体图案310中经历再次氢化，这可导致第二薄膜晶体管300的特性的劣化。
因此，在栅极导电层332的底表面与第二栅极绝缘膜114的顶表面之间的第一氢阻挡层331可与从栅极导电层332释放的氢(H)组合。由此，由能够与氢(H)稳定组合的金属材料形成的第一氢阻挡层331可通过与制造工艺中产生的氢(H)稳定地组合来防止氢(H)渗透到第二半导体图案310的第二沟道区域310C中。此外，通过防止第二沟道区域310C的再次氢化，可防止第二薄膜晶体管300的特性的劣化。
栅极导电层332可与第一氢阻挡层331一起形成。例如，栅极导电层332的侧表面332s可与第一氢阻挡层331的侧表面331s垂直对准。第一氢阻挡层331的侧表面331s可与栅极导电层332的侧表面332s接续。因此，第一氢阻挡层331的顶表面的宽度和栅极导电层332的底表面的宽度可相同。
第二层间绝缘膜115可设置在第二半导体图案310和第二栅极330上。例如，第二栅极绝缘膜114的侧表面114s和第二栅极330的侧表面(331s和332s)可被第二层间绝缘膜115覆盖。第二层间绝缘膜115可包括绝缘材料。例如，第二层间绝缘膜115可形成为包括基于硅氧化物(SiOx)的材料或基于硅氮化物(SiNx)的材料的单层结构，或者可形成为包括基于硅氧化物(SiOx)的材料和基于硅氮化物(SiNx)的材料的多层结构。
第二源极350可设置在第二层间绝缘膜115上。第二源极350可电连接至第二半导体图案310的第二源极区域310S。例如，第二层间绝缘膜115可包括暴露第二半导体图案310的第二源极区域310S的一部分的源极接触孔。第二源极350可包括与第二半导体图案310的第二源极区域310S交叠的区域。
第二源极350可包括导电材料。例如，第二源极350可包括金属，比如铝(Al)、铬(Cr)、钼(Mo)、钨(W)和铜(Cu)。
第二漏极360可设置在第二层间绝缘膜115上。第二漏极360可电连接至第二半导体图案310的第二漏极区域310D。例如，第二层间绝缘膜115可包括暴露第二半导体图案310的第二漏极区域310D的一部分的漏极接触孔。第二漏极360可包括与第二半导体图案310的第二漏极区域310D交叠的区域。
第二漏极360可包括导电材料。例如，第二漏极360可包括金属，比如铝(Al)、铬(Cr)、钼(Mo)、钨(W)和铜(Cu)。第二漏极360可包括与第二源极350相同的材料。例如，第二漏极360可通过与第二源极350相同的工艺形成。
第一薄膜晶体管200可具有与第二薄膜晶体管300相同的结构。例如，第一薄膜晶体管200可包括第一氧化物半导体图案。第一薄膜晶体管200的第一栅极可包括相比第一薄膜晶体管200的第一栅极绝缘膜进一步向内设置的侧表面。第一薄膜晶体管200的第一氧化物半导体图案、第一栅极绝缘膜和第一栅极可通过与第二薄膜晶体管300的第二半导体图案310、第二栅极绝缘膜114和第二栅极330相同的工艺形成。因此，在根据本发明示例性实施方式的显示设备中，可防止由于用于形成第一栅极绝缘膜和第二栅极绝缘膜114的工艺而使第一薄膜晶体管200的特性劣化以及使第二薄膜晶体管300的特性劣化。因此，在根据本发明示例性实施方式的显示设备中，可提高驱动电路的可靠性。
第一薄膜晶体管200可连接至相应的栅极线GL和相应的数据线DL。例如，第一薄膜晶体管200的第一栅极可连接至相应的栅极线GL，第一薄膜晶体管200的第一源极可连接至相应的数据线DL。第一薄膜晶体管200的第一漏极可电连接至第二薄膜晶体管300的第二栅极330。
第一缓冲层110可设置在基板100和每个驱动电路之间。例如，第一缓冲层110可位于基板100和第二薄膜晶体管300的第二半导体图案310之间。第一缓冲层110可沿基板100的表面延伸。例如，位于基板100和第二薄膜晶体管300之间的第一缓冲层110可与位于基板100和第一薄膜晶体管200之间的第一缓冲层110接触。第一缓冲层110可防止在用于形成驱动电路的工艺期间基板100发生污染。第一缓冲层110可包括绝缘材料。例如，第一缓冲层110可包括基于硅氧化物(SiOx)的材料和/或基于硅氮化物(SiNx)的材料。第一缓冲层110可具有多层结构。
可在驱动电路上设置下保护膜120。下保护膜120可防止由于外部冲击或湿气而对驱动电路造成损坏。例如，第二薄膜晶体管300可完全被下保护膜120覆盖。下保护膜120可包括绝缘材料。例如，下保护膜120可包括基于硅氮化物(SiNx)的材料或基于硅氧化物(SiOx)的材料。
可在下保护膜120上设置涂覆层130。涂覆层130可消除由于驱动电路导致的厚度差异。例如，涂覆层130的与基板100相对的顶表面可以是平坦表面。涂覆层130可沿下保护膜120延伸。第二薄膜晶体管300可被涂覆层130覆盖。
涂覆层130可包括绝缘材料。涂覆层130可包括与下保护膜120不同的材料。涂覆层130可包括具有相对较高的流动性的材料。例如，涂覆层130可包括有机绝缘材料。
发光器件500可设置在每个像素PA的涂覆层130上。发光器件500可发射用于显示具体颜色的光。例如，发光器件500可包括依次叠置的第一电极510、发光层520和第二电极530。
第一电极510可包括导电材料。第一电极510可包括具有相对较高的反射率的材料。第一电极510可具有多层结构。例如，第一电极510可具有如下结构：由诸如铝(Al)或银(Ag)之类的金属形成的反射电极设置在由诸如ITO或IZO之类的透明导电材料形成的透明电极之间。
第一电极510可电连接至相应像素PA的驱动电路。例如，下保护膜120和涂覆层130可包括用于部分暴露每个像素PA中的第二薄膜晶体管300的第二漏极360的像素接触孔。第一电极510可包括与由相应像素接触孔暴露的第二薄膜晶体管300的第二漏极360的部分接触的区域。因此，在根据本发明示例性实施方式的显示设备中，由每个像素PA的第二薄膜晶体管300产生的驱动电流可提供给相应像素PA的发光器件500。因此，在根据本发明示例性实施方式的显示设备中，每个像素PA的发光器件500可由相应像素PA的驱动电路控制。
发光层520可产生具有与第一电极510和第二电极530之间的电压差对应的亮度的光。例如，发光层520可包括具有发光材料的发光材料层(EML)。发光材料可包括有机材料、无机材料或混合材料。例如，根据本发明示例性实施方式的显示设备可以是包括由有机材料形成的发光层520的有机发光显示设备。
发光层520可具有多层结构，以提高发光效率。例如，发光层520可进一步包括空穴注入层(HTL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)的至少之一。
第二电极530可包括导电材料。第二电极530可包括与第一电极510不同的材料。例如，第二电极530可以是由诸如ITO或IZO之类的透明导电材料形成的透明电极。因此，在根据本发明示例性实施方式的显示设备中，由每个像素PA的发光层520产生的光可通过第二电极530发射到外部。
每个像素PA的发光器件500可独立地操作。例如，堤绝缘膜140可设置在涂覆层130上以覆盖位于每个像素PA中的第一电极510的边缘。每个发光器件按500的发光层520和第二电极530可叠置在由堤绝缘膜140的开口区域暴露的相应第一电极510的一部分上。位于每个像素PA中的发光层520和第二电极530可延伸到堤绝缘膜140上。例如，每个像素PA的发光层520和第二电极530可分别连接至相邻像素PA的发光层520和第二电极530。
堤绝缘膜140可包括绝缘材料。例如，堤绝缘膜140可包括有机绝缘材料。堤绝缘膜140可包括与涂覆层130不同的材料。
封装元件(或封装构件)600可设置在每个像素PA的发光器件500上。封装元件600可防止发光器件500由于外部冲击或湿气而损坏。封装元件600可具有多层结构。例如，封装元件600可包括依次叠置的第一封装层610、第二封装层620和第三封装层630。
第一封装层610、第二封装层620和第三封装层630的每一个可包括绝缘材料。第二封装层620可包括与第一封装层610和第三封装层630不同的材料。例如，第一封装层610和第三封装层630可以是由无机绝缘材料形成的无机绝缘膜，第二封装层620可以是由有机绝缘材料形成的有机绝缘膜。因此，在根据本发明示例性实施方式的显示设备中，可通过第二封装层620消除由于每个像素PA的发光器件500导致的厚度差异。例如，在根据本发明示例性实施方式的显示设备中，封装元件600的与器件基板100相对的表面可以是平坦表面。
因此，根据本发明示例性实施方式的显示设备可包括多个像素PA，其中设置有由包括第二半导体图案310的薄膜晶体管200和300构成的驱动电路。位于第二半导体图案310的第二沟道区域310C上的第二栅极绝缘膜114可暴露第二半导体图案310的第二源极区域310S和第二漏极区域310D。设置在第二栅极绝缘膜114上的第二栅极330可暴露第二栅极绝缘膜114的与第二半导体图案310的第二源极区域310S邻近的一部分以及第二栅极绝缘膜114的与第二半导体图案310的第二漏极区域310D邻近的一部分。因此，第二栅极绝缘膜114的两个侧部的顶表面可不与第二栅极330交叠。第二栅极绝缘膜114的由第二栅极330暴露的每个侧部的顶表面的一部分可被去除，以形成台阶部分114r。第二栅极绝缘膜114的台阶部分114r可不与第二栅极330交叠。因此，在根据本发明示例性实施方式的显示设备中，通过第二栅极绝缘膜114的台阶部分114r，可防止在第二半导体图案310和第二栅极330之间出现电短路。因此，在根据本发明示例性实施方式的显示设备中，可提高位于每个像素PA中的驱动电路的可靠性。
根据本发明示例性实施方式的显示设备被描述为：第二栅极330的第一氢阻挡层331具有与形成在第二栅极绝缘膜114处的每个台阶部分114r的侧壁114rs垂直对准的侧表面331s。然而，附图4所示，在根据本发明另一示例性实施方式的显示设备中，第一氢阻挡层331的侧表面331s相比每个台阶部分的侧壁114rs可进一步向内设置。例如，在根据本发明另一示例性实施方式的显示设备中，与第二栅极330面对的第二栅极绝缘膜114的顶表面可包括位于每个台阶部分114r的侧壁114rs与第一氢阻挡层331的侧表面331s之间的区域114e。因此，在根据本发明另一示例性实施方式的显示设备中，可防止可能由第二栅极绝缘膜114的侧表面上的氧化物半导体的不期望的沉积导致在第二栅极330和第二半导体图案310之间出现电短路。因此，在根据本发明另一示例性实施方式的显示设备中，可有效提高驱动电路的可靠性。
根据本发明示例性实施方式的显示设备被描述为：栅极导电层332的侧表面332s与第一氢阻挡层331的侧表面331s垂直对准。然而，在根据本发明另一示例性实施方式的显示设备中，栅极导电层332可包括不与第一氢阻挡层331的侧表面331s接续的侧表面332s。例如，如图5和图6所示，在根据本发明另一示例性实施方式的显示设备中，栅极导电层332的侧表面332s相比第一氢阻挡层331的侧表面331s可进一步向内设置。栅极导电层332可通过与第一氢阻挡层331相同的工艺形成。例如，在根据本发明另一示例性实施方式的显示设备中，对于在用于形成第二栅极330的工艺中使用的蚀刻剂，栅极导电层332可由蚀刻速率比第一氢阻挡层331的材料的蚀刻速率更高的材料形成。因此，在根据本发明另一示例性实施方式的显示设备中，可提高栅极导电层332的设计自由度。
根据本发明示例性实施方式的显示设备被描述为：台阶部分114r形成在第二栅极绝缘膜114的朝向第二栅极330的边缘处。例如，第二栅极绝缘膜114可包括具有第一厚度的第一区域和具有比第一厚度小的第二厚度的第二区域。具有第二厚度的第二区域可位于第二栅极绝缘膜114的两个侧部处。
在根据本发明另一示例性实施方式的显示设备中，第二栅极绝缘膜114可不包括台阶部分114r。例如，如图7和图8所示，在根据本发明另一示例性实施方式的显示设备中，由第二栅极330暴露的第二栅极绝缘膜114的表面114e可具有与第二栅极绝缘膜114的接触第二栅极330的表面相同的水平面(level)。因此，在根据本发明另一示例性实施方式的显示设备中，可防止可能由第二栅极绝缘膜114的侧表面上的氧化物半导体的不期望的沉积导致在第二栅极330和第二半导体图案310之间出现电短路。因此，在根据本发明另一示例性实施方式的显示设备中，可有效提高驱动电路的可靠性。
根据本发明示例性实施方式的显示设备被描述为：第一氢阻挡层331与第二栅极绝缘膜114的顶表面接触。在根据本发明另一示例性实施方式的显示设备中，第二栅极330的第一氢阻挡层可不与第二栅极绝缘膜114的顶表面直接接触。例如，如图9所示，在根据本发明另一示例性实施方式的显示设备中，第二栅极330可包括依次叠置在第二栅极绝缘膜114上的栅极导电层332和第二氢阻挡层333。因此，在根据本发明另一示例性实施方式的显示设备中，第二氢阻挡层333可防止氢渗透到第二半导体图案310的第二沟道区域310C中。例如，可防止在第二层间绝缘膜115中产生的氢渗透到第二沟道区域310C中。
根据本发明示例性实施方式的显示设备被描述为：第二栅极330仅包括第一氢阻挡层331。在根据本发明另一示例性实施方式的显示设备中，第二栅极330可包括多个氢阻挡层。例如，如图10所示，在根据本发明另一示例性实施方式的显示设备中，第二栅极330可包括位于第一氢阻挡层331和第二氢阻挡层333之间的栅极导电层332。第一氢阻挡层331、栅极导电层332和第二氢阻挡层333可通过相同的光刻工艺形成。例如，栅极导电层332的侧表面可与第二氢阻挡层333的侧表面垂直对准，并且第一氢阻挡层331的侧表面可与栅极导电层332的侧表面垂直对准。因此，在根据本发明另一示例性实施方式的显示设备中，可通过多个氢阻挡层331和333阻挡从形成在薄膜晶体管上的组件(比如覆盖发光器件的封装元件)中产生的氢。因此，在根据本发明另一示例性实施方式的显示设备中，可有效防止由于氢导致的薄膜晶体管的特性的劣化。
根据本发明另一示例性实施方式的显示设备被描述为：第一氢阻挡层331的侧表面、栅极导电层332的侧表面和第二氢阻挡层333的侧表面彼此接续。在根据本发明又一示例性实施方式的显示设备中，第二栅极330可包括通过与栅极导电层332不同的工艺形成的氢阻挡层。例如，如图11所示，在根据本发明又一示例性实施方式的显示设备中，第二栅极330可包括依次叠置的第一氢阻挡层331、栅极导电层332和第二氢阻挡层333，并且第二氢阻挡层333可包括尖端区域(tip region)333p，其在栅极导电层332的向外方向上突出，即，突出到栅极导电层332的外部。第二氢阻挡层333可具有比栅极导电层332更大的宽度。可通过用于在形成有第一氢阻挡层331和栅极导电层332的器件基板100上形成阻挡材料层的工艺以及用于图案化阻挡材料层的工艺，形成第二氢阻挡层333。因此，在根据本发明又一示例性实施方式的显示设备中，可以将通过第二栅极330阻挡氢的区域最大化。
图12是在根据本发明另一示例性实施方式的显示设备中的第二薄膜晶体管300的剖视图。现在将参照图7和图12描述第二薄膜晶体管300，并且将省略或将简要进行其重复描述。
参照图12，在根据本发明另一示例性实施方式的显示设备中，第二栅极330可包括第一氢阻挡层331和栅极导电层332。此外，可在第一氢阻挡层331的两侧上设置短路防止图案370。短路防止图案370可包括位于第一氢阻挡层331的左侧上的第一短路防止图案371和位于第一氢阻挡层331的右侧上的第二短路防止图案372。
第一氢阻挡层331可与栅极导电层332交叠。第一短路防止图案371和第二短路防止图案372可不与栅极导电层332交叠。因此，第一氢阻挡层331的顶表面可接触栅极导电层332，并且第一氢阻挡层331的底表面可接触第二栅极绝缘膜114。短路防止图案370的顶表面可接触第二层间绝缘膜115，并且短路防止图案370的底表面可接触第二栅极绝缘膜114。短路防止图案370可接触第一氢阻挡层331的两个侧表面。
第一短路防止图案371和第二短路防止图案372可包括与第一氢阻挡层331不同的材料。例如，当第一氢阻挡层331包括钛(Ti)时，第一短路防止图案371和第二短路防止图案372可包括基于钛氧化物(TiOx)的材料。
因此，在根据本发明另一示例性实施方式的显示设备中，短路防止图案370可防止在第二栅极330和第二半导体图案310之间出现电短路。因此，在根据本发明另一示例性实施方式的显示设备中，可有效提高驱动电路的可靠性。
在根据本发明示例性实施方式的显示设备中，第二半导体图案310的第二源极区域310S、第二沟道区域310C和第二漏极区域310D可并排设置在第一方向X上，与第二半导体图案310的第二沟道区域310C交叠的第二栅极330可在与第一方向X垂直的第二方向Y上延伸。例如，如图1和图13所示，在根据本发明示例性实施方式的显示设备中，第二栅极绝缘膜114和第二栅极330可在第二方向Y上延伸，并且可叠置在第二半导体图案310上。因此，参照图13，第二栅极330可与第二半导体图案310的两个侧表面交叠。因此，在根据本发明示例性实施方式的显示设备中，通过第二栅极330在第二半导体图案310中形成的电子的移动路径可增大。因此，在根据本发明示例性实施方式的显示设备中，可改善驱动电路的操作特性。
根据本发明示例性实施方式的显示设备被描述为：驱动电路的第一薄膜晶体管200和第二薄膜晶体管300具有相同的结构。在根据本发明另一示例性实施方式的显示设备中，每个像素的驱动电路可包括与第二薄膜晶体管300具有不同结构的第一薄膜晶体管200。例如，如图14所示，在根据本发明另一示例性实施方式的显示设备中，每个像素的驱动电路可包括第一薄膜晶体管200、第二薄膜晶体管300和存储电容器400。第二薄膜晶体管300的第二半导体图案310可设置在与第一薄膜晶体管200的第一半导体图案210不同的层上。第一薄膜晶体管200的第一半导体图案210可不包括氧化物半导体。第一薄膜晶体管200的第一半导体图案210可包括多晶硅(poly-Si)。例如，第一半导体图案210可包括低温多晶硅(LTPS)。第一栅极绝缘膜111可延伸超出第一薄膜晶体管200的半导体图案210。第一薄膜晶体管200的第一源极250和第一漏极260可位于与第二薄膜晶体管300的第二源极350和第二漏极360相同的层中。例如，第二缓冲层(或第二缓冲绝缘膜)113可位于覆盖第一薄膜晶体管200的第一栅极230的第一层间绝缘膜112与第二薄膜晶体管300的第二半导体图案310之间。存储电容器400可位于基板100和第二缓冲层113之间。例如，存储电容器400可包括与第一薄膜晶体管200的第一栅极230位于相同层中的第一存储电极410、以及位于第一薄膜晶体管200的第一层间绝缘膜112与第二缓冲层113之间的第二存储电极420。第一存储电极410可包括与第一薄膜晶体管200的第一栅极230相同的材料。
根据本发明示例性实施方式的显示设备被描述为：连接至发光器件500的第二薄膜晶体管300包括第二半导体图案310。在根据本发明另一示例性实施方式的显示设备中，如图14所示，每个像素的发光器件500可电连接至包括由多晶硅形成的第一半导体图案210的第一薄膜晶体管200。例如，在根据本发明另一示例性实施方式的显示设备中，在位于每个像素中的驱动电路中包括第二半导体图案310的第二薄膜晶体管300可以是用于控制第一薄膜晶体管200的开/关的开关薄膜晶体管。第一薄膜晶体管200可以是用于向发光器件500提供电流的驱动薄膜晶体管。
图15是示出根据本发明另一示例性实施方式的显示设备的剖视图。
参照图15，根据本发明另一示例性实施方式的显示设备可包括：基板100、第一缓冲层110、第一栅极绝缘膜111、第一层间绝缘膜112、第二缓冲层113、第二栅极绝缘膜114、第二层间绝缘膜115、涂覆层130、堤绝缘膜140、间隔件150、辅助电极160、连接电极170、短路防止图案370、第一薄膜晶体管200、第二薄膜晶体管300、存储电容器400、发光器件500和封装元件600。
基板100可支撑显示设备的各种组件。基板100可由玻璃或具有柔性的塑料材料形成。当基板100由塑料材料形成时，其例如可以由聚酰亚胺(PI)形成。当基板100由聚酰亚胺(PI)形成时，可在基板100下方设置由玻璃制成的支撑基板的状态下执行用于形成显示设备的工艺，并且可在完成用于形成显示设备的工艺之后释放支撑基板。并且，在释放支撑基板之后，可在基板100的下方设置用于支撑基板100的背板。
当基板100由聚酰亚胺(PI)形成时，湿气可穿过由聚酰亚胺(PI)形成的基板100，并且可渗透到第一薄膜晶体管200或发光器件500，从而可使显示设备的性能劣化。在根据本发明另一示例性实施方式的显示设备中，为了防止显示设备的性能由于湿气的渗透而劣化，基板100可具有在两个聚酰亚胺(PI)膜之间插置有无机膜的结构。因此，在根据本发明的显示设备中，通过防止湿气穿过下部的聚酰亚胺(PI)膜，可提高显示设备的可靠性。
此外，当在两个聚酰亚胺(PI)膜之间未形成无机膜时，在下部的聚酰亚胺(PI)膜中充入的电荷可形成反馈偏置(back bias)，这可不利地影响第一薄膜晶体管200或第二薄膜晶体管300。因此，需要形成另一金属层，以便阻挡充入到聚酰亚胺(PI)膜中的电荷。但是，根据本发明另一示例性实施方式的显示设备可包括在两个聚酰亚胺(PI)膜之间插置的无机膜。由此，在根据本发明另一示例性实施方式的显示设备中，在下部的聚酰亚胺(PI)膜中充入的电荷可被阻挡，从而可提高产品的可靠性。无机膜可形成为硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者可形成为硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。无机膜例如可由硅石或二氧化硅(SiO2)形成。此外，由于可省略用于形成用来阻挡聚酰亚胺(PI)膜中充入的电荷的金属层的工艺，所以可简化工艺，并且可降低制造成本。
第一缓冲层110可形成在基板100的整个表面上。第一缓冲层110可形成为硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者可形成为硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。根据本发明的示例性实施方式，第一缓冲层110可形成为交替形成有硅氧化物(SiOx)和硅氮化物(SiNx)的多层结构。例如，第一缓冲层110可包括“n+1”个层。在此，“n”可以是包括0的偶数，比如0、2、4、6、8。当“n”是0时，第一缓冲层110形成为单层结构。在这种情形下，第一缓冲层110可以是硅氮化物(SiNx)膜或硅氧化物(SiOx)膜。当“n”是2时，第一缓冲层110可形成为三层结构。当第一缓冲层110形成为三层结构时，上层和下层可形成为硅氧化物(SiOx)膜，设置在上层和下层之间的中间层可形成为硅氮化物(SiNx)膜。当“n”是4时，第一缓冲层110可形成为五层结构。
当第一缓冲层110形成为交替形成有硅氧化物(SiOx)和硅氮化物(SiNx)的多层结构时，第一缓冲层110的最上层和最下层可由硅氧化物(SiOx)材料形成。例如，由多层构成的第一缓冲层110可包括与第一薄膜晶体管220的第一半导体图案210接触的上层、与基板110接触的下层、以及设置在上层和下层之间的中间层。上层和下层可由硅氧化物(SiOx)材料形成。在形成为多层结构的第一缓冲层110中，上层可形成为具有比下层和中间层更大的厚度。
第一薄膜晶体管200可设置在第一缓冲层110上。第一薄膜晶体管200可包括第一半导体图案210、第一栅极230、第一源极250和第一漏极260。然而，本发明不限于此。第一源极250可以是漏极，第一漏极260可以是源极。
第一薄膜晶体管200的第一半导体图案210可设置在第一缓冲层110上。第一半导体图案210可包括多晶硅(poly-Si)。例如，第一半导体图案210可包括低温多晶硅(LTPS)。由于多晶硅材料具有高迁移率(100cm2/Vs或更高)、低功耗和高可靠性的特性，其可应用于栅极驱动器和/或驱动元件的多路复用器(MUX)，其中驱动元件用于驱动显示元件的薄膜晶体管。在根据本发明示例性实施方式的显示设备中，可将多晶硅材料应用于驱动薄膜晶体管的半导体图案。然而，本发明不限于此。例如，多晶硅材料还可应用于开关薄膜晶体管的半导体图案。根据本发明的示例性实施方式，应用第一薄膜晶体管200的第一半导体图案210作为驱动薄膜晶体管的半导体图案。因此，第一薄膜晶体管200可以是电连接至第一电极510并向发光器件500提供电流的驱动薄膜晶体管。非晶硅(a-Si)材料可沉积在第一缓冲层110上，可通过结晶化工艺形成多晶硅层。可通过图案化多晶硅层形成第一半导体图案210。
第一半导体图案210可包括：沟道区域210C，其中在驱动第一薄膜晶体管200时形成沟道；以及第一源极区域210S和第一漏极区域210D，其设置在第一沟道区域210C的两侧上。第一源极区域210S可以是连接至第一源极250的第一半导体图案210的一部分，第一漏极区域210D可以是连接至第一漏极260的第一半导体图案210的一部分。可通过在第一半导体图案210上执行离子掺杂(杂质掺杂)来形成第一源极区域210S和第一漏极区域210D。可通过在多晶硅材料上执行离子掺杂来产生第一源极区域210S和第一漏极区域210D，第一沟道区域210C可以是包括未掺杂的多晶硅材料的其余部分。
第一栅极绝缘膜111可设置在第一薄膜晶体管200的第一半导体图案210上。第一栅极绝缘膜111可形成为硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或可形成为硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。
第一薄膜晶体管200的第一栅极230和存储电容器400的第一存储电极410可设置在第一栅极绝缘膜111上。
第一栅极230和第一存储电极410可形成为包括选自钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金组成的集合中的材料的单层或多层结构。
第一层间绝缘膜112可设置在第一栅极绝缘膜111、第一栅极230和第一存储电极410。第一层间绝缘膜112可形成为包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者可形成为包括硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。
存储电容器400的第二存储电极420可设置在第一层间绝缘膜112上。第二存储电极420可形成为包括选自钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金组成的集合中的材料的单层或多层结构。第二存储电极420可与第一存储电极410交叠，其中插置有第一层间绝缘膜112。第二存储电极420可由与第一存储电极410相同的材料形成。根据显示设备的驱动特性和薄膜晶体管的结构及类型，可省略第二存储电极420。
第二缓冲层113可设置在第一层间绝缘膜112和第二存储电极420上。第二缓冲层113可形成为包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者可形成为包括硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。
第二薄膜晶体管300的第二半导体图案310可设置在第二缓冲层113上。第二半导体图案310可以是由氧化物半导体形成的氧化物半导体图案。第二薄膜晶体管300可包括第二半导体图案310、第二栅极330、第二源极350和第二漏极360。可选地，第二源极350可以是漏极，第二漏极360可以是源极。
第二半导体图案310可包括：第二沟道区域310C，其中在驱动第二薄膜晶体管300时形成沟道；以及第二源极区域310S和第二漏极区域310D，其形成在第二沟道区域310C的两侧上。第二源极区域310S可以是连接至第二源极350的第二半导体图案310的一部分，并且第二漏极区域310D可以是连接至第二漏极360的第二半导体图案310的一部分。
由于第二半导体图案310的氧化物半导体材料具有比多晶硅材料更大的带隙，所以电子在截止状态几乎不穿过带隙，因此截止电流很低。因此，包括由氧化物半导体形成的有源层的薄膜晶体管可适用于具有较短导通时间和较长截止时间的开关薄膜晶体管。然而，本发明不限于此。例如，包括由氧化物半导体形成的有源层的薄膜晶体管也可适用于驱动薄膜晶体管。此外，由于截止电流很低，所以可减小辅助电容的大小，由此薄膜晶体管适用于高分辨率显示元件。参照图15，包括氧化物半导体的第二薄膜晶体管300用作显示设备的开关薄膜晶体管。第二半导体图案310可以由金属氧化物形成。例如，第二半导体图案310可由诸如铟镓锌氧化物(IGZO)之类的各种金属氧化物中的任意金属氧化物形成。尽管在各种金属氧化物之中，将第二薄膜晶体管300的第二半导体图案310描述为形成为IGZO层，但是本发明不限于此。例如，第二薄膜晶体管300的第二半导体图案310可由IGZO之外的诸如铟锌氧化物(IZO)、铟镓锡氧化物(IGTO)或铟镓氧化物(IGO)之类的各种金属氧化物中的任意金属氧化物形成。
第二栅极绝缘膜114和第二栅极330可形成在第二半导体图案310上。第二栅极330可与第二半导体图案310交叠，其间插置有第二栅极绝缘膜114。例如，第二栅极330可与第二半导体图案310的第二沟道区域310C交叠，其间插置有第二栅极绝缘膜114。
第二栅极绝缘膜114可设置在第二半导体图案310上。第二栅极绝缘膜114可形成为包括硅氮化物(SiNx)或硅氧化物(SiOx)的单层结构，或者可形成为包括硅氮化物(SiNx)和硅氧化物(SiOx)的多层结构。第二栅极绝缘膜114可与第二半导体图案310的第二沟道区域310C交叠，并且可被图案化为暴露第二源极区域310S和第二漏极区域310D。
第二栅极330可设置在第二栅极绝缘膜114上。第二栅极330可与第二栅极绝缘膜114和第二沟道区域310C交叠。
第二栅极330可包括栅极导电层332和第一氢阻挡层331。第一氢阻挡层331可设置在第二栅极绝缘膜114上，栅极导电层332可设置在第一氢阻挡层331上。因此，栅极导电层332可与第二栅极绝缘膜114和第二沟道区域310C交叠，其间插置有第一氢阻挡层331。
第一氢阻挡层331可防止由后续工艺形成的组件产生的氢渗透到第二半导体图案310的第二沟道区域310C。例如，第一氢阻挡层331可包括氢储存材料或氢阻挡材料。第一氢阻挡层331可包括导电材料。例如，第一氢阻挡层331可以是能够与氢(H)稳定组合的金属材料。例如，第一氢阻挡层331可以是诸如钛(Ti)、钙(Ca)、钇(Y)、镁(Mg)、钽(Ta)或钒(V)之类的金属材料。可选地，第一氢阻挡层331可以是包含钛(Ti)的合金。
第一氢阻挡层331可与第二栅极绝缘膜114的顶表面直接接触。在第一方向X上，第一氢阻挡层331的底表面的宽度可小于第二栅极绝缘膜114的顶表面的宽度。
第一氢阻挡层331的两个侧表面相比第二栅极绝缘膜114的两个侧表面可进一步向内设置。
第二栅极绝缘膜114可具有从第二栅极330的两端突出、且不与第二栅极330交叠的突出部分。如图3所示，第二栅极绝缘膜114可在不与第一氢阻挡层331交叠的条件下延伸。因此，第二栅极绝缘膜114可具有从第二栅极330的第一氢阻挡层331的两端突出的突出部分。例如，第二栅极绝缘膜114的侧表面114s相比第一氢阻挡层331的侧表面331s可进一步向外设置。因此，第二栅极绝缘膜114可具有从第一氢阻挡层331的侧表面331s突出的突出部分。第二栅极绝缘膜114的突出部分不与第一氢阻挡层331交叠。
参照图15，在根据本发明另一示例性实施方式的显示设备中，可在第一氢阻挡层331的两侧上形成短路防止图案370。短路防止图案370可包括位于第一氢阻挡层331的左侧上的第一短路防止图案371和位于第一氢阻挡层331的右侧上的第二短路防止图案372。例如，第一短路防止图案371和第二短路防止图案372可位于第二栅极绝缘膜114的突出部分处。因此，短路防止图案370可位于第二栅极绝缘膜114的突出部分处。
第一氢阻挡层331可与栅极导电层332交叠。第一短路防止图案371和第二短路防止图案372可不与栅极导电层332交叠。因此，第一氢阻挡层331的顶表面可与栅极导电层332接触，第一氢阻挡层331的底表面可与第二栅极绝缘膜114接触。短路防止图案370的顶表面可与第二层间绝缘膜115接触，短路防止图案370的底表面可与第二栅极绝缘膜114接触。短路防止图案370可与第一氢阻挡层331的两个侧表面接触。
第一短路防止图案371和第二短路防止图案372可包括与第一氢阻挡层331不同的材料。例如，当第一氢阻挡层331包括钛(Ti)时，第一短路防止图案371和第二短路防止图案372可包括基于钛氧化物(TiOx)的材料。
因此，在根据本发明另一示例性实施方式的显示设备中，通过短路防止图案370可防止在第二栅极330和氧化物半导体图案310之间的电短路。因此，在根据本发明另一示例性实施方式的显示设备中，可有效提高驱动电路的可靠性。
例如，可执行湿蚀刻工艺以在第二栅极绝缘膜114上形成第二栅极330。在用于形成第二栅极330的湿蚀刻工艺期间，可通过蚀刻剂在第二栅极绝缘膜114的侧表面114s上沉积氧化物半导体图案310的材料。例如，氧化物半导体图案310中包括的铟(In)可沉积在第二栅极绝缘膜114的侧表面114s上，并且可保留下来成为残留膜。由于沉积在第二栅极绝缘膜114的侧表面114s上的残留铟(In)膜，在氧化物半导体图案310和第二栅极330之间可出现电短路。然而，在根据本发明示例性实施方式的显示设备中，通过在第一氢阻挡层331的相对两侧上形成短路防止图案370，可防止由于残留铟(In)膜导致在氧化物半导体图案310和第二栅极330之间出现电短路。
在第一氢阻挡层331上的栅极导电层332可包括金属材料。栅极导电层332的电阻可低于第一氢阻挡层331的电阻。例如，栅极导电层332可包括诸如钼(Mo)、铝(Al)、铬(Cr)、钨(W)或铜(Cu)之类的金属。栅极导电层332的厚度可大于第一氢阻挡层331的厚度。因此，在根据本发明示例性实施方式的显示设备中，可使由于第一氢阻挡层331导致的信号延迟最小化。
与第一氢阻挡层331相比，栅极导电层332的诸如(Mo)、铝(Al)、铬(Cr)、钨(W)或铜(Cu)之类的金属可与氢(H)不稳定组合。在用于在栅极导电层332上形成第二层间绝缘膜115的沉积工艺期间，腔室中的氢(H)可与栅极导电层332的金属材料不稳定组合。在栅极导电层332的金属材料与氢(H)之间的不稳定组合可在作为后续工艺的热处理工艺中释放。当栅极导电层332的金属与氢(H)之间的组合被释放时，从栅极导电层332释放的氢(H)可渗透到第二薄膜晶体管300的第二半导体图案310。渗透到第二半导体图案310中的氢(H)可在第二半导体图案310中经历再次氢化，这可导致第二薄膜晶体管300的特性的劣化。
因此，在栅极导电层332的底表面与第二栅极绝缘膜114的顶表面之间设置的第一氢阻挡层331可与从栅极导电层332释放的氢(H)组合。由此，由能够与氢(H)稳定组合的金属材料形成的第一氢阻挡层331可与制造第一氢阻挡层331的工艺中产生的氢(H)稳定地组合，由此可防止氢(H)渗透到第二半导体图案310的第二沟道区域310C中。此外，可防止第二沟道区域310C的再次氢化，由此防止第二薄膜晶体管300的特性的劣化。
栅极导电层332可与第一氢阻挡层331一起形成。例如，栅极导电层332的侧表面可与第一氢阻挡层331的侧表面接续地对准，而在其间没有台阶部分。因此，第一氢阻挡层331的顶表面的宽度和栅极导电层332的底表面的宽度可相同。
第二层间绝缘膜115可设置在第二栅极330、第二半导体图案310和第二缓冲绝缘膜113上。第二层间绝缘膜115可形成为包括基于硅氧化物(SiOx)的材料或基于硅氮化物(SiNx)的材料的单层结构，或者可形成为包括基于硅氧化物(SiOx)的材料和基于硅氮化物(SiNx)的材料的多层结构。
可通过蚀刻第二层间绝缘膜115形成用于暴露第二薄膜晶体管300的第二半导体图案310的接触孔。例如，可在第二层间绝缘膜115中形成用于暴露第二半导体图案310的第二源极区域310S和第二漏极区域310D的接触孔。
此外，通过蚀刻第二层间绝缘膜115、第二缓冲绝缘膜113、第一层间绝缘膜112和第一栅极绝缘膜111，可形成用于暴露第一薄膜晶体管200的第一半导体图案210的接触孔。例如，可通过蚀刻第二层间绝缘膜115、第二缓冲绝缘膜113、第一层间绝缘膜112和第一栅极绝缘膜111，形成用于暴露第一半导体图案210的第一源极区域210S和第一漏极区域210D的接触孔。
此外，可通过蚀刻第二层间绝缘膜115和第二缓冲绝缘膜113形成用于暴露第二存储电极420的接触孔。
可在第二层间绝缘膜115上设置连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、以及第二薄膜晶体管300的第二源极350和第二漏极360。
第一薄膜晶体管200的第一源极250和第一漏极260可通过形成在第二层间绝缘膜115、第二缓冲绝缘膜113、第一层间绝缘膜112和第一栅极绝缘膜111中的接触孔，连接至第一半导体图案210的第一源极区域210S和第一漏极区域210D。
第二薄膜晶体管300的第二源极350和第二漏极360可通过形成在第二层间绝缘膜115中的接触孔连接至第二半导体图案310的第二源极区域310S和第二漏极区域310D。
连接电极170可电连接至第二薄膜晶体管300的第二源极350。可选地，连接电极170可连接至第二薄膜晶体管300的第二漏极360。连接电极170可通过形成在第二层间绝缘膜115和第二缓冲绝缘膜113中的接触孔电连接至存储电容器400的第二存储电极420。因此，连接电极170可将存储电容器400电连接至第二薄膜晶体管300。连接电极170可集成地连接至第二薄膜晶体管300的第二源极350。可选地，连接电极170可集成地连接至第二薄膜晶体管300的第二漏极360。
连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、以及第二薄膜晶体管300的第二源极350和第二漏极360可通过相同的工艺形成。连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、以及第二薄膜晶体管300的第二源极350和第二漏极360可由相同的材料形成，并且可设置在相同层中。例如，如图15所示，连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、以及第二薄膜晶体管300的第二源极350和第二漏极360可设置为与第二层间绝缘膜115的顶表面接触。连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、以及第二薄膜晶体管300的第二源极350和第二漏极360可形成为包括选自钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金组成的集合中的材料的单层或多层结构。
涂覆层130可形成在连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、第二薄膜晶体管300的第二源极350和第二漏极360、以及第二层间绝缘膜115上。涂覆层130可包括第一涂覆层131和第二涂覆层132。
第一涂覆层131可设置在连接电极170、第一薄膜晶体管200的第一源极250和第一漏极260、第二薄膜晶体管300的第二源极350和第二漏极360、以及第二层间绝缘膜115上。
可在第一涂覆层131中形成用于暴露第一薄膜晶体管200的第一漏极260的接触孔。然而，本发明不限于此。可在第一涂覆层131中形成用于暴露第一薄膜晶体管200的第一源极250的接触孔。第一涂覆层131可以是有机材料层。例如，第一涂覆层131可以由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂之类的有机材料形成。
辅助电极160可设置在第一涂覆层131上。辅助电极160可通过第一涂覆层131中的接触孔连接至第一薄膜晶体管200的第一漏极260。辅助电极160可将第一薄膜晶体管200电连接至第一电极510。辅助电极160可形成为包括选自钼(Mo)、铜(Cu)、钛(Ti)、铝(Al)、铬(Cr)、金(Au)、镍(Ni)、钕(Nd)及其合金组成的集合中的材料的单层或多层结构。辅助电极160可由与第一薄膜晶体管200的第一源极250和第一漏极260相同的材料形成。
第二涂覆层132可设置在辅助电极160和第一涂覆层131上。如图15所示，可在第二涂覆层132中形成用于暴露辅助电极160的接触孔。第二涂覆层132可以是有机材料层。例如，第二涂覆层132可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂之类的有机材料形成。
发光器件500的第一电极510可设置在第二涂覆层132上。第一电极510可通过形成在第二涂覆层132中的接触孔电连接至辅助电极160。因此，第一电极510可通过形成在第二涂覆层132中的接触孔连接至辅助电极160，由此可电连接至第一薄膜晶体管200。连接至第一电极510的第一薄膜晶体管200可以是向发光器件500提供电流的驱动薄膜晶体管。
第一电极510可形成为包括透明导电膜和具有高反射效率的不透明导电膜的多层结构。透明导电膜可由具有相对较高的功函数的材料，比如铟锡氧化物(ITO)或铟锌氧化物(IZO)形成。不透明导电膜可形成为包括选自铝(Al)、银(Ag)、铜(Cu)、铅(Pb)、钼(Mo)、钛(Ti)及其合金组成的集合中的材料的单层或多层结构。例如，第一电极510可形成为如下结构：透明导电膜、不透明导电膜和透明导电膜依次形成。然而，本发明不限于此。例如，可依次形成透明导电膜和不透明导电膜。
由于根据本发明示例性实施方式的显示设备是顶发光型显示设备，第一电极510可以是阳极。当显示设备是底发光型时，设置在第二涂覆层132上的第一电极510可以是阴极。
堤绝缘膜140可设置在第一电极510和第二涂覆层132上。可在堤绝缘膜140中形成用于暴露第一电极510的开口。堤绝缘膜140可限定显示设备的发光区域，因此可称为像素限定膜。可在堤绝缘膜140上进一步设置间隔件150。可在第一电极510上进一步设置发光器件500的发光层520。
发光层520可被构造为：将空穴层(HL)、发光材料层(EML)和电子层(EL)按顺序或者按照相反的顺序形成在第一电极510上。
发光层520可包括第一发光层和第二发光层，其间插置有电荷生成层(CGL)。在这种情形下，第一发光层和第二发光层中的任一个的发光材料层可产生蓝色光，第一发光层和第二发光层中的其余一个的发光材料层可产生黄绿色光，由此可通过第一发光层和第二发光层产生白色光。由于通过第一发光层和第二发光层产生的白色光被引入到位于发光层上的滤色器，因此可实现彩色图像。可选地，可以按照如下方式实现彩色图像：每个发光层在不具有单独滤色器的条件下产生对应于每个子像素的有色光。例如，红色(R)子像素的发光层可产生红色光，绿色(G)子像素的发光层可产生绿色光，蓝色(B)子像素的发光层可产生蓝色光。
参照图15，可在发光层520上进一步设置发光器件500的第二电极530。第二电极530可与第一电极510交叠，其间插置有发光层520。在根据本发明示例性实施方式的显示设备中，第二电极530可以是阴极。
可在第二电极530上进一步设置用于防止湿气渗透的封装构件600。封装构件600可包括第一封装层610、第二封装层620和第三封装层630。第二封装层620可包括与第一封装层610和第三封装层630不同的材料。例如，第一封装层610和第三封装层630可以是由无机绝缘材料形成的无机绝缘膜，第二封装层620可以是由有机绝缘材料形成的有机绝缘膜。封装构件600的第一封装层610可设置在第二电极530上。第二封装层620可设置在第一封装层610上。第三封装层630可设置在第二封装层620上。
封装构件600的第一封装层610和第三封装层630可由诸如硅氮化物(SiNx)或硅氧化物(SiOx)的无机材料形成。封装构件600的第二封装层620可由诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂之类的有机材料形成。
根据本发明示例性实施方式的显示设备可描述如下：
根据本发明示例性实施方式的显示设备可包括：设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案包括设置在源极区域和漏极区域之间的沟道区域；与所述氧化物半导体图案的沟道区域交叠的栅极，所述栅极具有叠置有第一氢阻挡层和栅极导电层的结构；以及设置在所述氧化物半导体图案和所述栅极之间的栅极绝缘膜，所述栅极绝缘膜暴露所述氧化物半导体图案的源极区域和漏极区域，其中所述栅极可暴露所述栅极绝缘膜的与所述源极区域邻近的一部分以及所述栅极绝缘膜的与所述漏极区域邻近的一部分。
根据本发明的示例性实施方式，所述栅极导电层的侧表面可与所述第一氢阻挡层的侧表面垂直地对准。
根据本发明的示例性实施方式，所述栅极绝缘膜可包括位于由所述栅极暴露的区域中的多个台阶部分。
根据本发明的示例性实施方式，所述栅极可包括与所述台阶部分分隔开的侧表面。
根据本发明的示例性实施方式，所述第一氢阻挡层可设置在所述栅极绝缘膜和所述栅极导电层之间。
根据本发明的示例性实施方式，所述第一氢阻挡层可与所述栅极绝缘膜接触。
根据本发明的示例性实施方式，所述栅极还可包括第二氢阻挡层。所述栅极导电层可设置在所述第一氢阻挡层和所述第二氢阻挡层之间。
根据本发明的示例性实施方式，所述第二氢阻挡层可包括尖端区域，所述尖端区域突出到所述栅极导电层的外部。
根据本发明示例性实施方式的显示设备可包括：设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案包括在第一方向上彼此并行地布置的源极区域、沟道区域和漏极区域；设置在所述氧化物半导体图案的沟道区域上的栅极绝缘膜；以及设置在所述栅极绝缘膜上的栅极，所述栅极在垂直于所述第一方向的第二方向上延伸，其中所述栅极可具有叠置有氢阻挡层和栅极导电层的结构，其中所述栅极在所述第一方向上的长度可短于所述栅极绝缘膜在所述第一方向上的长度。
根据本发明的示例性实施方式，所述氢阻挡层的厚度可小于所述栅极导电层的厚度。
根据本发明的示例性实施方式，所述栅极在所述第二方向上的长度可长于所述栅极绝缘膜在所述第二方向上的长度。
根据本发明的示例性实施方式，所述栅极绝缘膜和所述栅极可叠置在沿所述第一方向延伸的氧化物半导体图案的侧表面上。
根据本发明的示例性实施方式，所述栅极导电层可在所述第一方向上具有比所述氢阻挡层短的长度。
根据本发明的示例性实施方式，所述栅极可暴露所述栅极绝缘膜的边缘，其中所述栅极绝缘膜可包括位于所述栅极的外部的多个台阶部分，其中所述氢阻挡层的侧表面可与每个所述台阶部分的侧壁垂直地对准。
根据本发明示例性实施方式的显示设备可包括：第一薄膜晶体管，所述第一薄膜晶体管包括具有多晶硅的第一半导体图案、与所述第一半导体图案交叠的第一栅极、以及连接至所述第一半导体图案的第一源极和第一漏极，其中在所述第一栅极和所述第一半导体图案之间插置有第一栅极绝缘膜；以及第二薄膜晶体管，所述第二薄膜晶体管包括具有氧化物半导体的第二半导体图案、与所述第二半导体图案交叠的第二栅极、以及连接至所述第二半导体图案的第二源极和第二漏极，其中在所述第二栅极和所述第二半导体图案之间插置有第二栅极绝缘膜，其中所述第二栅极可包括：设置在所述第二栅极绝缘膜上的栅极导电层；以及设置在所述栅极导电层和所述第二栅极绝缘膜之间的氢阻挡层，其中所述氢阻挡层的相对侧表面相比所述第二栅极绝缘膜的相对侧表面可进一步向内设置。
根据本发明的示例性实施方式，所述栅极导电层和所述氢阻挡层可包括彼此不同的金属材料。
根据本发明的示例性实施方式，所述栅极导电层的厚度可大于所述氢阻挡层的厚度。
根据本发明的示例性实施方式，所述氢阻挡层可包括钛(Ti)或钛合金。
根据本发明的示例性实施方式，所述第二栅极绝缘膜的顶表面可包括在不与所述氢阻挡层交叠的条件下延伸的突出部分。
根据本发明的示例性实施方式，所述第二栅极绝缘膜的突出部分可具有台阶部分。
根据本发明的示例性实施方式，所述第二栅极绝缘膜在其与所述氢阻挡层交叠的区域中可具有第一厚度，并且在其不与所述氢阻挡层交叠的区域中可具有第二厚度。
根据本发明的示例性实施方式，所述显示设备还可包括：短路防止图案，所述短路防止图案设置在所述第二栅极绝缘膜的突出部分上，其中所述短路防止图案可包括：第一短路防止图案，所述第一防止图案设置为接触所述氢阻挡层的左侧表面；以及第二短路防止图案，所述第二短路防止图案设置为接触所述氢阻挡层的右侧表面。
根据本发明的示例性实施方式，所述短路防止图案可包括基于钛氧化物(TiOx)的材料。
根据上面的描述将很清楚，在根据本发明示例性实施方式的显示设备中，氧化物半导体图案包括在用于形成栅极绝缘膜的工艺中导体化的源极区域和漏极区域，设置在栅极绝缘膜上的栅极包括相比栅极绝缘膜进一步向内设置的侧表面。因此，可防止由于形成栅极绝缘膜的工艺导致的薄膜晶体管的特性劣化。结果，可提高在根据本发明示例性实施方式的显示设备的每个像素中设置的驱动电路的可靠性。
尽管已经参照附图详细描述了本发明的示例性实施方式，但本发明不限于此，而是可以在不脱离本发明的技术构思的条件下实现为很多不同的形式。因此，提供本发明的示例性实施方式仅是示例性说明的目的，并非旨在限制本发明的技术精神。本发明的技术构思的范围不限于此。因此，应理解，上述示例性实施方式在所有方面都是示例性的，并非用于限制本发明。应当基于所附的权利要求书解释本发明的保护范围，在其效范围内的所有技术构思都应解释为落入本发明的范围内。

Claims (29)

1.一种显示设备，包括：
设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案包括设置在源极区域和漏极区域之间的沟道区域；
与所述氧化物半导体图案的沟道区域交叠的栅极，所述栅极具有叠置有第一氢阻挡层和栅极导电层的结构；以及
设置在所述氧化物半导体图案和所述栅极之间的栅极绝缘膜，所述栅极绝缘膜暴露所述氧化物半导体图案的源极区域和漏极区域，
其中所述栅极暴露所述栅极绝缘膜的与所述源极区域邻近的一部分以及所述栅极绝缘膜的与所述漏极区域邻近的一部分。
2.根据权利要求1所述的显示设备，其中所述栅极导电层的侧表面与所述第一氢阻挡层的侧表面垂直地对准。
3.根据权利要求1所述的显示设备，其中所述栅极绝缘膜包括位于由所述栅极暴露的区域中的多个台阶部分。
4.根据权利要求3所述的显示设备，其中所述栅极包括与所述台阶部分分隔开的侧表面。
5.根据权利要求1所述的显示设备，其中所述第一氢阻挡层设置在所述栅极绝缘膜和所述栅极导电层之间。
6.根据权利要求5所述的显示设备，其中所述第一氢阻挡层与所述栅极绝缘膜接触。
7.根据权利要求5所述的显示设备，其中所述栅极还包括第二氢阻挡层，其中所述栅极导电层设置在所述第一氢阻挡层和所述第二氢阻挡层之间。
8.根据权利要求7所述的显示设备，其中所述第二氢阻挡层包括尖端区域，所述尖端区域突出到所述栅极导电层的外部。
9.根据权利要求3所述的显示设备，其中所述氢阻挡层的侧表面相比每个所述台阶部分的侧壁进一步向内设置。
10.根据权利要求1所述的显示设备，其中所述栅极导电层的侧表面相比所述第一氢阻挡层的侧表面进一步向内设置。
11.一种显示设备，包括：
设置在器件基板上的氧化物半导体图案，所述氧化物半导体图案包括在第一方向上彼此并行地布置的源极区域、沟道区域和漏极区域；
设置在所述氧化物半导体图案的沟道区域上的栅极绝缘膜；以及
设置在所述栅极绝缘膜上的栅极，所述栅极在垂直于所述第一方向的第二方向上延伸，
其中所述栅极包括氢阻挡层和栅极导电层，
其中所述栅极在所述第一方向上的长度短于所述栅极绝缘膜在所述第一方向上的长度。
12.根据权利要求11所述的显示设备，其中所述氢阻挡层的厚度小于所述栅极导电层的厚度。
13.根据权利要求11所述的显示设备，其中所述栅极在所述第二方向上的长度长于所述栅极绝缘膜在所述第二方向上的长度。
14.根据权利要求13所述的显示设备，其中所述栅极绝缘膜和所述栅极叠置在沿所述第一方向延伸的氧化物半导体图案的侧表面上。
15.根据权利要求11所述的显示设备，其中所述栅极导电层在所述第一方向上具有比所述氢阻挡层短的长度。
16.根据权利要求15所述的显示设备，其中所述栅极暴露所述栅极绝缘膜的边缘，
其中所述栅极绝缘膜包括位于所述栅极的外部的多个台阶部分，
其中所述氢阻挡层的侧表面与每个所述台阶部分的侧壁垂直地对准。
17.根据权利要求11所述的显示设备，其中所述氢阻挡层的底表面在所述第一方向上具有比所述栅极绝缘膜的底表面小的宽度。
18.一种显示设备，包括：
第一薄膜晶体管，所述第一薄膜晶体管包括具有多晶硅的第一半导体图案、与所述第一半导体图案交叠的第一栅极、以及连接至所述第一半导体图案的第一源极和第一漏极，其中在所述第一栅极和所述第一半导体图案之间插置有第一栅极绝缘膜；以及
第二薄膜晶体管，所述第二薄膜晶体管包括具有氧化物半导体的第二半导体图案、与所述第二半导体图案交叠的第二栅极、以及连接至所述第二半导体图案的第二源极和第二漏极，其中在所述第二栅极和所述第二半导体图案之间插置有第二栅极绝缘膜，
其中所述第二栅极包括：
设置在所述第二栅极绝缘膜上的栅极导电层；以及
设置在所述栅极导电层和所述第二栅极绝缘膜之间的氢阻挡层，
其中所述氢阻挡层的相对侧表面相比所述第二栅极绝缘膜的相对侧表面进一步向内设置。
19.根据权利要求18所述的显示设备，其中所述栅极导电层和所述氢阻挡层包括彼此不同的金属材料。
20.根据权利要求18所述的显示设备，其中所述栅极导电层的厚度大于所述氢阻挡层的厚度。
21.根据权利要求19所述的显示设备，其中所述氢阻挡层包括钛(Ti)或钛合金。
22.根据权利要求19所述的显示设备，其中所述第二栅极绝缘膜的顶表面包括在不与所述氢阻挡层交叠的条件下延伸的突出部分。
23.根据权利要求22所述的显示设备，其中所述第二栅极绝缘膜的突出部分具有台阶部分。
24.根据权利要求23所述的显示设备，其中所述第二栅极绝缘膜在其与所述氢阻挡层交叠的区域中具有第一厚度，并且在其不与所述氢阻挡层交叠的区域中具有第二厚度。
25.根据权利要求22所述的显示设备，还包括：
短路防止图案，所述短路防止图案设置在所述第二栅极绝缘膜的突出部分上，
其中所述短路防止图案包括：
第一短路防止图案，所述第一防止图案设置为接触所述氢阻挡层的左侧表面；以及
第二短路防止图案，所述第二短路防止图案设置为接触所述氢阻挡层的右侧表面。
26.根据权利要求25所述的显示设备，其中所述短路防止图案包括基于钛氧化物(TiOx)的材料。
27.根据权利要求24所述的显示设备，其中所述第一厚度大于所述第二厚度。
28.根据权利要求25所述的显示设备，还包括设置在所述第二半导体图案和所述第二栅极上的层间绝缘膜，其中所述短路防止图案的顶表面接触所述层间绝缘膜，并且所述短路防止图案的底表面接触所述第二栅极绝缘膜。
29.根据权利要求25所述的显示设备，其中所述第一短路防止图案和第所述二短路防止图案包括与所述氢阻挡层不同的材料。
CN202010617571.5A 2019-07-04 2020-06-30 显示设备 Pending CN112186004A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0080636 2019-07-04
KR20190080636 2019-07-04
KR10-2019-0180098 2019-12-31
KR1020190180098A KR20210004795A (ko) 2019-07-04 2019-12-31 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN112186004A true CN112186004A (zh) 2021-01-05

Family

ID=73919591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010617571.5A Pending CN112186004A (zh) 2019-07-04 2020-06-30 显示设备

Country Status (2)

Country Link
US (1) US11616082B2 (zh)
CN (1) CN112186004A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
US20150221679A1 (en) * 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Manufacturing Method Thereof, Module, and Electronic Device
CN107017287A (zh) * 2015-10-27 2017-08-04 Nlt科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US20170338245A1 (en) * 2016-05-20 2017-11-23 Samsung Display Co., Ltd. Thin film transistor, a method of manufacturing the same, and a display apparatus including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI690085B (zh) 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
US9577110B2 (en) * 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
KR20150088103A (ko) 2014-01-23 2015-07-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR102517127B1 (ko) * 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
KR102477631B1 (ko) 2015-12-09 2022-12-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102448033B1 (ko) * 2015-12-21 2022-09-28 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 박막 트랜지스터 기판, 및 평판 표시 장치
US20180323246A1 (en) * 2017-05-02 2018-11-08 Shenzhen China Star Optoelectronics Technology Co., Ltd. Organic light-emitting diode display panel and manufacturing method thereof
JP6684769B2 (ja) 2017-09-28 2020-04-22 シャープ株式会社 アクティブマトリクス基板、液晶表示装置、有機ｅｌ表示装置およびアクティブマトリクス基板の製造方法
JP2019087552A (ja) 2017-11-01 2019-06-06 シャープ株式会社 薄膜トランジスタの製造方法、及び、薄膜トランジスタ
US11349032B2 (en) * 2017-12-22 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456793A (zh) * 2012-06-04 2013-12-18 三星显示有限公司 薄膜晶体管、薄膜晶体管阵列面板及其制造方法
US20150221679A1 (en) * 2014-02-05 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Manufacturing Method Thereof, Module, and Electronic Device
CN107017287A (zh) * 2015-10-27 2017-08-04 Nlt科技股份有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US20170338245A1 (en) * 2016-05-20 2017-11-23 Samsung Display Co., Ltd. Thin film transistor, a method of manufacturing the same, and a display apparatus including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
US11616082B2 (en) 2023-03-28
US20210005638A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
KR102248641B1 (ko) 유기전계 발광소자
US10937838B2 (en) Organic light emitting display device
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20150041511A (ko) 표시 장치 및 그 제조 방법
US20100193778A1 (en) Organic light emitting diode display and method of manufacturing the same
US20230207570A1 (en) Display Apparatus
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
CN112310151A (zh) 显示装置
CN111081734A (zh) 薄膜晶体管元件基板及其制造方法、和有机el显示装置
US20240128423A1 (en) Display apparatus having a substrate hole
US10847594B2 (en) Organic light emitting display device
CN111293125A (zh) 显示装置及其制造方法
KR102177587B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR101776039B1 (ko) 유기발광다이오드 표시장치
US11616082B2 (en) Display apparatus
EP4195277A1 (en) Display apparatus having an oxide semiconductor
US10153334B2 (en) Display apparatus and method of manufacturing the same
US11901398B2 (en) Display apparatus having a substrate hole
KR100490351B1 (ko) 유기전계 발광소자와 그 제조방법
US10497769B2 (en) Display device
KR20210083944A (ko) 유기 발광 표시 장치
CN114551501A (zh) 具有驱动电路和发光器件的显示设备
JP2020043181A (ja) 薄膜トランジスタ基板、及び、その製造方法、並びに、薄膜トランジスタ基板を用いた有機ｅｌ表示装置
CN118829284A (zh) 具有基板孔的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination