KR100490351B1 - 유기전계 발광소자와 그 제조방법 - Google Patents

유기전계 발광소자와 그 제조방법 Download PDF

Info

Publication number
KR100490351B1
KR100490351B1 KR10-2002-0039982A KR20020039982A KR100490351B1 KR 100490351 B1 KR100490351 B1 KR 100490351B1 KR 20020039982 A KR20020039982 A KR 20020039982A KR 100490351 B1 KR100490351 B1 KR 100490351B1
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
organic light
forming
Prior art date
Application number
KR10-2002-0039982A
Other languages
English (en)
Other versions
KR20040005421A (ko
Inventor
박용인
김성기
안태준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2002-0039982A priority Critical patent/KR100490351B1/ko
Publication of KR20040005421A publication Critical patent/KR20040005421A/ko
Application granted granted Critical
Publication of KR100490351B1 publication Critical patent/KR100490351B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 유기전계 발광소자에 관한 것으로, 특히 유기전계 발광소자의 제조공정을 단순화하는 방법과, 이러한 방법으로 제작된 유기전계 발광소자에 관한 것이다.
본 발명에 따른 유기전계 발광소자는 박막트랜지스터 어레이부의 상부에 제 1 전극과 유기 발광층과 제 2 전극을 포함하는 유기전계 발광부를 구성하는데 있어서, 유기 발광층과 접촉하는 제 1 전극의 양측을 부도체화 하여 제 1 전극의 양측으로 전하가 집중되는 현상을 막아 유기 발광층이 열화되는 것을 방지할 수 있다.
이와 같이 하면, 상기 제 1 전극의 양측에 전하 집중현상을 방지하기 위한 별도의 격벽을 형성하는 공정을 생략할 수 있고, 유기 발광층의 수명을 연장하여 제품의 경쟁력을 향상할 수 있다.

Description

유기전계 발광소자와 그 제조방법{The organic electro-luminescence device and method for fabricating of the same}
본 발명은 유기전계 발광소자에 관한 것으로 특히, 유기전계 발광소자의 공정을 단순화하는 방법과, 이러한 방법으로 제작된 유기전계 발광소자에 관한 것이다.
일반적으로, 유기전계 발광소자는 전자(electron) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자(electron)와 정공(hole)을 발광층 내부로 주입시켜, 주입된 전자(electron)와 정공(hole)이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 원리로 인해 종래의 박막 액정표시소자와는 달리 별도의 광원을 필요로 하지 않으므로 소자의 부피와 무게를 줄일 수 있는 장점이 있다.
상기 유기전계 발광소자를 구동하는 방식은 수동 매트릭스형(passive matrix type)과 능동 매트릭스형(active matrix type)으로 나눌 수 있다.
상기 수동 매트릭스형 유기전계 발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할 수록 개구율이 저하되는 단점이 있다.
따라서, 소형의 표시소자에 적용할 경우에는 수동 매트릭스형 유기전계발광소자를 사용하는 반면, 대면적의 표시소자에 적용할 경우에는 능동 매트릭스형 유기전계 발광소자를 사용한다.
이하, 도 1를 참조하여 종래의 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 설명한다.
도 1은 일반적인 능동 매트릭스형 유기전계 발광소자의 구성을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 유기전계 발광소자(9)는 투명한 제 1 기판(10)의 상부에 박막트랜지스터(T)어레이부(13)와, 박막트랜지스터 어레이부(13)의 상부에 제 1 전극(54)과 유기 발광층(58)과 제 2 전극(60)이 구성된다.
이때, 상기 발광층(58)은 적(R),녹(G),청(B)의 컬러를 표현하게 되는데, 일반적인 방법으로는 상기 각 화소(P)마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용한다.
상기 제 1 기판(10)이 흡습제(72)가 부착된 제 2 기판(78)과 실런트(80)를 통해 합착되므로서 캡슐화된 유기전계 발광소자(9)가 완성된다.
이때, 상기 흡습제(72)는 캡슐내부에 침투할 수 있는 수분과 산소를 제거하기 위한 것이며, 기판(78)의 일부를 식각하고 식각된 부분에 흡습제(72)를 채우고 테이프(75)로 고정한다.
도 2는 종래의 유기전계 발광소자의 한 화소를 확대하여 도시한 확대 평면도이다.
일반적으로, 능동 매트릭스형 유기전계 발광소자(9)는 기판(10)에 정의된 다수의 화소마다 스위칭 소자(TS)와 구동 소자(TD)와 스토리지 캐패시터(storage capacitor : C)로 구성되며, 동작의 특성에 따라 상기 스위칭 소자(TS) 또는 구동 소자(TD)는 각각 하나 이상의 박막트랜지스터의 조합으로 구성될 수 있다.
이때, 상기 기판(10)은 투명한 절연 기판을 사용하며, 그 재질로는 유리나 플라스틱을 예를 들 수 있다.
도시한 바와 같이, 기판(10)상에 서로 소정 간격 이격 하여 일 방향으로 구성된 다수의 게이트 배선(24)과, 상기 게이트 배선(24)과 절연막을 사이에 두고 서로 교차하는 데이터 배선(48)이 구성된다.
동시에, 상기 데이터 배선(48)과 평행하게 이격된 위치에 일 방향으로 전원 배선(28)이 구성된다.
이때, 상기 스위칭 소자(TS)와 구동 소자(TD)로 각각 게이트 전극(20,22)과 액티브층(12,14)과 소스 전극(40,44) 및 드레인 전극(42,46)을 포함하는 박막트랜지스터가 사용된다.
전술한 구성에서, 상기 스위칭 소자(TS)의 게이트 전극(20)은 상기 게이트 배선(24)과 연결되고, 상기 소스 전극(40)은 상기 데이터 배선(48)과 연결된다.
상기 스위칭 소자(TS)의 드레인 전극(42)은 상기 구동 소자(TD)의 게이트 전극(22)과 콘택홀(38)을 통해 연결된다.
상기 구동 소자(TD)의 소스 전극(44)은 상기 전원 배선(28)과 콘택홀(36)을 통해 연결된다.
또한, 상기 구동 소자(TD)의 드레인 전극(46)은 상기 전원 배선(28)과 데이터 배선(48)사이의 일부 영역인 화소부(P)에 구성된 양극 전극(유기 발광부의 제 1 전극)(54)과 접촉하여 구성한다.
이때, 상기 전원 배선(28)과 그 하부의 제 1 전극(15)은 서로 임의의 면적이 겹쳐져 스토리지 캐패시터(CST)를 형성한다.
전술한 구성에서, 전압이 인가되면 양극전극(54)의 양측 모서리(즉 평면적으로 양극전극 둘레(K)의 모서리부)로 전하가 집중되는 현상이 발생한다.
따라서, 이를 방지하기 위해, 상기 양극전극(54) 둘레를 덮는 뱅크 (bank)즉 격벽(미도시)을 형성하는 공정이 더욱 추가된다.
이하, 도 3a 내지 도 3h의 제조공정을 참조하여 상세히 설명한다.
도 3a 내지 도 3h는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단하여 종래의 공정 순서에 따라 도시한 공정 단면도이다.
(도 3a 내지 도 3h는 종래의 제조공정을 마스크 공정 순서로 설명한 것이며, 상기 마스크 공정이라 함은 기판에 형성된 박막층을 노광-현상-식각의 순서로 패터닝하는 공정을 의미한다.)
먼저, 도 3a는 제 1 마스크 공정 단계로, 공정에 앞서 기판(10)상에 스위칭부(S)와 구동부(D)와 스토리지부(C)와 화소부(발광부)(P)를 정의한다.
연속하여, 상기 기판(10)의 전면에 비정질 실리콘(a-Si:H)을 증착한 후, 탈수소화 공정과 열을 이용한 결정화 공정을 통해 폴리 실리콘층(미도시)을 형성한다.
상기 폴리 실리콘 층을 제 1 마스크 공정으로 패턴하여, 상기 스위칭부(S)와 구동부(D)에는 제 1, 2 액티브 패턴(12,14)과, 상기 스토리지부(S)에는 제 3 액티브 패턴인 제 1 전극(15)을 형성한다. 상기 제 1 전극은 제 3 액티브 패턴에 별도의 이온 도핑(ion doping)을 진행한 것이다.
상기 스위칭부(S)와 구동부(D)에 형성된 제 1, 2 액티브 패턴(12,14)은 각각 제 1 액티브 영역(12a,14a)과 제 2 액티브 영역(12b,14b)으로 정의된다.
연속하여, 상기 제 1, 2액티브 패턴(12,14)이 형성된 기판(10)의 전면에 절연물질을 증착하여 제 1 절연막인 게이트 절연막(16)을 형성하고 이것의 상부에 제1 금속층(18)을 적층한다.
도 3b는 제 2 마스크 공정 단계로, 상기 제 1 금속층을 제 2 마스크 공정으로 패턴하여, 상기 스위칭부(S)와 구동부(D)의 각 제 1 액티브 영역(12a,14a)에 게이트 전극(20, 22)과 상기 스위칭 부(S)의 게이트 전극(20)에 연결된 게이트 배선(도 2의 24)이 형성되는 공정이다.
다음으로, 상기 각 게이트 전극(20,22)을 도핑 방지막으로 하여 스위칭부의 제 2 액티브 영역(12b)과 상기 구동부(D)의 제 2 액티브 영역(14b)에 p+ 또는 n+를 도핑하여, 상기 각 제 2 액티브 영역이 오믹 콘택(ohmic contact)영역이 되도록 한다.
연속하여, 상기 게이트 전극(20,22)과 게이트 배선(도 2의 24)이 형성된 기판의 전면에 제 2 절연막인 층간 절연막(26)을 형성한다.
도 3c는 제 3 마스크 공정 단계로, 전원 배선(VDD line)을 형성하는 공정이다.
상기 층간 절연막(26)이 형성된 기판(10)의 전면에 제 2 금속층을 형성한 후 제 3 마스크 공정으로 패턴하여, 상기 게이트 배선(도 2의 24)과 교차하는 제 2 방향으로 연장된 전원 배선(28)을 형성한다.
도 3d는 제 4 마스크 공정 단계로, 상기 전원 배선(28)이 형성된 기판(10)의 전면에 제 3 절연막인 평탄화막(30)을 형성한 후 제 4 마스크 공정으로 패턴하여, 상기 스위칭부(S)에 형성한 게이트 전극(20)을 중심으로 양측의 제 2 액티브 영역(12b)을 각각 노출하는 제 1 콘택홀(32a)과 제 2 콘택홀(32b)과, 상기 구동부(D)에 형성한 게이트 전극(22)을 중심으로 양측의 제 2 액티브영역(14b)을 각각 노출하는 제 3 콘택홀(34a)과 제 4 콘택홀(34b)과, 상기 전원 배선(28)의 일부를 노출하는 제 5 콘택홀(36)과, 상기 구동부(D)의 게이트 전극(22)의 일부를 노출하는 제 6 콘택홀(38)을 형성한다.
도 3e는 제 5 마스크 공정 단계로, 상기 다수의 콘택홀이 형성된 제 3 절연막(30)이 형성된 기판(미도시)의 전면에 제 3 금속층을 형성하고 제 5 마스크 공정으로 패턴하여, 상기 스위칭부(S)의 제 2 액티브 영역(12b)과 각각 연결되는 소스 전극(40)과 드레인 전극(42)과, 상기 소스 전극(40)과 연결된 데이터 배선(48)을 형성한다.
동시에, 상기 구동부(D)의 제 2 액티브 영역(14b)과 각각 연결되는 소스 전극(44)과 드레인 전극(46)을 형성한다.
이때, 상기 소스 전극(44)은 전원 배선(28)과 연결된다.
전술한 바와 같은 공정으로, 상기 스위칭부(S)에는 스위칭 박막트랜지스터(TS)가 상기 구동부(D)에는 구동 박막트랜지스터(TD)가 형성된다.
도 3f는 제 6 마스크 공정 단계로, 상기 각 박막트랜지스터(TS,TD)의 소스 전극(40,44)과 드레인 전극(42,46)이 형성된 기판(10)의 전면에 질화 실리콘(SiO2)과 산화 실리콘(SiNX)을 포함하는 유기절연 물질 그룹 중 선택된 하나를 증착하여 제 4 절연막인 보호막(50)을 형성한다.
상기 보호막(50)을 제 6 마스크 공정으로 패턴하여, 상기 구동 박막트랜지스터(TD)를 구성하는 드레인 전극(46)의 일부를 노출하는 제 6 콘택홀(52)을 형성한다.
도 3g는 7마스크 공정으로, 상기 제 2 보호막(50)이 형성된 기판(10)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(46)과 접촉하면서 화소영역(P)에 형성되는 양극전극(anode electrode)(발광부의 제 1 전극)(54)을 형성한다.
다음으로, 도 3h는 8 마스크 공정으로, 상기 양극 전극(54)의 상부에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연 물질 그룹 중 선택된 하나를 증착하여 제 5 절연막인 뱅크(bank)(또는 격벽이라 칭함)(56)을 형성한다.
연속하여, 상기 제 3 보호막(56)을 제 8 마스크 공정으로 패턴하여, 상기 제 1 전극(54)을 노출하는 공정을 진행한다.
이때, 상기 제 3 보호막(56)은 이웃하는 화소의 제 1 전극(54) 사이를 절연하고, 도시하지는 않았지만 상기 각 배선의 일 끝단에 형성된 각 패드전극의 투명 단자 전극간의 절연을 목적으로 형성한다.
또한, 양극전극(54)의 모서리로 전하가 집중되어 상부에 구성될 유기 발광층을 열화하는 것을 방지하기 위한 목적으로 형성한다.
연속하여, 상기 제 5 절연막 사이로 노출된 양극 전극(54)의 상부에 발광층(58)과 음극 전극(cathode electrode)(발광부의 제 2 전극)(60)을 형성한다.
상기 음극 전극(60)은 전자 주입전극으로 알루미늄(Al)과 칼슘(Ca)과 마그네슘(Mg)중 선택된 하나로 형성하거나 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성할 수 있다.
전술한 공정을 통해 종래에 따른 능동 매트릭스형 유기전계 발광소자를 제작할 수 있다.
그러나, 전술한 바와 같은 종래의 유기전계 발광소자는 상기 양극 전극 둘레의 모서리부와 유기발광층 사이를 절연하기 위해 격벽을 형성하는 공정이 더욱 추가된다.
따라서, 공정 추가로 인한 공정 시간 지연과 비용이 상승하여 제품의 수율을 저하하는 문제가 있다.
본원 발명은 전술한 문제를 해결하기 위한 목적으로 제안된 것으로, 수소 플라즈마를 이용한 표면처리로, 상기 발광층의 하부에 구성된 제 1 전극 둘레를 부도체화 한다.
이와 같이 하면, 제 1 전극 둘레의 모서리부로 전하가 집중되는 현상을 방지 할 수 있으므로 상기 격벽을 별도로 형성하는 공정을 생략할 수 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계 발광소자는 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 스위칭 소자와; 상기 스위칭 소자의 드레인 전극과 접촉하는 게이트 전극과, 게이트 전극의 하부에 구성된 액티브층과, 액티브층과 접촉하는 소스 전극과 드레인 전극을 포함하는 구동 소자와; 상기 구동 소자의 소스전극과 접촉하면서, 상기 게이트 배선과 평행하게 구성된 전원 배선과; 상기 구동소자의 드레인 전극과 접촉하면서 화소부에 구성되고, 둘레가 부도체가 되도록 처리된 제 1 전극과; 상기 제 1 전극의 상부에 구성된 유기 발광층과; 상기 유기 발광층이 형성된 기판의 전면에 구성된 제 2 전극을 포함한다.
상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)이다.
상기 제 1 전극은 인듐-틴-옥사이드(ITO)이고, 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성하거나, 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성한다.
상기 전원배선의 하부에 n+ 또는 p+이온이 도핑된 다결정 패턴인 제 3 액티브 패턴을 더욱 구성한다.
이때, 상기 제 3 액티브패턴과 상기 전원배선의 일부가 겹쳐져 스토리지 캐패시터를 구성한다.
상기 제 1 전극 둘레의 부도체화는 수소 플라즈마에 의한 표면 처리로 이루어진다.
이때, 상기 부도체화된 제 1 전극 둘레의 너비는 10μm이하인 것을 특징으로 한다.
본 발명의 특징에 따른 유기전계 발광소자의 제조방법은 기판 상에 스위칭부와 구동부와 스토리지부와 화소부를 정의하는 단계와; 상기 스위칭부와 구동부와 스토리지부에 폴리 실리콘층으로 패턴된 제 1,2,3액티브 패턴을 형성하는 단계와; 상기 제 1,2,3 액티브 패턴이 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와; 상기 제 1 액티브 패턴과 제 2 액티브 패턴의 상부에 각각 제 1, 2 게이트 전극을 형성하고, 상기 제 1 게이트 전극과 연결된 게이트 배선을 형성하는 단계와; 상기 제 1, 제 2 게이트 전극을 중심으로 양측의 액티브 패턴에 불순물을 도핑하여 소스 영역과 드레인 영역을 각각 형성하는 단계와; 상기 제 1, 2 게이트 전극과 게이트 배선이 형성된 기판의 전면에 제 2 절연막인 층간 절연막을 형성하는 단계와;
상기 제 3 액티브 패턴 상부의 층간 절연막 상부에 전원 배선을 형성하는 단계와; 상기 전원 배선이 형성된 기판의 전면에 제 4 절연막을 형성하고 패턴하여, 상기 제 1, 제 2 액티브 패턴의 소스 및 드레인 영역과, 전원 배선의 일부를 노출하는 단계와; 상기 제 1 및 제 2 액티브 패턴의 소스 및 드레인 영역과 각각 접촉하는 소스 전극과 드레인 전극과 상기 스위칭 부의 소스 전극과 연결된 데이터 배선을 형성함에 있어서, 상기 제 1 액티브 패턴에 접촉하는 드레인 전극은 제 2 게이트 전극과 접촉하고, 상기 제 2 액티브 패턴에 접촉하는 소스 전극은 전원 배선과 접촉하도록 형성하는 단계와; 상기 데이터 배선과 소스 및 드레인 전극이 형성된 기판의 전면에 제 3 절연막인 보호막을 형성한 후 패턴하여, 상기 구동부의 드레인 전극 일부를 노출하는 단계와; 상기 화소부에 구성하면서 상기 노출된 드레인 전극과 접촉하는 제 1 전극을 형성하는 단계와; 상기 제 1 전극의 양측(평면적인 관점에서 제 1 전극의 둘레)을 부도체화 하는 단계와; 상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와; 상기 유기 발광층의 상부에 제 2 전극을 형성하는 단계를 포함한다.
본 발명의 특징에 따른 유기전계 발광소자의 제조방법은 기판 상에, 스위칭 소자와 이에 연결된 구동소자와 구동 소자와 연결된 게이트 배선 및 데이터 배선과, 상기 구동 소자와 연결된 전원 배선을 포함하는 박막트랜스터 어레이부를 형성하는 단계와; 상기 박막트랜지스터 어레이부가 구성된 기판의 전면에 전극층과 포토레지스트층을 적층하는 단계와; 상기 포토레지스트층의 상부에 마스크를 위치시키고, 하부 포토레지스트층을 노광하는 단계와; 상기 포토레지스트층을 현상하여 남겨진 PR층 사이로 노출된 전극층을 식각하여, 상기 구동 소자와 연결된 제 1 전극을 형성하는 단계와; 상기 제 1 전극 둘레의 PR층을 제거하여, 제 1 전극의 둘레를 노출하는 단계와; 상기 노출된 제 1 전극의 둘레를 표면 처리하여 부도체화 하는 단계와; 상기 남겨진 PR층을 제거한 제 1 전극의 상부에 유기 발광층을 형성하는 단계와; 상기 유기 발광층이 형성된 기판의 전면에 제 2 전극을 형성하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
-- 실시예 --
본원 발명의 특징은 화소마다 독립적으로 구성되는 양극 전극(발광부의 제 1 전극)의 둘레를 부도체화하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명에 따른 유기전계 발광소자의 제조방법을 설명한다.
도 4a 내지 도4h는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`을 따라 절단하여 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
(평면 구성은 종래와 동일하므로 종래의 도 2를 참조하여 설명한다. )
먼저, 도 4a는 제 1 마스크 공정으로서, 기판(100) 상에 스위칭부(S)와 구동부(D)와 스토리지부(C)와 화소부(발광부)(P)를 정의한다.
연속하여, 상기 기판(100)의 전면에 비정질 실리콘(a-Si:H)을 증착한 후 탈수소화 과정과 열을 이용한 결정화 공정을 진행하여 다결정 실리콘층을 형성한다.
상기 다결정 실리콘층을 제 1 마스크 공정으로 패턴하여, 상기 스위칭부(S)와 구동부(D)와 스토리지부(C)에 각각 제 1, 2, 3 액티브 패턴(112,114,115)을 형성한다.
이때, 상기 제 3 액티브패턴(115)은 이온 도핑(ion doping)을 통해 스토리지 제 1 전극이 된다.
상기 제 1, 2 액티브 패턴(112,114)은 각각 제 1 액티브 영역(112a,114a)과 제 2 액티브 영역(112b,114b)으로 정의 될 수 있다.
연속하여, 상기 제 1, 2, 3 액티브 패턴(112,114,115)이 형성된 기판(100)의 전면에 절연물질을 증착하여, 제 1 절연막인 게이트 절연막(116)을 형성하고 이것의 상부에 제 1 금속층(118)을 적층한다.
상기 게이트 절연막(116)은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 형성하며, 상기 제 1 금속층(118)은 알루미늄(Al)과 알루미늄 합금과 구리(Cu)와 텅스텐(W)과 탄탈륨(Ta)과 몰리브덴(Mo)을을 포함한 도전성 금속그룹 중 선택된 하나로 형성한다.
도 4b는 제 2 마스크 공정 단계로, 상기 제 1 금속층을 제 2 마스크 공정으로 패턴하여, 상기 스위칭부(S)와 구동부(D)의 각 제 1 액티브 영역(112a,114a)에 게이트 전극(120, 122)과, 상기 스위칭 부(S)의 게이트 전극(20)에 연결되는 게이트 배선(미도시)을 형성한다.
다음으로, 상기 각 게이트 전극(120,122)을 도핑 방지막으로 하여 스위칭부의 제 2 액티브 영역(112b)과 상기 구동부(D)의 제 2 액티브 영역(114b)에 p+ 또는 n+를 도핑하여, 오믹 콘택(ohmic contact)영역이 되도록 한다.
연속하여, 상기 게이트 전극(120,12)과 게이트 배선(미도시)이 형성된 기판(100)의 전면에 제 2 절연막인 층간 절연막(126)을 형성한다.
4c는 제 3 마스크 공정 단계로, 전원 배선(VDD line)을 형성하는 공정이다.
상기 층간 절연막(126)이 형성된 기판(100)의 전면에 제 2 금속층을 형성한 후 제 3 마스크 공정으로 패턴하여, 상기 게이트 배선(미도시)과 교차하는 전원 배선(128)을 형성한다.
도 4d는 제 4 마스크 공정 단계로, 상기 전원 배선(128)이 형성된 기판(100)의 전면에 제 3 절연막인 평탄화막(130)을 형성한 후 제 4 마스크 공정으로 패턴하여, 상기 스위칭부(S)에 형성한 게이트 전극(120)을 중심으로 양측의 제 2 액티브 영역(112b)을 각각 노출하는 제 1 콘택홀(132a)과 제 2 콘택홀(132b)과, 상기 구동부(D)에 형성한 게이트 전극(122)을 중심으로 양측의 제 2 액티브영역을 각각 노출하는 제 3 콘택홀(134a)과 제 4 콘택홀(134b)과, 상기 전원 배선(128)의 일부를 노출하는 제 5 콘택홀(136)과, 상기 구동부(D)의 게이트 전극(22)의 일부를 노출하는 제 6 콘택홀(138)을 형성한다.
도 4e는 제 5 마스크 공정 단계로, 상기 다수의 콘택홀이 형성된 제 3 절연막(130)이 형성된 기판(미도시)의 전면에 제 3 금속층을 형성하고 제 5 마스크 공정으로 패턴하여, 상기 스위칭부(S)의 제 2 액티브 영역(112b)과 각각 연결되는 소스 전극(140)과 드레인 전극(142)과, 상기 소스 전극(140)과 연결된 데이터 배선(148)을 형성한다.
동시에, 상기 구동부(D)의 제 2 액티브 영역(114b)과 각각 연결되는 소스 전극(144)과 드레인 전극(146)을 형성한다.
이때, 상기 소스 전극(144)은 전원 배선(128)과 연결된다.
전술한 바와 같은 공정으로, 상기 스위칭 부에는 스위칭 박막트랜지스터(TS)가 상기 구동부에는 구동 박막트랜지스터(TD)가 형성된다.
도 4f는 제 6 마스크 공정 단계로, 상기 각 박막트랜지스터(TS,TD)의 소스 전극(140,144)과 드레인 전극(142,146)이 형성된 기판(100)의 전면에 질화 실리콘(SiO2)과 산화 실리콘(SiNX)을 포함하는 유기절연 물질 그룹 중 선택된 하나를 증착하여 제 4 절연막인 보호막(150)을 형성한다.
상기 보호막(150)을 제 6 마스크 공정으로 패턴하여, 상기 구동 박막트랜지스터(TD)를 구성하는 드레인 전극(146)의 일부를 노출하는 제 6 콘택홀(152)을 형성한다.
도 4g는 7마스크 공정으로, 상기 제 2 보호막(150)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속 물질 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(146)과 접촉하면서 화소영역(P)에 형성되는 양극 전극(발광부의 제 1 전극)(154)을 형성한다.
연속하여, 상기 양극 전극(154)의 둘레(K)를 부도체화 하는 공정을 진행한다.
이때, 상기 부도체화된 양극 전극(154) 둘레의 너비는 바람직하게는 10μm이하이다.
다음으로, 도 4h에 도시한 바와 같이, 상기 양극 전극(154)의 상부에 유기 발광층(158)을 형성한다.
상기 유기 발광층(158)은 단층 또는 다층으로 구성할 수 있으며, 상기 유기막이 다층으로 구성될 경우에는, 양극 전극(154)에 근접하여 홀 수송층(Hole Transporting Layer)을 더욱 형성하고, 이후 공정에서 형성되는 음극 전극(미도시)에 근접하는 전자 수송층(Electron Transporting Layer : ETL)을 더욱 형성한다.
상기 발광층(158)이 형성된 기판(100)의 전면에는 음극 전극(발광부의 제 2 전극)(160)을 형성하며, 음극 전극(160)은 전자 주입전극으로 알루미늄(Al)과 칼슘(Ca)과 마그네슘(Mg)중 선택된 하나로 형성하거나 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성할 수 있다.
이하, 도 5a 내지 도 5d를 참조하여, 상기 양극 전극을 부도체화 하는 공정을 설명한다.
도 5a에 도시한 바와 같이, 앞서 설명한 박막트랜지스터 어레이부를 형성한 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속을 증착하여 투명 금속층(153)을 형성한다.
연속하여, 상기 투명 금속층(153)의 상부에 포토레지스트를 도포하여 PR층(200)을 형성한 후, 상기 PR층(200)의 상부에 투과부(G)와 차단부(H)로 구성된 마스크(M)를 위치 시킨다.
상기 마스크(M)의 상부로 빛을 조사하여, 하부의 PR층(200)을 노광하는 공정을 진행하다.
연속하여, 상기 노광된 PR층(200)을 현상한 후, 노출된 하부의 투명 전극층(153)을 식각하게 되면 도 5b에 도시한 바와 같이, 남겨진 PR층(202)의 하부에 패턴된 제 1 전극(154)이 존재하게 된다.
이때, 상기 남겨진 PR층(202)은 베이크 과정을 통해 양측이 녹아 내려 단면적으로 반원 형상으로 구성된다.
다음으로, 도 5c에 도시한 바와 같이, 상기 잔류 PR층(202)을 애싱하게 되면, PR층의 양측(L1,L2)이 먼저 깍이게 되는 결과를 얻을 수 있다.
연속하여, 노출된 제 1 전극층의 양측(평면적으로 제 1 전극의 둘레에 해당함)을 표면처리 즉, H2 플라즈마 처리를 하게 되면, 상기 노출된 부분이 산소와 반응하여 부도체가 된다.
예를 들어, 상기 제 1 전극(154)을 ITO로 형성하였다면, 산소 성분이 수소와 반응하여 수분으로 증발하게 되며 나머지 인듐, 틴, 수소만이 남게 된다.
이때, 부도체화된 둘레의 너비는 바람직하게 10㎛이하로 한다.
따라서, 상기 수소 플라즈마 처리된 부분은 수 메가옴(㏁)의 저항을 가지는 부도체가 된다.
결과적으로 상기 부도체가 된 부분은 전하기 모이지 않게 되므로 투명 전극층의 양측에 유기 발광층이 접촉된다 하여도 유기 발광층이 열화되는 문제는 발생하지 않는다.
상기 잔류 PR층에 노출된 투명 전극층을 부도체화 하는 공정이 완료되면 PR층을 제거 한 후, 도 5d에 도시한 바와 같이, 상기 제 1 전극(154)의 상부에 유기 발광층(158)을 형성하고, 유기 발광층(158)에 전자를 주입하는 제 2 전극(160)을 형성하면 된다.
이상, 전술한 바와 같은 공정을 통해 본 발명에 따른 유기전계 발광소자를 제작할 수 있다.
전술한 바와 같은 본 발명에 따른 유기전계 발광소자는 제 1 전극의 둘레를 부도체화 함으로써, 제 1 전극의 둘레를 덮는 격벽층을 별도로 형성할 필요가 없기 때문에 공정을 단순화 할 수 있다.
따라서, 공정 단순화를 통한 공정 시간 단축과 함께 비용을 절감할 수 있어 제품의 수율을 개선하는 효과가 있다.
도 1은 종래의 유기전계 발광소자를 개략적으로 도시한 단면도이고,
도 2은 유기전계 발광소자의 한 화소를 확대하여 도시한 평면도이고,
도 3a 내지 도 3h는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단하여, 종래의 공정 순서에 따라 도시한 공정 단면도이고,
도 4a 내지 도 4h는 도 2의 Ⅲ-Ⅲ`,Ⅳ-Ⅳ`를 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이고,
도 5a 내지 도 5d는 유기 발광부의 제조공정을 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.
<도면의 주요부분에 대한 간단한 설명>
100 : 기판 112 : 제 1 액티브패턴
114 : 제 2 액티브 패턴 115 : 제 3 액티브패턴
116 : 게이트 절연막
120,122 : 스위칭 소자 와 구동소자의 게이트 전극
126 : 층간 절연막 128 : 전원 배선
130 : 평탄화막
140, 142 : 스위칭 소자의 소스 및 드레인 전극
141, 144 : 구동 소자의 드레인 및 소스전극
150 : 보호막 154 : 제 1 전극
158 : 유기 발광층 160 : 제 2 전극

Claims (22)

  1. 기판 상에 서로 교차하여 화소부를 정의하는 게이트 배선과 데이터 배선과;
    상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 제 1 게이트 전극과, 제 1 액티브층과, 제 1 소스 전극 및 제 1 드레인 전극을 포함하는 스위칭 소자와;
    상기 스위칭 소자의 제 1 드레인 전극과 접촉하는 제 2 게이트 전극과, 상기 제 2 게이트 전극의 하부에 구성된 제 2 액티브층과, 상기 제 2 액티브층과 각각 접촉하는 제 2 소스 전극 및 제 2 드레인 전극을 포함하는 구동 소자와;
    상기 구동 소자의 제 2 소스 전극과 접촉하면서, 상기 게이트 배선과 평행하게 구성된 전원 배선과;
    상기 구동소자의 제 2 드레인 전극과 접촉하면서 화소부에 구성되고, 도체의 중앙부와 상기 중앙부를 둘러싸고 제 1 너비를 가지는 부도체의 테두리부로 구성된 제 1 전극과;
    상기 제 1 전극의 상부에 구성된 유기 발광층과;
    상기 유기 발광층이 형성된 기판의 전면에 구성된 제 2 전극
    을 포함하는 유기전계 발광소자.
  2. 제 1 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자.
  3. 제 2 항에 있어서,
    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자.
  4. 제 2 항에 있어서,
    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성하거나, 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성한 유기전계 발광소자.
  5. 제 1 항에 있어서,
    상기 전원배선의 하부에 n+ 또는 p+이온이 도핑된 다결정 패턴인 제 3 액티브 패턴이 더욱 구성된 유기전계 발광소자.
  6. 제 5 항에 있어서,
    제 3 액티브패턴과 상기 전원배선의 일부가 겹쳐져 스토리지 캐패시터를 구성하는 유기전계 발광소자.
  7. 제 1 항에 있어서,
    상기 제 1 너비를 갖는 테두리부는 수소 플라즈마에 의한 표면 처리에 의하여 부도체화된 유기전계 발광소자.
  8. 제 1 항에 있어서,
    상기 제 1 너비는 10㎛ 이하인 유기전계 발광소자.
  9. 기판 상에 스위칭부와 구동부와 스토리지부와 화소부를 정의하는 단계와;
    상기 스위칭부와 구동부와 스토리지부에 폴리 실리콘층으로 패턴된 제 1,2,3액티브 패턴을 형성하는 단계와;
    상기 제 1,2,3 액티브 패턴이 형성된 기판의 전면에 제 1 절연막을 형성하는 단계와;
    상기 제 1 액티브 패턴과 제 2 액티브 패턴의 상부에 각각 제 1, 2 게이트 전극을 형성하고, 상기 제 1 게이트 전극과 연결된 게이트 배선을 형성하는 단계와;
    상기 제 1, 제 2 게이트 전극을 중심으로 양측의 액티브 패턴에 불순물을 도핑하여 제 1, 2 소스 영역 및 제 1, 2 드레인 영역을 각각 형성하는 단계와;
    상기 제 1, 2 게이트 전극과 게이트 배선이 형성된 기판의 전면에 제 2 절연막인 층간 절연막을 형성하는 단계와;
    상기 제 3 액티브 패턴 상부의 층간 절연막 상부에 전원 배선을 형성하는 단계와;
    상기 전원 배선이 형성된 기판의 전면에 제 3 절연막인 평탄화막을 형성하고 패턴하여, 상기 제 1, 제 2 액티브 패턴의 제 1, 2 소스 영역 및 제 1, 2 드레인 영역과, 전원 배선의 일부를 노출하는 단계와;
    상기 제 1 및 제 2 액티브 패턴의 제 1, 2 소스 영역 및 제 1, 2 드레인 영역과 각각 접촉하는 제 1, 2 소스 전극 및 제 1, 2 드레인 전극과 상기 스위칭 부의 제 1 소스 전극과 연결된 데이터 배선을 형성함에 있어서, 상기 제 1 액티브 패턴에 접촉하는 제 1 드레인 전극은 제 2 게이트 전극과 접촉하고, 상기 제 2 액티브 패턴에 접촉하는 제 2 소스 전극은 전원 배선과 접촉하도록 형성하는 단계와;
    상기 데이터 배선과 제 1, 2 소스 전극 및 제 1, 2 드레인 전극이 형성된 기판의 전면에 제 3 절연막인 보호막을 형성한 후 패턴하여, 상기 구동부의 제 2 드레인 전극 일부를 노출하는 단계와;
    상기 화소부에 구성하면서 상기 노출된 제 2 드레인 전극과 접촉하고, 중앙부와 상기 중앙부를 둘러싸고 제 1 너비를 갖는 테두리부로 구성되는 제 1 전극을 형성하는 단계와;
    상기 테두리부를 부도체화 하는 단계와;
    상기 제 1 전극의 상부에 유기 발광층을 형성하는 단계와;
    상기 유기 발광층의 상부에 제 2 전극을 형성하는 단계
    를 포함하는 유기전계 발광 소자 제조방법.
  10. 제 9 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
  11. 제 10 항에 있어서,
    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자 제조방법.
  12. 제 10 항에 있어서,
    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성하거나, 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성한 유기전계 발광소자 제조방법.
  13. 제 9 항에 있어서,
    상기 전원배선의 하부에 n+ 또는 p+이온이 도핑된 다결정 패턴인 제 3 액티브 패턴을 형성하는 단계를 더욱 포함하는 유기전계 발광소자 제조방법.
  14. 제 13 항에 있어서,
    상기 제 3 액티브패턴과 상기 전원배선의 일부가 겹쳐져 스토리지 캐패시터를 구성하는 유기전계 발광소자 제조방법.
  15. 제 9 항에 있어서,
    상기 테두리부를 부도체화하는 단계는 수소 플라즈마에 의한 표면처리로 이루어진 유기전계 발광소자 제조방법.
  16. 제 9 항에 있어서,
    상기 제 1 너비는 10㎛ 이하인 유기전계 발광소자 제조방법.
  17. 기판 상에, 스위칭 소자와 이에 연결된 구동소자와 구동 소자와 연결된 게이트 배선 및 데이터 배선과, 상기 구동 소자와 연결된 전원 배선을 포함하는 박막트랜스터 어레이부를 형성하는 단계와;
    상기 박막트랜지스터 어레이부가 구성된 기판의 전면에 전극층과 포토레지스트층을 적층하는 단계와;
    상기 포토레지스트층의 상부에 마스크를 위치시키고, 하부 포토레지스트층을 노광하는 단계와;
    상기 포토레지스트층을 현상하여 남겨진 PR층 사이로 노출된 전극층을 식각하여, 상기 구동 소자와 연결되고 중앙부와 상기 중앙부를 둘러싸며 제 1 너비의 테두리부를 갖는 제 1 전극을 형성하는 단계와;
    상기 제 1 전극의 테두리의 PR층을 일부 제거하여 상기 테두리부를 노출하는 단계와;
    상기 테두리부를 표면 처리하여 부도체화 하는 단계와;
    상기 남겨진 PR층을 제거한 제 1 전극의 상부에 유기 발광층을 형성하는 단계와;
    상기 유기 발광층이 형성된 기판의 전면에 제 2 전극을 형성하는 단계
    를 포함하는 유기전계 발광소자 제조방법.
  18. 제 17 항에 있어서,
    상기 제 1 전극은 상기 발광층에 홀을 주입하는 양극 전극(anode electrode)이고, 제 2 전극은 상기 발광층에 전자를 주입하는 음극 전극(cathode electrode)인 유기전계 발광소자 제조방법.
  19. 제 18 항에 있어서,
    상기 제 1 전극은 인듐-틴-옥사이드(ITO)인 유기전계 발광소자 제조방법.
  20. 제 18 항에 있어서,
    상기 제 2 전극은 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg)을 포함하는 금속 중 선택된 하나로 형성하거나, 리튬플루오린/알루미늄(LIF/Al)의 이중 금속층으로 형성한 유기전계 발광소자 제조방법.
  21. 제 17 항에 있어서,
    상기 테두리부를 부도체화하는 단계는 수소 플라즈마에 의한 표면처리로 이루어진 유기전계 발광소자 제조방법.
  22. 제 17 항에 있어서,
    상기 제 1 너비는 10㎛ 이하인 유기전계 발광소자 제조방법.
KR10-2002-0039982A 2002-07-10 2002-07-10 유기전계 발광소자와 그 제조방법 KR100490351B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039982A KR100490351B1 (ko) 2002-07-10 2002-07-10 유기전계 발광소자와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0039982A KR100490351B1 (ko) 2002-07-10 2002-07-10 유기전계 발광소자와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20040005421A KR20040005421A (ko) 2004-01-16
KR100490351B1 true KR100490351B1 (ko) 2005-05-17

Family

ID=37315745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0039982A KR100490351B1 (ko) 2002-07-10 2002-07-10 유기전계 발광소자와 그 제조방법

Country Status (1)

Country Link
KR (1) KR100490351B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101038685B1 (ko) * 2004-03-22 2011-06-03 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR100669211B1 (ko) * 2004-11-25 2007-01-16 엘지전자 주식회사 액티브 매트릭스형 유기 전계 발광 소자 및 이를 제조하는방법
KR100674012B1 (ko) * 2004-11-25 2007-01-25 엘지전자 주식회사 유기 전계 발광 소자 및 이를 제조하는 방법
KR100746369B1 (ko) * 2005-12-30 2007-08-03 (재)대구경북과학기술연구원 전계발광소자용 백플레인의 구조와 그 제조 방법 및 이를포함하는 전계발광소자
KR101148720B1 (ko) * 2005-12-31 2012-05-23 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
KR102086626B1 (ko) * 2012-11-23 2020-03-11 한국전자통신연구원 자기 정렬 박막 트랜지스터 및 그 제조 방법
KR102587708B1 (ko) * 2016-06-30 2023-10-11 엘지디스플레이 주식회사 유기발광 표시장치, 그를 포함한 헤드 장착형 디스플레이 및 그의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215474A (ja) * 1990-12-14 1992-08-06 Fuji Xerox Co Ltd 半導体素子における配線の製造方法
KR930023738A (ko) * 1992-05-16 1993-12-21 이헌조 액정 디스플레이용 칼라필터 구조 및 제조방법
JP2000172199A (ja) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
KR20010019381A (ko) * 1999-08-26 2001-03-15 구본준, 론 위라하디락사 액정표시소자의 화소전극의 제조방법.
KR20010104428A (ko) * 2000-04-27 2001-11-26 구본준, 론 위라하디락사 액정표시장치의 제조방법
JP2002132186A (ja) * 2000-10-27 2002-05-09 Nec Corp アクティブマトリクス有機ｅｌ表示装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04215474A (ja) * 1990-12-14 1992-08-06 Fuji Xerox Co Ltd 半導体素子における配線の製造方法
KR930023738A (ko) * 1992-05-16 1993-12-21 이헌조 액정 디스플레이용 칼라필터 구조 및 제조방법
JP2000172199A (ja) * 1998-12-01 2000-06-23 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
KR20010019381A (ko) * 1999-08-26 2001-03-15 구본준, 론 위라하디락사 액정표시소자의 화소전극의 제조방법.
KR20010104428A (ko) * 2000-04-27 2001-11-26 구본준, 론 위라하디락사 액정표시장치의 제조방법
JP2002132186A (ja) * 2000-10-27 2002-05-09 Nec Corp アクティブマトリクス有機ｅｌ表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20040005421A (ko) 2004-01-16

Similar Documents

Publication Publication Date Title
US7247878B2 (en) Dual panel-type organic electroluminescent device
US8405084B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101415684B1 (ko) 유기전계 발광소자용 기판 및 그 제조 방법
JP2019121598A (ja) 上部発光型有機発光ダイオード表示装置
JP4117985B2 (ja) Ｅｌ表示装置
JP2001109404A (ja) Ｅｌ表示装置
JP2001109405A (ja) Ｅｌ表示装置
JP2004335470A (ja) 有機ｅｌ素子及びその製造方法
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
KR20110099996A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120069457A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20120070870A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
JP2005056846A (ja) 有機電界発光素子及びその製造方法
JP4488557B2 (ja) Ｅｌ表示装置
JP2005107492A (ja) エレクトロルミネセンスディスプレイ装置
KR100490351B1 (ko) 유기전계 발광소자와 그 제조방법
KR101822120B1 (ko) 유기 발광 표시 장치의 제조 방법
KR20180043434A (ko) 유기 발광 표시 장치
US20230207570A1 (en) Display Apparatus
US6703992B1 (en) EL display device with inter-line insulation
US11616082B2 (en) Display apparatus
KR100461634B1 (ko) 유기전계 발광소자와 그 제조방법
JP4278244B2 (ja) Ｅｌ表示装置
KR101157263B1 (ko) 유기전계발광표시장치 및 그 제조 방법
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 15