KR20180043434A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20180043434A
KR20180043434A KR1020160135727A KR20160135727A KR20180043434A KR 20180043434 A KR20180043434 A KR 20180043434A KR 1020160135727 A KR1020160135727 A KR 1020160135727A KR 20160135727 A KR20160135727 A KR 20160135727A KR 20180043434 A KR20180043434 A KR 20180043434A
Authority
KR
South Korea
Prior art keywords
gate electrode
region
pattern
active layer
disposed
Prior art date
Application number
KR1020160135727A
Other languages
English (en)
Other versions
KR102591549B1 (ko
Inventor
안기완
윤주선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160135727A priority Critical patent/KR102591549B1/ko
Priority to US15/787,629 priority patent/US10522780B2/en
Publication of KR20180043434A publication Critical patent/KR20180043434A/ko
Application granted granted Critical
Publication of KR102591549B1 publication Critical patent/KR102591549B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H01L27/3276
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3248
    • H01L27/3258
    • H01L27/3262
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

유기 발광 표시 장치는 기판, 기판 상에 배치되며 액티브층, 액티브층 상에 배치되는 제1 게이트 전극, 상기 제1 게이트전극 상에 배치되는 제2 게이트전극 및 제2 게이트 전극 상에 배치되는 소스 및 드레인 전극들을 포함하는 반도체 소자, 기판 상에서 액티브층과 이격하여 배치되고, 제1, 제2, 제3 및 제4 영역들을 갖는 액티브층 패턴, 액티브층 패턴 상에서 액티브층 패턴의 제1 영역을 노출시키도록 액티브층 패턴과 중첩하여 배치되고, 제1 영역으로부터 이격된 제2 영역을 노출시키는 개구를 포함하는 제1 게이트 전극 패턴 및 제1 게이트 전극 패턴 상에서 액티브층 패턴의 제1 및 제2 영역 사이에 위치하는 제3 영역에 배치된 상기 제1 게이트 전극 패턴의 일부와 접촉하며 액티브층 패턴의 제1 영역에 접속되는 제2 게이트 전극 패턴을 포함하고, 반도체 소자와 전기적으로 연결되는 배선 연결 구조물 및 반도체 소자 및 배선 연결 구조물 상에 배치되는 서브 화소 구조물을 포함할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 배선 연결 구조물을 포함하는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다. 이 중, 유기 발광 표시 장치는 액정 표시 장치에 비하여 휘도 특성 및 시야각 특성이 우수하고 백라이트를 필요로 하지 않아 초박형으로 구현할 수 있다는 장점이 있다. 이러한 유기 발광 표시 장치는 유기 박막에 음극과 양극을 통하여 주입된 전자와 정공이 재결합하여 여기자를 형성하고, 형성된 여기자로부터의 에너지에 의해 특정한 파장의 빛이 발생되는 현상을 이용한다.
최근 초고해상도 유기 발광 표시 장치가 개발되고 있다. 여기서, 초고해상도 유기 발광 표시 장치는 극단적으로 협소해진 화소 면적을 가질 수 있고, 화소 면적이 줄어듦으로써 배선 간의 커플링 효과를 최소화하기 위해 화소 회로에서 다른 층에 배치된 배선들을 연결하기 위해 사용되는 콘택홀의 개수를 감소시켜야 한다.
본 발명의 목적은 배선 연결 구조물을 갖는 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 기판, 상기 기판 상에 배치되며 액티브층, 상기 액티브층 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되는 제2 게이트 전극 및 상기 제2 게이트 전극 상에 배치되는 소스 및 드레인 전극들을 포함하는 반도체 소자, 상기 기판 상에서 상기 액티브층과 이격하여 배치되고, 제1, 제2, 제3 및 제4 영역들을 갖는 액티브층 패턴, 상기 액티브층 패턴 상에서 상기 액티브층 패턴의 제1 영역을 노출시키도록 상기 액티브층 패턴과 중첩하여 배치되고, 상기 제1 영역으로부터 이격된 상기 제2 영역을 노출시키는 개구를 포함하는 제1 게이트 전극 패턴 및 상기 제1 게이트 전극 패턴 상에서 상기 액티브층 패턴의 제1 및 제2 영역 사이에 위치하는 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴의 일부와 접촉하며 상기 액티브층 패턴의 제1 영역에 접속되는 제2 게이트 전극 패턴을 포함하고, 상기 반도체 소자와 전기적으로 연결되는 배선 연결 구조물 및 상기 반도체 소자 및 상기 배선 연결 구조물 상에 배치되는 서브 화소 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 기판, 상기 액티브층 및 상기 액티브층 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 영역을 노출시키는 게이트 절연층 및 상기 게이트 절연층, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 및 제3 영역들과 중첩하여 위치하는 콘택홀을 갖는 제1 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 상기 제1 게이트 전극 패턴의 개구를 통해 상기 액티브층 패턴의 제2 영역에 배치된 상기 게이트 절연층과 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 층간 절연층의 콘택홀을 통해 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴과 접촉하며 상기 액티브층 패턴의 제1 영역에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 상기 제4 영역에 배치된 상기 제1 게이트 전극 패턴을 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 전극 패턴이 상기 제1 영역으로부터 제4 영역으로의 방향으로 연장되고, 상기 제2 게이트 전극 패턴은 상기 제1 게이트 전극 패턴의 개구를 채우며, 상기 제3 영역에 배치되는 제1 게이트 전극 패턴 및 상기 제2 영역과 인접하여 위치하는 상기 제4 영역에 배치되는 제1 게이트 전극 패턴과 접촉하며 상기 액티브층 패턴의 제2 부분에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층 패턴의 제1 영역은 제1 고농도 도핑 영역 및 상기 제3 영역과 인접하여 위치하는 제1 저농도 도핑 영역을 포함하고, 상기 액티브층 패턴의 제2 영역은 상기 제1 저농도 도핑 영역과 인접한 제2 저농도 도핑 영역, 상기 제2 저농도 도핑 영역으로부터 이격된 제3 저농도 도핑 영역 및 상기 제2 및 제3 저농도 도핑 영역들 사이에 위치하는 제2 고농도 도핑 영역을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 기판, 상기 액티브층 및 상기 액티브층 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 및 제2 영역들을 노출시키는 게이트 절연층 및 상기 게이트 절연층, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 내지 제4 영역들과 중첩하여 위치하는 콘택홀을 갖는 제1 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 상기 제4 영역에 배치되는 제1 게이트 전극 패턴의 일부를 노출시킬 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 층간 절연층의 콘택홀을 통해 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴과 접촉하며 상기 액티브층 패턴의 제1 및 제2 영역들에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 영역의 제1 고농도 도핑 영역 및 제1 저농도 도핑 영역 및 상기 제2 영역의 제2 저농도 도핑 영역, 제2 고농도 도핑 영역 및 제3 저농도 도핑 영역에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 기판, 상기 액티브층 및 상기 액티브층 패턴 상에 배치되고, 상기 제1 영역 및 상기 제2 영역의 일부를 노출시키는 게이트 절연층 및 상기 게이트 절연층, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 영역, 제2 영역의 일부 및 제3 영역과 중첩하여 위치하는 콘택홀을 갖는 제1 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 절연층 및 상기 제1 층간 절연층은 상기 제2 영역의 제4 저농도 도핑 영역에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 층간 절연층의 콘택홀을 통해 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴과 접촉하며 상기 제1 영역의 제1 고농도 도핑 영역 및 제1 저농도 도핑 영역 및 상기 제2 영역의 제2 저농도 도핑 영역 및 제2 고농도 도핑 영역에 접속될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 층간 절연층은 상기 제4 영역에 배치된 상기 제1 게이트 전극 패턴을 커버할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 소자는 상기 제2 게이트 전극 및 제2 게이트 전극 패턴 상에 배치되는 제2 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층 패턴에 게이트 신호가 제공되고, 상기 게이트 신호가 상기 제2 게이트 전극 패턴을 통해 상기 제1 게이트 전극 패턴으로 인가되며, 상기 제1 게이트 전극 패턴을 통해 상기 게이트 신호가 상기 제1 게이트 전극에 인가될 수 있다.
예시적인 실시예들에 있어서, 상기 서브 화소 구조물은 상기 반도체 소자 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 게이트 전극 패턴의 개구는 제1 방향으로 연장하는 제1 폭 및 상기 제1 방향에 직교하는 제2 방향으로 연장하는 제2 폭을 가지고, 상기 제1 폭은 0.2 마이크로미터보다 크고, 상기 제2 폭은 0.5 마이크로미터보다 클 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층 및 상기 액티브층 패턴은 동일한 물질을 사용하여 동시에 형성되고, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴은 동일한 물질을 사용하여 동시에 형성되며, 상기 제2 게이트 전극 및 상기 제2 게이트 전극 패턴은 동일한 물질을 사용하여 동시에 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 배선 연결 구조물을 포함함으로써, 초고해상도 유기 발광 표시 장치의 극단적으로 협소해진 화소 면적에 하나의 콘택홀을 통해 제2 게이트 전극 패턴은 다른 층에 배치된 액티브층 패턴 및 제1 게이트전극 패턴을 전기적으로 연결시킬 수 있다. 이에 따라, 유기 발광 표시 장치는 콘택홀의 개수를 감소시킬 수 있다.
다만, 본 발명의 효과가 상술한 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1 내지 도 3은 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 나타내는 레이아웃 도면들이다.
도 4는 도 3의 배선 연결 구조물을 I-I'라인을 따라 절단한 단면도이다.
도 5는 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 포함하는 유기 발광 표시 장치를 나타내는 단면도이다.
도 6 내지 도 18은 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 포함하는 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 19는 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 나타내는 레이아웃 도면이다.
도 20은 도 19의 배선 연결 구조물을 II-II'라인을 따라 절단한 단면도이다.
도 21은 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 나타내는 레이아웃 도면이다.
도 22는 도 21의 배선 연결 구조물을 III-III'라인을 따라 절단한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 포함하는 유기 발광 표시 장치들 및 배선 연결 구조물을 포함하는 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1 내지 도 3은 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 나타내는 레이아웃 도면들이고, 도 4는 도 3의 배선 연결 구조물을 I-I'라인을 따라 절단한 단면도이며, 도 5는 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 포함하는 유기 발광 표시 장치를 나타내는 단면도이다.
도 1 내지 도 5를 참조하면, 유기 발광 표시 장치(100)는 기판(110), 반도체 소자(250), 배선 연결 구조물(300), 평탄화층(270), 화소 정의막(310), 서브 화소 구조물(200) 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 절연층(150), 제1 게이트 전극(170), 제1 층간 절연층(190), 제2 게이트 전극(175), 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 배선 연결 구조물(300)은 액티브층 패턴(135), 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(177)을 포함할 수 있으며, 서브 화소 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다.
기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 상기 폴리이미드 기판의 제2 폴리이미드층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 상부 구조물(예를 들어, 반도체 소자(250), 배선 연결 구조물(300), 서브 화소 구조물(200) 등)이 배치될 수 있다. 이러한 상부 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상부 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상부 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판이 기판(110)으로 이용될 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 배치될 수 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 반도체 소자(250) 및 서브 화소 구조물(200)로 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 포함할 수 있다.
액티브층(130)이 기판(110) 상에 배치될 수 있다. 예를 들면, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 액티브층(130)은 폴리 실리콘으로 구성될 수 있다.
액티브층 패턴(135)이 기판(110) 상에서 액티브층(130)과 이격하여 배치될 수 있다. 액티브층 패턴(135)은 배선으로 기능할 수 있다. 예를 들면, 액티브층 패턴(135)은 데이터 신호를 제공하는 데이터 신호 배선, 게이트 신호를 제공하는 게이트 신호 배선, 초기화 신호를 제공하는 초기화 신호 배선, 발광 신호를 제공하는 발광 신호 배선, 전압 전압을 제공하는 전원 전압 배선 등일 수 있다. 예시적인 실시예들에 있어서, 액티브층 패턴(135)은 게이트 신호 배선일 수 있다. 예를 들면, 액티브층 패턴(135)은 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)은 유기 발광 표시 장치(100)에 포함된 게이트 구동부(미도시)와 전기적으로 연결될 수 있다. 상기 게이트 구동부로부터 게이트 신호가 액티브층 패턴(135)에 인가될 수 있고, 상기 게이트 신호는 액티브층 패턴(135)을 통해 반도체 소자(250)의 제1 게이트 전극(170)에 제공될 수 있다.
액티브층 패턴(135)은 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40)을 가질 수 있다. 여기서 제1 영역(10)과 제2 영역(20) 사이에 제3 영역(30)이 위치할 수 있고, 제2 영역(20)과 인접하여 제4 영역(40)이 위치할 수 있다. 도 4에 도시된 바와 같이, 제1 영역(10)은 제1 고농도 도핑 영역(51) 및 제1 저농도 도핑 영역(61)을 포함할 수 있고, 제2 영역(20)은 제2 저농도 도핑 영역(62), 제2 고농도 도핑 영역(52) 및 제3 저농도 도핑 영역(63)을 포함할 수 있다. 예시적인 실시예들에 있어서, 반도체 소자(250)의 액티브층(130) 및 배선 연결 구조물(300)의 액티브층 패턴(135)은 저농도 도핑 드레인(lightly doped drain: LDD) 영역을 포함할 수 있다. 즉, LDD 공정이 수행되어 액티브층 패턴(135)은 상대적으로 높은 농도로 도핑된 영역인 제1 고농도 도핑 영역(51) 및 제2 고농도 도핑 영역(52)과 상대적으로 낮은 농도로 도핑된 영역인 제1 저농도 도핑 영역(61), 제2 저농도 도핑 영역(62) 및 제3 저농도 도핑 영역(63)을 포함할 수 있다. 여기서, 액티브층 패턴(135)에 도핑되는 이온은 붕소(boron B) 이온 또는 인(phosphorus P) 이온 등이 사용될 수 있다. 액티브층 패턴(135)은 액티브층(130)과 동일한 물질을 사용하여 동시에 형성될 수 있다.
기판(110), 액티브층(130) 및 액티브층 패턴(135) 상에는 게이트 절연층(150)이 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)의 제1 영역(10)을 노출시킬 수 있다. 예를 들면, 게이트 절연층(150)은 액티브층(130) 및 액티브층 패턴(135)을 충분히 덮을 수 있으며, 액티브층(130) 및 액티브층 패턴(135)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 게이트 절연층(150)은 액티브층(130) 및 액티브층 패턴(135)을 덮으며, 액티브층(130) 및 액티브층 패턴(135)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
제1 게이트 전극(170)은 게이트 절연층(150) 상에 배치될 수 있다. 제1 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 제1 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극(170)은 다층 구조로 형성될 수도 있다.
액티브층 패턴(135) 및 게이트 절연층(150) 상에 제1 게이트 전극 패턴(172)이 배치될 수 있다. 예시적인 실시예들에 있어서, 도 2에 도시된 바와 같이, 제1 게이트 전극 패턴(172)은 액티브층 패턴(135)의 제1 영역(10)을 노출시키도록 액티브층 패턴(135)과 중첩하여 배치될 수 있고, 제2 영역(20)을 노출시키는 개구(182)를 포함할 수 있다. 또한, 개구(182)는 제1 방향(D1)으로 연장하는 제1 폭 및 제1 방향과 직교하는 제2 방향(D2)으로 연장하는 제2 폭을 가질 수 있다. 상기 제1 폭은 0.2 마이크로미터보다 크고, 상기 제2 폭은 0.5 마이크로미터보다 클 수 있다. 예를 들면, 개구(182)는 제2 고농도 도핑 영역(52)을 추가적으로 확보하기 위해 형성될 수 있다. 제2 게이트 전극 패턴(177)이 액티브층 패턴(135)의 제1 영역(10)에 접속되는 경우, 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 면적이 충분하지 않을 수 있다. 이러한 경우, 제1 층간 절연층(190)의 콘택홀(187)을 제1 방향(D1)으로 연장하여 제2 게이트 전극 패턴(177)이 액티브층 패턴(135)의 제2 고농도 도핑 영역(52)에 추가적으로 접속될 수 있다. 이에 따라, 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 면적을 증가시킬 수 있다. 즉, 제2 영역(20)에서 상기 제2 고농도 도핑 영역(52)을 확보하기 위해 상기 제1 폭 및 상기 제2 폭이 결정될 수 있다. 제1 게이트 전극 패턴(172)은 제1 게이트 전극(170)과 전기적으로 연결될 수 있고, 액티브층 패턴(135)으로부터 상기 게이트 신호를 제2 게이트 전극 패턴(177)을 통해 공급받을 수 있다. 즉, 제1 게이트 전극 패턴(172)은 상기 게이트 신호를 제1 게이트 전극(170)에 제공할 수 있다. 제1 게이트 전극 패턴(172)은 제1 게이트 전극(170)과 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 제1 게이트 전극 패턴(172)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극 패턴(172)은 다층 구조로 형성될 수도 있다.
게이트 절연층(150), 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 제1 층간 절연층(190)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)의 제1 영역(10) 및 제3 영역(30)의 적어도 일부와 중첩하여 위치하는 콘택홀(187)을 가질 수 있다. 다시 말하면, 제1 층간 절연층(190)은 제1 영역(10)에서 액티브층 패턴(135)의 상면을 노출시킬 수 있고, 제3 영역(30)에서 제2 게이트 전극 패턴(177)의 적어도 일부를 노출시킬 수 있다. 또한, 제1 층간 절연층(190)은 제1 게이트 전극 패턴(172)의 개구(182)를 통해 액티브층 패턴(135)의 제2 영역(20)에 배치된 게이트 절연층(150)과 접촉할 수 있고, 제1 층간 절연층(190)은 제4 영역(40)에 배치된 제1 게이트 전극 패턴(172)을 커버할 수 있다. 예를 들면, 제1 층간 절연층(190)은 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 충분히 덮을 수 있으며, 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제1 층간 절연층(190)은 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮으며, 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 제1 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 층간 절연층(190) 상에 제2 게이트 전극(175)이 배치될 수 있다. 제2 게이트 전극(175)은 제1 층간 절연층(190) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 배치될 수 있다. 제2 게이트 전극(175)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극(175)은 다층 구조로 형성될 수도 있다.
제1 게이트 전극 패턴(172) 및 제1 층간 절연층(190) 상에 제2 게이트 전극 패턴(177)이 배치될 수 있다. 제2 게이트 전극 패턴(177)은 액티브층 패턴(135)의 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172)의 적어도 일부와 접촉하며 액티브층 패턴(135)의 제1 영역(10)에 접속될 수 있다. 다시 말하면, 제2 게이트 전극 패턴(177)은 제1 층간 절연층(190)의 콘택홀(187)을 통해 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172)의 적어도 일부와 접촉하며 액티브층 패턴(135)의 제1 영역(10)에 접속될 수 있다. 제2 게이트 전극 패턴(177)이 콘택홀(187)을 통해 제1 게이트 전극 패턴(172)의 적어도 일부 및 제1 영역(10)에 직접적으로 접촉됨으로써, 액티브층 패턴(135)에 인가된 상기 게이트 신호를 제1 게이트 전극 패턴(172)에 전달할 수 있고, 상기 게이트 신호가 제1 게이트 전극(170)과 전기적으로 연결된 제1 게이트 전극 패턴(172)을 통해 제1 게이트 전극(170)에 인가될 수 있다.
예를 들면, 종래의 유기 발광 표시 장치는 다른 층에 배치된 2개의 배선을 전기적으로 연결하기 위해 연결 배선이 2개의 콘택홀들을 통해 전기적으로 연결시킬 수 있다. 이러한 경우, 콘택 면적이 크게 증가될 수 있다. 다만, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 초고해상도 유기 발광 표시 장치에 해당되고, 극단적으로 협소해진 화소 면적을 가질 수 있다. 따라서, 하나의 콘택홀(187)을 통해 제2 게이트 전극 패턴(177)은 다른 층에 배치된 액티브층 패턴(135) 및 제1 게이트 전극 패턴(172)을 전기적으로 연결시킬 수 있다. 이에 따라, 유기 발광 표시 장치(100)는 콘택홀(187)의 개수를 감소시킬 수 있다. 또한, 제1 영역(10)에서 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 면적이 충분하지 않을 경우, 제1 층간 절연층(190)의 콘택홀(187)을 제1 방향(D1)으로 연장하여 추가적인 콘택홀의 형성 없이 제2 게이트 전극 패턴(177)이 액티브층 패턴(135)의 제2 고농도 도핑 영역(52)에 접속될 수 있다. 이에 따라, 추가적인 콘택홀의 형성 없이 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 면적을 증가시킬 수 있고, 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 저항을 줄일 수 있다. 제2 게이트 전극 패턴(177)은 제2 게이트 전극(175)과 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 제2 게이트 전극 패턴(177)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극 패턴(177)은 다층 구조로 형성될 수도 있다. 이에 따라, 액티브층 패턴(135), 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(177)을 포함하는 배선 연결 구조물(300)이 구성될 수 있다.
다만, 유기 발광 표시 장치(100)의 배선 연결 구조물(300)이 액티브층 패턴(135), 제2 게이트 전극 패턴(177) 및 제2 게이트 전극 패턴(177)으로 구성되는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 배선 연결 구조물(300)은 소스 및 드레인 전극 패턴, 액티브층 패턴(135) 및 제1 게이트 전극 패턴(172)을 포함하는 구성, 소스 및 드레인 전극 패턴, 액티브층 패턴(135) 및 제2 게이트 전극 패턴(177) 등으로 구성될 수도 있다.
제1 층간 절연층(190), 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177) 상에 제2 층간 절연층(195)이 배치될 수 있다. 제2 층간 절연층(195)은 제2 게이트 전극(175)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 제1 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 예를 들면, 제2 층간 절연층(195)은 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)을 충분히 덮을 수 있으며, 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 층간 절연층(195)은 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)을 덮으며, 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수도 있다. 제2 층간 절연층(195)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
소스 전극(210) 및 드레인 전극(230)이 제2 층간 절연층(195) 상에 배치될 수 있다. 소스 전극(210)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제1 부분을 관통하여 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제2 부분을 관통하여 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 소스 전극(210) 및 드레인 전극(230)은 다층 구조로 형성될 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 제1 게이트 전극(170), 제1 층간 절연층(190), 제2 게이트 전극(175), 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
다만, 유기 발광 표시 장치(100)의 반도체 소자(250)가 상부 게이트 구조로 구성되는 것으로 설명하였지만, 본 발명의 구성이 이에 한정되는 것은 아니며, 상기 반도체 소자는 하부 게이트 구조로 구성될 수도 있다.
제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 제2 층간 절연층(195) 상에 전체적으로 배치될 수 있다. 예를 들면, 평탄화층(270)은 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등으로 구성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 배치될 수 있다. 예를 들면, 하부 전극(290)은 평탄화층(270) 중 하부에 반도체 소자(250)가 위치하는 부분 상에 배치될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체소자(250)와 전기적으로 연결될 수 있다. 예를 들면, 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 다층 구조로 형성될 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮으면서 제1 방향(D1)으로 연장될 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 화소 정의막(310) 상에 전체적으로 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 다층 구조로 형성될 수도 있다.
봉지 기판(미도시)은 상부 전극(340) 상에 배치될 수 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 포함할 수도 있다. 이 경우, 유기 발광 표시 장치(100)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 배선 연결 구조물(300)을 포함함으로써, 초고해상도 유기 발광 표시 장치(100)의 극단적으로 협소해진 화소 면적에 하나의 콘택홀(187)을 통해 제2 게이트 전극 패턴(177)은 다른 층에 배치된 액티브층 패턴(135) 및 제1 게이트 전극 패턴(172)을 전기적으로 연결시킬 수 있다. 이에 따라, 유기 발광 표시 장치(100)는 콘택홀(187)의 개수를 감소시킬 수 있다.
도 6 내지 도 18은 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 포함하는 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 6을 참조하면, 기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 선택적으로, 기판(110)은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 형성될 수 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 반도체 소자(250) 및 서브 화소 구조물(200)로 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
액티브층(130) 및 액티브층 패턴(135)이 기판(110) 상에 형성될 수 있다. 예를 들면, 예비 액티브층이 기판(110) 상에 전체적으로 형성된 후, 상기 예비 액티브층을 부분적으로 제거하여 액티브층(130) 및 액티브층 패턴(135)이 형성될 수 있다. 즉, 액티브층 패턴(135) 및 액티브층(130)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 액티브층 패턴(135)이 기판(110) 상에서 액티브층(130)과 이격하여 형성될 수 있다. 액티브층 패턴(135)은 배선으로 기능할 수 있다. 예를 들면, 액티브층 패턴(135)은 데이터 신호를 제공하는 데이터 신호 배선, 게이트 신호를 제공하는 게이트 신호 배선, 초기화 신호를 제공하는 초기화 신호 배선, 발광 신호를 제공하는 발광 신호 배선, 전압 전압을 제공하는 전원 전압 배선 등일 수 있다. 예시적인 실시예들에 있어서, 액티브층 패턴(135)은 게이트 신호 배선일 수 있다. 예를 들면, 액티브층 패턴(135)은 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)은 유기 발광 표시 장치에 포함된 게이트 구동부(미도시)와 전기적으로 연결될 수 있다. 상기 게이트 구동부로부터 게이트 신호가 액티브층 패턴(135)에 인가될 수 있고, 상기 게이트 신호는 액티브층 패턴(135)을 통해 이후 설명될 반도체 소자의 제1 게이트 전극에 제공될 수 있다. 액티브층 패턴(135)은 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40)을 가질 수 있다. 여기서 제1 영역(10)과 제2 영역(20) 사이에 제3 영역(30)이 위치할 수 있고, 제2 영역(20)과 인접하여 제4 영역(40)이 위치할 수 있다. 액티브층(130) 및 액티브층 패턴(135)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 액티브층(130) 및 액티브층 패턴(135)은 폴리 실리콘을 사용하여 형성될 수 있다.
기판(110), 액티브층(130) 및 액티브층 패턴(135) 상에는 예비 게이트 절연층(152)이 형성될 수 있다. 예시적인 실시예들에 있어서, 예비 게이트 절연층(152)은 기판(110) 상에서 액티브층(130)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 기판(110) 상에 전체적으로 형성될 수 있다. 예를 들면, 예비 게이트 절연층(152)은 액티브층(130) 및 액티브층 패턴(135)을 충분히 덮을 수 있으며, 액티브층(130) 및 액티브층 패턴(135)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 예비 게이트 절연층(152)은 액티브층(130) 및 액티브층 패턴(135)을 덮으며, 액티브층(130) 및 액티브층 패턴(135)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 예비 게이트 절연층(152)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 예비 게이트 절연층(152)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 사용하여 형성될 수 있다.
도 7을 참조하면, 예비 게이트 절연층(152) 상에 예비 게이트 전극층(174)이 형성될 수 있다. 예비 게이트 전극층(174)은 예비 게이트 절연층(152) 상에서 제1 방향(D1)으로 연장될 수 있고, 예비 게이트 절연층(152) 상에 전체적으로 형성될 수 있다. 예를 들면, 예비 게이트 전극층(174)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 예비 게이트 전극층(174)은 다층 구조로 형성될 수도 있다.
도 8을 참조하면, 예비 게이트 전극층(174) 상에 제1 내지 제3 포토레지스트들(510, 530, 550)이 형성될 수 있다. 예를 들면, 제1 포토레지스트(510)는 액티브층(130) 상에 형성될 수 있고, 제2 포토레지스트(530)는 제3 영역(30), 제1 영역(10)의 일부 및 제2 영역(20)의 일부 상에 형성될 수 있으며, 제3 포토레지스트(550)는 제4 영역(40) 및 제2 영역(20)의 일부 상에 형성될 수 있다. 제1 내지 제3 포토레지스트들(510, 530, 550)이 형성된 후, 제1 내지 제3 포토레지스트들(510, 530, 550)을 마스크로 이용하여 예비 게이트 전극층(174)이 부분적으로 제거될 수 있다(예를 들어, 1차 건식 애칭 공정). 예를 들면, 예비 게이트 전극층(174)에 선택적 식각 공정이 수행될 수 있다.
도 9를 참조하면, 예비 게이트 전극층(174)에 선택적 식각 공정이 수행된 후, 액티브층(130) 상에 예비 제1 게이트 전극(171)이 형성될 수 있고, 액티브층 패턴(135) 상에 예비 제1 게이트 전극 패턴(173)이 형성될 수 있다. 예비 게이트 전극(171) 및 예비 제1 게이트 전극 패턴(173)이 형성된 후, 기판(110) 상에 전체적으로 고농도 이온 도핑(n+)이 수행될 수 있다. 도 4에서 언급한 바와 같이, 상기 고농도 이온 도핑(n+)이 수행된 후, 제1 액티브층 패턴(135)의 제1 영역(10)에 고농도 도핑 영역(51)이 형성될 수 있고, 액티브층 패턴(135)의 제2 영역(20)에 제2 고농도 도핑 영역(52)이 형성될 수 있다. 다시 말하면, 제1 저농도 도핑 영역(61), 제2 저농도 도핑 영역(62) 및 제3 저농도 도핑 영역(63)은 예비 제1 게이트 전극 패턴(173)과 중첩되기 때문에 고농도 이온이 도핑되지 않을 수 있다. 여기서, 상기 이온은 붕소 이온 또는 인 이온 등이 사용될 수 있다. 한편, 상기 1차 건식 애칭 공정이 수행되는 동안 제1 포토레지스트(511), 제2 포토레지스트(531) 및 제3 포토레지스트(551)의 크기가 이전 상태(예를 들어, 건식 식각 공정 전 상태)보다 상대적으로 감소될 수 있다.
도 10을 참조하면, 제1 내지 제3 포토레지스트들(511, 531, 551)을 마스크로 이용하여 예비 게이트 전극(171) 및 예비 게이트 전극층(174)이 부분적으로 제거될 수 있다(예를 들어, 2차 건식 애칭 공정).
도 11을 참조하면, 예비 게이트 전극(171) 및 예비 게이트 전극층(174)에 선택적 식각 공정이 수행된 후, 액티브층(130) 상에 제1 게이트 전극(170) 및 액티브층 패턴(135) 상에 제1 게이트 전극 패턴(172)이 형성될 수 있다. 또한, 제1 게이트 전극 패턴(172)에 제2 영역(20)을 노출시키는 개구(182)가 형성될 수 있다.
제1 게이트 전극 패턴(172)은 액티브층 패턴(135)의 제1 영역(10)을 노출시키도록 액티브층 패턴(135)과 중첩하여 형성될 수 있고, 제2 영역(20)을 노출시키는 개구(182)를 포함할 수 있다. 예를 들면, 개구(182)는 제2 고농도 도핑 영역(52)을 추가적으로 확보하기 위해 형성될 수 있다. 아래에 설명되는 제2 게이트 전극 패턴이 액티브층 패턴(135)의 제1 영역(10)에 접속되는 경우, 상기 제2 게이트 전극 패턴과 액티브층 패턴(135)의 콘택 면적이 충분하지 않을 수도 있다. 이러한 경우, 아래에 설명되는 제1 층간 절연층의 콘택홀을 제1 방향(D1)으로 연장하여 추가적인 콘택홀의 형성 없이 상기 제2 게이트 전극 패턴이 액티브층 패턴(135)의 제2 고농도 도핑 영역(52)에 추가적으로 접속될 수 있다. 이에 따라, 추가적인 콘택홀의 형성 없이 상기 제2 게이트 전극 패턴과 액티브층 패턴(135)의 콘택 면적을 증가시킬 수 있다.
전술한 바와 같이, 제1 게이트 전극 패턴(172) 및 제1 게이트 전극(170)은 동일한 물질을 사용하여 동시에 형성될 수 있다.
도 12를 참조하면, 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)이 형성된 후, 기판(110) 상에 전체적으로 저농도 이온 도핑(n-)이 수행될 수 있다. 도 4에서 언급한 바와 같이, 상기 저농도 이온 도핑(n-)이 수행된 후, 제1 액티브층 패턴(135)의 제1 영역(10)에 제1 저농도 도핑 영역(61)이 형성될 수 있고, 액티브층 패턴(135)의 제2 영역(20)에 제2 저농도 도핑 영역(62) 및 제3 저농도 도핑 영역(63)이 형성될 수 있다. 또한, 액티브층(130)에도 고농도 도핑 영역 및 저농도 도핑 영역이 형성될 수 있다. 다시 말하면, 액티브층(130) 및 액티브층 패턴(135)은 저농도 도핑 드레인 영역을 포함할 수 있다.
예비 게이트 절연층(152), 제1 게이트 전극(170), 제1 게이트 전극 패턴(172) 상에는 예비 제1 층간 절연층(192)이 형성될 수 있다. 예시적인 실시예들에 있어서, 예비 제1 층간 절연층(192)은 예비 게이트 절연층(152) 상에서 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮으며 예비 게이트 절연층(152) 상에 전체적으로 형성될 수 있다. 예를 들면, 예비 제1 층간 절연층(192)은 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 충분히 덮을 수 있으며, 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 예비 제1 층간 절연층(192)은 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮으며, 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 예비 제1 층간 절연층(192)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
도 14를 참조하면, 액티브층 패턴(135)의 제1 영역(10) 및 제3 영역(30)의 적어도 일부와 중첩하여 위치하는 콘택홀(187)이 형성될 수 있다. 콘택홀(187)이 형성됨으로써, 게이트 절연층(150) 및 제1 층간 절연층(190)이 형성될 수 있다. 다시 말하면, 제1 층간 절연층(190)은 제1 영역(10)에서 액티브층 패턴(135)의 상면을 노출시킬 수 있고, 제3 영역(30)에서 제2 게이트 전극 패턴(177)의 적어도 일부를 노출시킬 수 있다. 또한, 제1 층간 절연층(190)은 제1 게이트 전극 패턴(172)의 개구(182)를 통해 액티브층 패턴(135)의 제2 영역(20)에 배치된 게이트 절연층(150)과 접촉할 수 있고, 제1 층간 절연층(190)은 제4 영역(40)에 배치된 제1 게이트 전극 패턴(172)을 커버할 수 있다.
도 15를 참조하면, 제1 층간 절연층(190) 상에 제2 게이트 전극(175)이 형성될 수 있고, 제2 게이트 전극(175)은 제1 층간 절연층(190) 중에서 하부에 제1 게이트 전극(170)이 위치하는 부분 상에 위치할 수 있다. 또한, 제1 게이트 전극 패턴(172) 및 제1 층간 절연층(190) 상에 제2 게이트 전극 패턴(177)이 형성될 수 있다. 예를 들면, 예비 제2 게이트 전극층이 기판(110) 상에 전체적으로 형성될 수 있고, 상기 예비 제2 게이트 전극층이 형성된 후, 상기 예비 제2 게이트 전극층을 부분적으로 제거하여 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)이 형성될 수 있다. 즉, 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 제2 게이트 전극 패턴(177)은 액티브층 패턴(135)의 제3 영역(30)에 형성된 제1 게이트 전극 패턴(172)의 적어도 일부와 접촉하며 액티브층 패턴(135)의 제1 영역(10)에 접속될 수 있다. 다시 말하면, 제2 게이트 전극 패턴(177)은 제1 층간 절연층(190)의 콘택홀(187)을 통해 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172)의 적어도 일부와 접촉하며 액티브층 패턴(135)의 제1 영역(10)에 접속될 수 있다. 제2 게이트 전극 패턴(177)이 콘택홀(187)을 통해 제1 게이트 전극 패턴(172)의 적어도 일부 및 제1 영역(10)에 직접적으로 접촉됨으로써, 액티브층 패턴(135)에 인가된 게이트 신호를 제1 게이트 전극 패턴(172)에 전달할 수 있고, 상기 게이트 신호가 제1 게이트 전극(170)과 전기적으로 연결된 제1 게이트 전극 패턴(172)을 통해 제1 게이트 전극(170)에 인가될 수 있다. 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177) 각각은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177) 각각은 다층 구조로 형성될 수도 있다. 이에 따라, 액티브층 패턴(135), 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(177)을 포함하는 배선 연결 구조물(300)이 형성될 수 있다.
도 16을 참조하면, 제1 층간 절연층(190), 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177) 상에 제2 층간 절연층(195)이 형성될 수 있다. 제2 층간 절연층(195)은 제2 게이트 전극(175)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 제1 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 예를 들면, 제2 층간 절연층(195)은 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)을 충분히 덮을 수 있으며, 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 이와는 달리, 제2 층간 절연층(195)은 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)을 덮으며, 제2 게이트 전극(175) 및 제2 게이트 전극 패턴(177)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수도 있다. 제2 층간 절연층(195)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
소스 전극(210) 및 드레인 전극(230)이 제2 층간 절연층(195) 상에 형성될 수 있다. 소스 전극(210)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제1 부분을 관통하여 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 게이트 절연층(150), 제1 층간 절연층(190) 및 제2 층간 절연층(195)의 제2 부분을 관통하여 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 소스 전극(210) 및 드레인 전극(230)은 다층 구조로 형성될 수도 있다. 이에 따라, 액티브층(130), 게이트 절연층(150), 제1 게이트 전극(170), 제1 층간 절연층(190), 제2 게이트 전극(175), 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 형성될 수 있다.
도 17을 참조하면, 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230) 상에 평탄화층(270)이 형성될 수 있다. 평탄화층(270)은 소스 전극(210) 및 드레인 전극(230)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 제2 층간 절연층(195) 상에 전체적으로 형성될 수 있다. 예를 들면, 평탄화층(270)은 제2 층간 절연층(195), 소스 전극(210) 및 드레인 전극(230)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등을 사용하여 형성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 형성될 수 있다. 예를 들면, 하부 전극(290)은 평탄화층(270) 중 하부에 반도체소자(250)가 위치하는 부분 상에 형성될 수 있다. 하부 전극(290)은 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 예를 들면, 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 다층 구조로 형성될 수도 있다.
도 18을 참조하면, 화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮으면서 제1 방향(D1)으로 연장될 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 사용하여 형성될 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 형성)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지를 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 화소 정의막(310) 상에 전체적으로 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 다층 구조로 형성될 수도 있다.
봉지 기판(미도시)은 상부 전극(340) 상에 형성될 수 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 사용하여 형성될 수도 있다. 이 경우, 유기 발광 표시 장치의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다. 이에 따라, 도 5에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
도 19는 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 나타내는 레이아웃 도면이고, 도 20은 도 19의 배선 연결 구조물을 II-II'라인을 따라 절단한 단면도이다. 도 19 및 도 20에 예시한 배선 연결 구조물(400)은 게이트 절연층(150)의 형상, 제1 층간 절연층(190)의 형상 및 제2 게이트 전극 패턴(177)의 형상을 제외하면, 도 1 내지 도 5를 참조하여 설명한 유기 발광 표시 장치(100)에 포함된 배선 연결 구조물(300)과 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 19 및 도 20에 있어서, 도 1 내지 도 5를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1 내지 도 5, 도 19 및 도 20을 참조하면, 배선 연결 구조물(400)은 액티브층 패턴(135), 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(177)을 포함할 수 있다.
기판(110), 액티브층(130) 및 액티브층 패턴(135) 상에는 게이트 절연층(150)이 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)의 제1 영역(10) 및 제2 영역(20)을 노출시킬 수 있다.
액티브층 패턴(135) 및 게이트 절연층(150) 상에 제1 게이트 전극 패턴(172)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극 패턴(172)은 액티브층 패턴(135)의 제1 영역(10)을 노출시키도록 액티브층 패턴(135)과 중첩하여 배치될 수 있고, 제2 영역(20)을 노출시키는 개구를 포함할 수 있다. 다시 말하면, 제1 게이트 전극 패턴(172)은 상기 개구를 통해 제2 영역(20)에 위치하는 액티브층 패턴(135)의 상면을 노출시킬 수 있다.
게이트 절연층(150), 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 제1 층간 절연층(190)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)의 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40)의 일부와 중첩하여 위치하는 콘택홀을 가질 수 있다. 다시 말하면, 제1 층간 절연층(190)은 제1 영역(10)에서 액티브층 패턴(135)의 상면을 노출시킬 수 있고, 제3 영역(30)에서 제2 게이트 전극 패턴(177)의 상면을 노출시킬 수 있으며, 제2 영역(20)에서 액티브층 패턴(135)의 상면을 노출시킬 수 있고, 제4 영역(40)에서 제1 게이트 전극 패턴(172)의 일부를 노출시킬 수 있다.
제1 게이트 전극 패턴(172) 및 제1 층간 절연층(190) 상에 제2 게이트 전극 패턴(177)이 배치될 수 있다. 제2 게이트 전극 패턴(177)은 액티브층 패턴(135)의 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172) 및 제4 영역(40)에 배치된 제1 게이트 전극 패턴(172)의 일부와 접촉하며 액티브층 패턴(135)의 제1 영역(10) 및 제2 영역(20)에 접속될 수 있다. 다시 말하면, 제2 게이트 전극 패턴(177)은 제1 층간 절연층(190)의 콘택홀을 통해 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172) 및 제4 영역(40)에 배치된 제1 게이트 전극 패턴(172)의 적어도 일부와 접촉하며 액티브층 패턴(135)의 제1 영역(10) 및 제2 영역(20)에 접속될 수 있다. 따라서, 제2 게이트 전극 패턴(177)은 제1 영역(10)의 제1 고농도 도핑 영역(51) 및 제1 저농도 도핑 영역(61) 및 제2 영역(20)의 제2 저농도 도핑 영역(62), 제2 고농도 도핑 영역(52) 및 제3 저농도 도핑 영역(63)에 접속될 수 있다. 제2 게이트 전극 패턴(177)이 제1 층간 절연층(190)의 콘택홀을 통해 제1 게이트 전극 패턴(172) 및 제1 영역(10) 및 제2 영역(20)에 직접적으로 접촉됨으로써, 액티브층 패턴(135)에 인가된 게이트 신호를 제1 게이트 전극 패턴(172)에 전달할 수 있고, 상기 게이트 신호가 제1 게이트 전극(170)과 전기적으로 연결된 제1 게이트 전극 패턴(172)을 통해 제1 게이트 전극(170)에 인가될 수 있다.
이에 따라, 도 1 내지 도 5와 비교했을 때, 제1 층간 절연층(190)의 콘택홀(187)을 제1 방향(D1)으로 연장하여 제2 게이트 전극 패턴(177)이 액티브층 패턴(135)의 제2 고농도 도핑 영역(52)에 추가적으로 접속될 수 있고, 제3 영역(30)에 위치하는 제1 게이트 전극 패턴(172) 및 제4 영역(40)에 위치하는 제1 게이트 전극 패턴(172)의 일부와 제2 게이트 전극 패턴(177)이 접촉함으로써, 추가적인 콘택홀의 형성 없이 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 면적을 증가시킬 수 있다. 결과적으로, 유기 발광 표시 장치는 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 저항을 줄일 수 있다.
도 21은 본 발명의 예시적인 실시예들에 따른 배선 연결 구조물을 나타내는 레이아웃 도면이고, 도 22는 도 21의 배선 연결 구조물을 III-III'라인을 따라 절단한 단면도이다. 도 21 및 도 22에 예시한 배선 연결 구조물(500)은 게이트 절연층(150)의 형상, 제1 게이트 전극 패턴(172)의 형상, 제1 층간 절연층(190)의 형상 및 제2 게이트 전극 패턴(177)의 형상을 제외하면, 도 1 내지 도 5를 참조하여 설명한 유기 발광 표시 장치(100)에 포함된 배선 연결 구조물(300)과 실질적으로 동일하거나 유사한 구성을 가질 수 있다. 도 21 및 도 22에 있어서, 도 1 내지 도 5를 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 1 내지 도 5, 도 21 및 도 22를 참조하면, 배선 연결 구조물(500)은 액티브층 패턴(135), 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(177)을 포함할 수 있다.
기판(110), 액티브층(130) 및 액티브층 패턴(135) 상에는 게이트 절연층(150)이 배치될 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)의 제1 영역(10) 및 제2 영역(20)의 일부를 노출시킬 수 있다. 또한, 게이트 절연층(150)은 제2 영역(20)의 제3 저농도 도핑 영역(63)에 배치될 수 있다.
액티브층 패턴(135) 및 게이트 절연층(150) 상에 제1 게이트 전극 패턴(172)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극 패턴(172)은 액티브층 패턴(135)의 제1 영역(10)을 노출시키도록 액티브층 패턴(135)과 중첩하여 배치될 수 있고, 제2 영역(20)의 일부를 노출시키는 개구를 포함할 수 있다. 다시 말하면, 제1 게이트 전극 패턴(172)은 상기 개구를 통해 제2 영역(20)의 제2 저농도 도핑 영역(62) 및 제2 고농도 도핑 영역(52)에 위치하는 액티브층 패턴(135)의 상면을 노출시킬 수 있다.
게이트 절연층(150), 제1 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 제1 층간 절연층(190)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 층간 절연층(190)은 제1 게이트 전극(170)을 덮으며 제1 방향(D1)으로 연장될 수 있고, 액티브층 패턴(135)의 제1 영역(10), 제2 영역(20)의 일부 및 제3 영역(30)과 중첩하여 위치하는 콘택홀을 가질 수 있다. 다시 말하면, 제1 층간 절연층(190)은 제1 영역(10)에서 액티브층 패턴(135)의 상면을 노출시킬 수 있고, 제3 영역(30)에서 제2 게이트 전극 패턴(177)의 상면을 노출시킬 수 있으며, 제2 영역(20)의 제2 저농도 도핑 영역(62) 및 제2 고농도 도핑 영역(52)에서 액티브층 패턴(135)의 상면을 노출시킬 수 있다. 또한, 제1 층간 절연층(190)은 제2 영역(20)의 제3 저농도 도핑 영역(63)에 배치될 수 있고, 제1 층간 절연층(190)은 제4 영역(40)에 배치된 제1 게이트 전극 패턴(172)을 커버할 수 있다.
제1 게이트 전극 패턴(172) 및 제1 층간 절연층(190) 상에 제2 게이트 전극 패턴(177)이 배치될 수 있다. 제2 게이트 전극 패턴(177)은 액티브층 패턴(135)의 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172)과 접촉하며 액티브층 패턴(135)의 제1 영역(10) 및 제2 영역(20)의 일부에 접속될 수 있다. 다시 말하면, 제2 게이트 전극 패턴(177)은 제1 층간 절연층(190)의 콘택홀을 통해 제3 영역(30)에 배치된 제1 게이트 전극 패턴(172)과 접촉하며 액티브층 패턴(135)의 제1 영역(10) 및 제2 영역(20)의 일부에 접속될 수 있다. 따라서, 제2 게이트 전극 패턴(177)은 제1 영역(10)의 제1 고농도 도핑 영역(51) 및 제1 저농도 도핑 영역(61) 및 제2 영역(20)의 제2 저농도 도핑 영역(62) 및 제2 고농도 도핑 영역(52)에 접속될 수 있다. 제2 게이트 전극 패턴(177)이 제1 층간 절연층(190)의 콘택홀을 통해 제1 게이트 전극 패턴(172) 및 제1 영역(10) 및 제2 영역(20)의 일부에 직접적으로 접촉됨으로써, 액티브층 패턴(135)에 인가된 게이트 신호를 제1 게이트 전극 패턴(172)에 전달할 수 있고, 상기 게이트 신호가 제1 게이트 전극(170)과 전기적으로 연결된 제1 게이트 전극 패턴(172)을 통해 제1 게이트 전극(170)에 인가될 수 있다.
이에 따라, 도 1 내지 도 5와 비교했을 때, 제1 층간 절연층(190)의 콘택홀(187)을 제1 방향(D1)으로 연장하여 제2 영역(20)의 제3 저농도 도핑 영역(63)과의 접촉 없이 제2 게이트 전극 패턴(177)이 액티브층 패턴(135)의 제2 고농도 도핑 영역(52)에 추가적으로 접속될 수 있고, 제3 영역(30)에 위치하는 제1 게이트 전극 패턴(172)과 제2 게이트 전극 패턴(177)이 접촉함으로써, 추가적인 콘택홀의 형성 없이 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 면적을 증가시킬 수 있다. 결과적으로, 유기 발광 표시 장치는 제2 게이트 전극 패턴(177)과 액티브층 패턴(135)의 콘택 저항을 줄일 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
10: 제1 영역 20: 제2영역
30: 제3 영역 40: 제4영역
51: 제1 고농도 도핑 영역 52: 제2 고농도 도핑 영역
61: 제1 저농도 도핑 영역 62: 제2 저농도 도핑 영역
63: 제3 저농도 도핑 영역 100: 유기 발광 표시 장치
110: 기판 130: 액티브층
135: 액티브층 패턴 150: 게이트 절연층
152: 예비 게이트 절연층 170: 제1 게이트 전극
171: 예비 제1 게이트 전극 172: 제1 게이트 전극 패턴
173: 예비 제1 게이트 전극 패턴 174: 예비 게이트 전극층
175: 제2 게이트 전극 177: 제2 게이트 전극 패턴
182: 개구 187: 콘택홀
190: 제1 층간 절연층 192: 예비 제1 층간 절연층
195: 제2 층간 절연층 200: 서브 화소 구조물
210: 소스 전극 230: 드레인 전극
250: 반도체 소자 270: 평탄화층
290: 하부 전극
300, 400, 500: 배선 연결 구조물 310: 화소 정의막
330: 발광층 340: 상부 전극
510, 511: 제1 포토레지스트 530, 531: 제2 포토레지스트
550, 551: 제3 포토레지스트

Claims (20)

  1. 기판;
    상기 기판 상에 배치되며 액티브층, 상기 액티브층 상에 배치되는 제1 게이트 전극, 상기 제1 게이트 전극 상에 배치되는 제2 게이트 전극 및 상기 제2 게이트 전극 상에 배치되는 소스 및 드레인 전극들을 포함하는 반도체 소자;
    상기 기판 상에서 상기 액티브층과 이격하여 배치되고, 제1, 제2, 제3 및 제4 영역들을 갖는 액티브층 패턴;
    상기 액티브층 패턴 상에서 상기 액티브층 패턴의 제1 영역을 노출시키도록 상기 액티브층 패턴과 중첩하여 배치되고, 상기 제1 영역으로부터 이격된 상기 제2 영역을 노출시키는 개구를 포함하는 제1 게이트 전극 패턴; 및
    상기 제1 게이트 전극 패턴 상에서 상기 액티브층 패턴의 제1 및 제2 영역 사이에 위치하는 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴의 일부와 접촉하며 상기 액티브층 패턴의 제1 영역에 접속되는 제2 게이트 전극 패턴을 포함하고, 상기 반도체 소자와 전기적으로 연결되는 배선 연결 구조물; 및
    상기 반도체 소자 및 상기 배선 연결 구조물 상에 배치되는 서브 화소 구조물을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 반도체 소자는,
    상기 기판, 상기 액티브층 및 상기 액티브층 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 영역을 노출시키는 게이트 절연층; 및
    상기 게이트 절연층, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 및 제3 영역들과 중첩하여 위치하는 콘택홀을 갖는 제1 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서, 상기 제1 층간 절연층은 상기 제1 게이트 전극 패턴의 개구를 통해 상기 액티브층 패턴의 제2 영역에 배치된 상기 게이트 절연층과 접촉하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 2 항에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 층간 절연층의 콘택홀을 통해 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴과 접촉하며 상기 액티브층 패턴의 제1 영역에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 2 항에 있어서, 상기 제1 층간 절연층은 상기 제4 영역에 배치된 상기 제1 게이트 전극 패턴을 커버하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 1 항에 있어서, 상기 제2 게이트 전극 패턴이 상기 제1 영역으로부터 제4 영역으로의 방향으로 연장되고, 상기 제2 게이트 전극 패턴은 상기 제1 게이트 전극 패턴의 개구를 채우며, 상기 제3 영역에 배치되는 제1 게이트 전극 패턴 및 상기 제2 영역과 인접하여 위치하는 상기 제4 영역에 배치되는 제1 게이트 전극 패턴과 접촉하며 상기 액티브층 패턴의 제2 부분에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 액티브층 패턴의 제1 영역은 제1 고농도 도핑 영역 및 상기 제3 영역과 인접하여 위치하는 제1 저농도 도핑 영역을 포함하고, 상기 액티브층 패턴의 제2 영역은 상기 제1 저농도 도핑 영역과 인접한 제2 저농도 도핑 영역, 상기 제2 저농도 도핑 영역으로부터 이격된 제3 저농도 도핑 영역 및 상기 제2 및 제3 저농도 도핑 영역들 사이에 위치하는 제2 고농도 도핑 영역을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 7 항에 있어서, 상기 반도체 소자는,
    상기 기판, 상기 액티브층 및 상기 액티브층 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 및 제2 영역들을 노출시키는 게이트 절연층; 및
    상기 게이트 절연층, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 내지 제4 영역들과 중첩하여 위치하는 콘택홀을 갖는 제1 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 제1 층간 절연층은 상기 제4 영역에 배치되는 제1 게이트 전극 패턴의 일부를 노출시키는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 8 항에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 층간 절연층의 콘택홀을 통해 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴과 접촉하며 상기 액티브층 패턴의 제1 및 제2 영역들에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 10 항에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 영역의 제1 고농도 도핑 영역 및 제1 저농도 도핑 영역 및 상기 제2 영역의 제2 저농도 도핑 영역, 제2 고농도 도핑 영역 및 제3 저농도 도핑 영역에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 7 항에 있어서, 상기 반도체 소자는,
    상기 기판, 상기 액티브층 및 상기 액티브층 패턴 상에 배치되고, 상기 제1 영역 및 상기 제2 영역의 일부를 노출시키는 게이트 절연층; 및
    상기 게이트 절연층, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴 상에 배치되고, 상기 액티브층 패턴의 제1 영역, 제2 영역의 일부 및 제3 영역과 중첩하여 위치하는 콘택홀을 갖는 제1 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 12 항에 있어서, 상기 게이트 절연층 및 상기 제1 층간 절연층은 상기 제2 영역의 제4 저농도 도핑 영역에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 12 항에 있어서, 상기 제2 게이트 전극 패턴은 상기 제1 층간 절연층의 콘택홀을 통해 상기 제3 영역에 배치된 상기 제1 게이트 전극 패턴과 접촉하며 상기 제1 영역의 제1 고농도 도핑 영역 및 제1 저농도 도핑 영역 및 상기 제2 영역의 제2 저농도 도핑 영역 및 제2 고농도 도핑 영역에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제 12 항에 있어서, 상기 제1 층간 절연층은 상기 제4 영역에 배치된 상기 제1 게이트 전극 패턴을 커버하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제 1 항에 있어서, 상기 반도체 소자는,
    상기 제2 게이트 전극 및 제2 게이트 전극 패턴 상에 배치되는 제2 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 1 항에 있어서, 상기 액티브층 패턴에 게이트 신호가 제공되고, 상기 게이트 신호가 상기 제2 게이트 전극 패턴을 통해 상기 제1 게이트 전극 패턴으로 인가되며, 상기 제1 게이트 전극 패턴을 통해 상기 게이트 신호가 상기 제1 게이트 전극에 인가되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 1 항에 있어서, 상기 서브 화소 구조물은,
    상기 반도체 소자 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 1 항에 있어서, 상기 제1 게이트 전극 패턴의 개구는 제1 방향으로 연장하는 제1 폭 및 상기 제1 방향에 직교하는 제2 방향으로 연장하는 제2 폭을 가지고, 상기 제1 폭은 0.2 마이크로미터보다 크고, 상기 제2 폭은 0.5 마이크로미터보다 큰 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 1 항에 있어서, 상기 액티브층 및 상기 액티브층 패턴은 동일한 물질을 사용하여 동시에 형성되고, 상기 제1 게이트 전극 및 상기 제1 게이트 전극 패턴은 동일한 물질을 사용하여 동시에 형성되며, 상기 제2 게이트 전극 및 상기 제2 게이트 전극 패턴은 동일한 물질을 사용하여 동시에 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020160135727A 2016-10-19 2016-10-19 유기 발광 표시 장치 KR102591549B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160135727A KR102591549B1 (ko) 2016-10-19 2016-10-19 유기 발광 표시 장치
US15/787,629 US10522780B2 (en) 2016-10-19 2017-10-18 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160135727A KR102591549B1 (ko) 2016-10-19 2016-10-19 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20180043434A true KR20180043434A (ko) 2018-04-30
KR102591549B1 KR102591549B1 (ko) 2023-10-20

Family

ID=61902294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160135727A KR102591549B1 (ko) 2016-10-19 2016-10-19 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10522780B2 (ko)
KR (1) KR102591549B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200037898A (ko) * 2018-10-01 2020-04-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11158262B2 (en) 2018-08-23 2021-10-26 Samsung Display Co., Ltd. Display device having variable power sources

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245788B2 (ja) * 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
US10978536B2 (en) 2018-12-07 2021-04-13 Samsung Display Co., Ltd. Organic light emitting diode display including an anode overlapping a voltage line

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357735A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 半導体装置、電気光学装置及び半導体装置の製造方法
KR100589375B1 (ko) * 2004-05-24 2006-06-14 삼성에스디아이 주식회사 커패시터 및 이를 이용하는 발광 표시 장치
KR20150051824A (ko) * 2013-11-05 2015-05-13 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20160002337A (ko) * 2014-06-25 2016-01-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR20160085402A (ko) * 2015-01-07 2016-07-18 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4321557B2 (ja) 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
KR102300402B1 (ko) 2015-01-09 2021-09-09 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102490891B1 (ko) * 2015-12-04 2023-01-25 삼성디스플레이 주식회사 표시 장치
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357735A (ja) * 1999-06-14 2000-12-26 Seiko Epson Corp 半導体装置、電気光学装置及び半導体装置の製造方法
KR100589375B1 (ko) * 2004-05-24 2006-06-14 삼성에스디아이 주식회사 커패시터 및 이를 이용하는 발광 표시 장치
KR20150051824A (ko) * 2013-11-05 2015-05-13 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
KR20160002337A (ko) * 2014-06-25 2016-01-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR20160085402A (ko) * 2015-01-07 2016-07-18 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158262B2 (en) 2018-08-23 2021-10-26 Samsung Display Co., Ltd. Display device having variable power sources
KR20200037898A (ko) * 2018-10-01 2020-04-10 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11950471B2 (en) 2018-10-01 2024-04-02 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
KR102591549B1 (ko) 2023-10-20
US10522780B2 (en) 2019-12-31
US20180108859A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
KR102512975B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102480110B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102516054B1 (ko) 유기발광표시장치 및 유기발광표시장치의 제조 방법
US9368757B2 (en) Organic light emitting display device including graded functional layers
US10170525B2 (en) Organic light emitting display device
US9236419B2 (en) Organic light emitting display device having electrodes of subpixels with different thicknesses and method of manufacturing the same
KR102447451B1 (ko) 유기 발광 표시 장치
US9425426B2 (en) Organic light emitting diode display having auxiliary electrode
KR20190086061A (ko) 유기 발광 표시 장치
US10811480B2 (en) Organic light emitting display device
CN111863929B (zh) 显示基板及其制备方法、显示装置
KR20170119801A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10553660B2 (en) Light emitting display device
KR102525343B1 (ko) 유기 발광 표시 장치
KR20160120387A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20160015433A (ko) 유기 발광 표시 장치
KR20170078909A (ko) 유기 발광 표시 장치
KR102591549B1 (ko) 유기 발광 표시 장치
KR102591727B1 (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR102077723B1 (ko) 유기발광표시장치 및 그 제조방법
KR20190056479A (ko) 유기 발광 표시 장치
KR102525989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102664048B1 (ko) 유기 발광 표시 장치
KR20180025382A (ko) 유기 발광 표시 장치
KR20190069709A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant