KR100589375B1 - 커패시터 및 이를 이용하는 발광 표시 장치 - Google Patents

커패시터 및 이를 이용하는 발광 표시 장치 Download PDF

Info

Publication number
KR100589375B1
KR100589375B1 KR1020040036854A KR20040036854A KR100589375B1 KR 100589375 B1 KR100589375 B1 KR 100589375B1 KR 1020040036854 A KR1020040036854 A KR 1020040036854A KR 20040036854 A KR20040036854 A KR 20040036854A KR 100589375 B1 KR100589375 B1 KR 100589375B1
Authority
KR
South Korea
Prior art keywords
capacitor
layer
conductive layer
conductive
electrode
Prior art date
Application number
KR1020040036854A
Other languages
English (en)
Other versions
KR20050111922A (ko
Inventor
곽원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040036854A priority Critical patent/KR100589375B1/ko
Priority to JP2005054545A priority patent/JP4549889B2/ja
Priority to US11/091,397 priority patent/US7378739B2/en
Priority to CN2008101859981A priority patent/CN101442038B/zh
Priority to CNB2005100738149A priority patent/CN100521007C/zh
Publication of KR20050111922A publication Critical patent/KR20050111922A/ko
Application granted granted Critical
Publication of KR100589375B1 publication Critical patent/KR100589375B1/ko
Priority to US12/105,588 priority patent/US7671368B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Abstract

본 발명은, 표면적은 좁으면서 충분한 용량을 갖는 다층구조의 커패시터와 이 커패시터를 이용한 커패시터 장치 및 발광표시장치를 제공한다.
본 발명에 따른 커패시터는, 기판 상에 제1 도전영역 및 제2 도전영역을 포함하는 제1 도전층이 형성되고, 제1 도전층 상에 제1 절연층이 형성된다. 그리고 제1 절연층 상에는 제2 도전층 및 제2 절연층이 순차적으로 형성된다. 이에 더하여 제3 도전층이 제2 절연층 상에 형성되며 제1 도전영역에 접촉구를 통하여 전기적으로 연결되어 제1 도전영역과 동일한 전위를 갖는다. 따라서 제1 도전영역 및 제3 도전층이 커패시터의 일전극이 되고 제2 도전층이 커패시터의 타전극이 된다. 이와 같이 커패시터가 다층구조로 형성됨으로써 커패시터는 작은 표면적으로도 상대적으로 충분한 용량을 가질 수 있다.
커패시터, 발광 표시 장치, 유기EL, OLED

Description

커패시터 및 이를 이용하는 발광 표시 장치{Capacitor and light emitting display using the same}
도 1은 일반적인 유기EL 표시장치의 구성을 개략적으로 보여주는 도면이다.
도 2는 일반적인 유기EL 표시패널의 화소의 등가회로도이다.
도 3은 종래의 표시패널에 형성되는 커패시터의 구성을 개략적으로 보여주는 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 다층 커패시터의 구조를 보여주는 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 유기EL 표시장치의 화소회로의 일 예를 보여주는 등가 회로도이다.
도 6은 본 발명의 제2 실시예에 따른 화소회로의 배치구조의 일 예를 보여주는 평면도이다.
도 7은 도 6의 Ⅰ~Ⅰ' 부분의 단면도이다.
도 8은 도 6의 Ⅱ-Ⅱ' 부분의 단면도이다.
본 발명은, 커패시터 및 이를 이용한 발광 표시 패널에 관한 것으로, 특히 기판 상에 형성되는 커패시터 및 이 커패시터를 포함하는 발광 표시 패널에 관한 것이다.
일반적으로 평판 표시 장치(Flat Panel Display)는 두 기판 사이에 측벽을 세워 밀폐된 용기를 제조하고, 이 용기의 내부에 적절한 소재를 배치하여 원하는 화면을 표시하는 장치로서, 최근 들어 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 인가되는 전압에 의해 액정이 교란되면서 빛이 산란되는 원리를 이용하는 액정 표시 장치(Liquid crystal display, LCD), 전자선에 의한 형광체 발광을 이용하는 전계방출 표시장치(Field Emission Display, FED), 유기물질의 전계발광을 이용하는 유기 전계 발광 표시장치(Organic electro-luminescent display, 이하 유기EL 표시장치) 등과 같은 여러 가지의 평면형 디스플레이가 개발되어 실용화되고 있다.
이와 같은 표시장치를 구동하는 방식에는 단순 구동(passive matrix) 방식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 각 ITO(indium tin oxide) 화소 전극에 연결하고 박막 트랜지스터의 일전극에 연결된 커패시터의 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
도 1은 일반적인 능동 구동 방식을 채용한 유기EL 표시장치의 구성을 개략적으로 보여주는 도면이다.
도 1과 같이, 유기EL 표시장치는 표시패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.
표시패널(100)은 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm), 행 방향으로 뻗어 있는 복수의 주사선(또는 게이트선이라고도 하며, 이하에서는 주사선으로 명명하기로 한다)(S1-Sn), 및 복수의 화소회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로(110)로 전달하며, 주사선(S1-Sn)은 선택 신호를 화소회로(110)로 전달한다. 화소회로(110)는 이웃한 두 데이터선(D1-Dm)과 이웃한 두 주사선(S1-Sn)에 의해 정의되는 화소 영역에 형성된다.
주사 구동부(200)는 주사선(S1-Sn)에 각각 선택 신호를 순차적으로 인가하며, 데이터 구동부(300)는 데이터선(D1-Dm)에 화상 신호에 대응되는 데이터 전압을 인가한다.
도 2는 일반적인 유기EL 표시패널의 화소의 등가회로도이다.
도 2에서와 같이, 유기EL 표시장치의 화소회로는 유기 EL 소자(124), 2개의 트랜지스터(121, 123) 및 커패시터(122)를 포함한다. 구동 트랜지스터(123)는 전원 전압(Vdd)에 소스가 연결되고, 게이트와 소스 사이에 커패시터(122)가 연결되어 있다. 커패시터(122)는 트랜지스터(123)의 게이트-소스 전압(VGS)을 일정 기간 유지한다. 스위칭 트랜지스터(121)는 현재 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터의 데이터 전압을 트랜지스터(123)로 전달한다. 유기EL 소자(124)는 캐소드가 기준 전압(Vss)에 연결되며 구동 트랜지스터(123)를 통하여 인가되는 전류에 대응하는 빛을 발광한다.
이와 같이, 각 화소회로에 박막 트랜지스터 및 커패시터를 포함하는 능동 매트릭스 방식은 커패시터 용량에 의해 유지된 전압에 구동되므로, 각 표시화소는 한 프레임동안 계속하여 데이터신호에 대응하는 영상을 표시할 수 있어 단순 매트릭스 방식에 비하여 표시특성이 우수하므로, 현재 단순 매트릭스 방식보다 널리 사용되고 있다.
도 3은 종래의 표시패널에 형성되는 커패시터의 구성을 개략적으로 보여주는 단면도이다.
기판(101) 상에 차단층(102)이 형성되고, 그 위에 커패시터의 일전극을 형성하는 도전층(220)이 형성된다. 도전층(220) 상에는 절연층(230)이 형성되고 절연층(230) 상에는 커패시터의 타전극인 도전층(240)이 형성된다. 이렇게 하여 도전층(220)과 도전층(240)으로 이루어진 커패시터가 형성된다. 화소회로가 형성되는 영역 내에는, 이와 같은 커패시터가 표시패널의 특성에 따라 요구되는 용량을 갖는 넓이로 형성된다.
그러나, 능동 매트릭스 방식의 표시패널의 화소 영역에는 소정의 넓이를 갖는 커패시터뿐만 아니라 박막 트랜지스터가 형성되어야한다. 따라서 표시소자가 형성될 수 있는 영역의 넓이가 감소될 수 있다는 것을 의미한다. 즉 표시패널의 개구율이 감소할 수 있으며 이는 표시패널의 표시특성의 저하로 이어진다.
특히, 유기EL 표시장치는 구동 트랜지스터의 문턱전압을 보상하기 위하여 2 개 이상의 커패시터 및 복수의 박막 트랜지스터를 포함하는 화소회로를 사용하는 경향이 있어 더욱더 개구율이 감소될 수 있다. 따라서, 화소영역에서 적은 넓이를 가지면서도 해당 용량을 가질 수 있는 커패시터의 구조가 절실히 요구되는 실정이다.
본 발명이 이루고자 하는 기술적 과제는, 표면적은 좁으면서 충분한 용량을 갖는 다층구조의 커패시터를 제공하는 것이다.
본 발명의 다른 기술적 과제는, 별도의 연결전극 없이 2개의 커패시터가 직렬로 연결되는 구조를 갖는 커패시터 장치를 제공하는 것이다.
본 발명의 또 다른 기술적 과제는, 다층구조의 커패시터를 포함하는 발광 표시 장치를 제공하는 것이다.
본 발명의 또 다른 기술적 과제는 별도의 연결전극 없이 직렬로 연결되는 구조를 갖는 2개의 커패시터를 포함하는 발광 표시 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 하나의 특징에 따른 기판 상에 형성되는 커패시터는,
기판 상에 형성되며, 제1 도전영역 및 제2 도전영역을 포함하는 제1 도전층; 상기 제1 도전층 상에 형성되는 제1 절연층; 상기 제1 절연층 상에 형성되는 제2 도전층; 상기 제2 도전층 상에 형성되는 제2 절연층; 및 상기 제2 절연층 상에 형성되며 상기 제1 도전영역에 접촉구를 통하여 전기적으로 연결되는 제3 도전층을 포함한다.
상기 제1 도전층은 불순물이 도핑된 다결정 규소층일 수 있고, 상기 제2 및 제3 도전층은 금속전극층일 수 있다.
본 발명의 다른 특징에 따른 서로 직렬로 연결되는 제1 및 제2 커패시터를 포함하는 커패시터장치는,
서로 분리되어 형성되는 제1 도전영역 및 제2 도전영역을 포함하는 제1 도전층; 상기 제1 도전층 상에 형성되는 제1 절연층; 상기 제1 도전층의 제1 및 제2 도전영역 위의 상기 제1 절연층 상에 일체로 형성되는 제2 도전층을 포함하고,
상기 제1 도전영역과 상기 제2 도전층이 상기 제1 커패시터를 형성하고, 상기 제2 도전영역과 상기 제2 도전층이 상기 제2 커패시터를 형성한다.
상기 제1 도전층은 반도체층으로 형성될 수 있고 특히 불순물이 도핑된 다결정 규소층일 수 있으며, 상기 제2 도전층은 금속전극층일 수 있다.
또한, 커패시터 장치는, 상기 제2 도전층 위에 형성되는 제2 절연층; 상기 제1 도전층의 제1 도전영역 위의 상기 제2 절연층 상에 형성되며 상기 제1 도전층의 제1 영역과 접촉구를 통하여 전기적으로 연결되는 제3 도전층이 더 형성될 수 있다.
본 발명의 또 다른 특징에 따른 발광 표시 장치는, 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치로서,
상기 화소 회로는, 상기 선택 신호에 응답하여 상기 데이터 신호를 전달하는 제1 트랜지스터; 상기 제1 트랜지스터에 제1 전극이 연결되어, 상기 데이터선으로부터 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터; 상기 커패시터의 제2 전극에 제어전극이 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제2 트랜지스터; 및 상기 제2 트랜지스터로부터 출력되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
상기 커패시터는, 제1 도전층; 상기 제1 도전층 상에 형성되는 제1 절연층;
상기 커패시터의 제1 전극에 대응되며, 상기 제1 절연층 상에 형성되는 제2 도전층; 상기 제2 도전층 상에 형성되는 제2 절연층; 및 상기 제2 절연층 상에 형성되며 상기 제1 도전층과 접촉구를 통하여 전기적으로 연결되는 제3 도전층을 포함한다.
상기 제1 도전층은 상기 제1 및 제2 트랜지스터를 형성하는 반도체층과 동일층에 형성되며 동일한 도전형을 갖는 반도체층일 수 있으며, 상기 제2 도전층은 금속전극층으로서 상기 주사선과 동일한 층에 형성되고, 상기 제3 도전층은 금속전극층으로서 상기 데이터선은 동일한 층에 형성될 수 있다.
본 발명의 또 다른 특징에 따른 발광 표시 장치는, 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치로서,
상기 화소 회로는, 상기 데이터선에 전기적으로 연결되는 제1 전극, 상기 선택신호에 응답하여 턴온되어 상기 데이터신호를 출력하는 제2 전극을 갖는 제1 트랜지스터; 상기 제1 트랜지스터의 제2 전극에 전기적으로 연결되는 제1 전극을 가지며, 상기 데이터신호에 대응하는 전압을 충전하는 제1 커패시터; 상기 제1 커패 시터에 저장된 전압에 대응하는 전류를 출력하는 제2 트랜지스터; 상기 제1 커패시터의 제1 전극에 직렬 연결되는 제1 전극을 갖는 제2 커패시터; 및 상기 제2 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 발광소자를 포함하고,
상기 화소 회로가 형성되는 화소 영역에, 상기 제1 커패시터의 제2 전극을 형성하는 제1 도전영역 및 상기 제2 커패시터의 제2 전극을 형성하는 제2 도전영역을 포함하는 제1 도전층; 상기 제1 도전층 상에 형성되는 제1 절연층; 및 상기 제1 도전층의 제1 및 제2 도전영역 위의 상기 제1 절연층 상에 일체로 형성되어 상기 제1 커패시터의 제1 전극 및 상기 제2 커패시터의 제1 전극이 되는 제2 도전층이 형성된다.
상기 제1 도전층은 불순물이 도핑된 다결정 규소층일 수 있으며, 상기 제1 도전층은 상기 제1 내지 제3 트랜지스터 중 적어도 하나와 동일한 도전형을 가질 수 있다.
상기 제2 도전층 상에는 제2 절연층이 형성되고, 상기 제1 도전층의 제1 도전영역 위의 상기 제2 절연층 상에 상기 전원전극선이 형성될 수 있다.
상기 제1 도전층의 제1 도전영역은 상기 화소회로에 전원을 공급하는 전원전극선에 접촉구를 통하여 전기적으로 연결될 수 있으며, 상기 전원전극선은 상기 제1 도전층의 제1 도전영역과 대략 동일한 형상으로 중첩되게 형성될 수 있다.
또한, 상기 제2 도전층은 상기 제1 트랜지스터의 제2 전극에 접촉구를 통하여 전기적으로 연결될 수 있다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명 이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다. 또한 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
먼저, 도 4를 참조하여 본 발명의 제1 실시예에 따른 커패시터에 대하여 상세하게 설명한다.
도 4는 본 발명의 제1 실시예에 따른 다층 커패시터의 구조를 보여주는 단면도이다.
도 4에서와 같이, 기판(401) 상에 차단층(410)이 형성되고, 그 위에 커패시터의 일전극을 형성하는 도전층으로서 불순물이 도핑된 다결정 규소층(420)이 형성된다. 다결정 규소층(420) 상에는 절연층(430)이 형성된다. 절연층(430) 상에는 커패시터의 타전극인 도전층으로서 금속전극층(440)이 형성된다. 따라서 일전극은 다결정 규소층(420)이고 타전극은 금속전극층(440)으로 이루어진 커패시터가 형성된다. 이에 더하여, 금속전극층(440) 상에는 다시 절연층(450)이 형성되고, 절연층(450) 상에 다시 금속전극층(460)이 형성된다. 금속전극층(460)은 접촉홀(451)을 통하여 다결정 규소층(410)에 접촉된다. 따라서 금속전극층(460)은 다결정 규소층(410)과 동일한 전위를 형성하며 커패시터의 일전극이 된다.
즉, 다결정 규소층(410)과 금속전극층(460)이 일전극이고 금속전극층(440)이 타전극으로 이루어진 커패시터가 된다. 이와 같은 커패시터의 일전극이 타전극의 하부층과 상부층에 중첩되게 마련됨으로써 커패시터의 전극의 넓이가 증가되어 커패시터의 용량이 증가된다.
이와 같이 3층 구조를 갖는 커패시터는 더 작은 넓이로 형성하여도 도 3에 도시된 종래의 2층 구조를 갖는 커패시터와 동일한 용량을 가질 수 있다. 따라서 표시패널의 화소영역에서 커패시터가 차지하는 영역을 줄일 수 있어 표시패널의 개구율을 향상시킬 수 있다.
다음은, 도 5 내지 도 8을 참조하여 본 발명의 제2 실시예에 따른 유기EL 표시장치에 대하여 상세하게 설명한다. 도 5 내지 도 8에서, 주사선에 관한 용어를 정의하면, 현재 선택 신호를 전달하려고 하는 주사선을 “현재 주사선”이라 하고, 현재 선택 신호가 전달되기 전에 선택 신호를 전달한 주사선을 “직전 주사선”, 현재 선택 신호가 전달된 후에 선택 신호를 전달한 주사선을 “다음 주사선"이라고 한다. 또한, 현재 화소(Pn)의 구성요소에 대하여 도면부호를 부여하고 직전 화소(Pn-1)의 구성요소의 도면부호는 현재 화소(Pn)의 구성요소의 도면부호와 동일한 번호에 (')를 추가하여 표시하였다. 그리고, 도면부호에 대응하는 인출선에 대하여, 끝에 화살표가 없는 인출선은 인출선이 닿는 부분만을 표시하는 것이고, 끝 에 화살표가 표시된 인출선은 화살표 부근에 배치된 복수개의 부분으로 이루어진 하나의 소자, 예컨대 트랜지스터를 표시하는 것이다.
도 5는 본 발명의 제2 실시예에 따른 유기EL 표시장치의 화소회로의 일 예를 보여주는 등가 회로도이다. 도 5에서는 설명의 편의상 m번째 데이터선(Dm)과 현재 주사선(Sn) 및 직전 주사선(Sn-1)에 연결된 화소 회로만을 도시하였다.
도 5에 도시된 바와 같이, 화소 회로는 트랜지스터들(M1-M6), 커패시터들(Cst, Cvth), 및 유기EL 소자(OLED)를 포함한다.
트랜지스터(M1)는 유기EL 소자(OLED)를 구동하기 위한 구동 트랜지스터로서, 전원(Vdd)과 유기EL 소자(OLED) 사이에 접속되고, 게이트에 인가되는 전압에 의하여 트랜지스터(M2)를 통하여 유기EL 소자(OLED)에 흐르는 전류를 제어한다. 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 노드(A)가 접속되고, 커패시터(Cvth)의 노드(B) 및 전원(Vdd) 사이에 커패시터(Cst)와 트랜지스터(M4)가 병렬접속된다.
트랜지스터(M5)는 현재 주사선(Sn)으로부터의 선택 신호에 응답하여 데이터선(Dm)으로부터 인가된 데이터 전압을 커패시터(Cvth)의 노드(B)로 전달한다. 트랜지스터(M4)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 커패시터(Cvth)의 노드(B)를 전원(Vdd)에 직접 연결한다. 트랜지스터(M3)는 직전 주사선(Sn-1)으로부터의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 연결시킨다. 트랜지스터(M2)는 트랜지스터(M1)의 드레인과 유기EL 소자(OLED)의 애노드 간에 접속되고, 발광제어선(EMIn)으로부터의 선택 신호에 응답하여 트랜지스터(M1)의 드레인과 유기EL 소자(OLED)의 사이를 차단시킨다. 유기EL 소자(OLED)는 트랜지스터(M2)를 통 하여 입력되는 전류에 대응하여 빛을 방출한다.
다음으로, 화소회로의 동작에 대하여 보다 상세하게 설명한다.
먼저, 직전 주사선(Sn-1)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M3)가 턴온되어 트랜지스터(M1)는 다이오드 연결 상태가 된다. 따라서, 트랜지스터(M1)의 게이트 및 소스간 전압이 트랜지스터(M1)의 문턱전압(Vth)이 될 때까지 변하게 된다. 이때 트랜지스터(M1)의 소스가 전원(Vdd)에 연결되어 있으므로, 트랜지스터(M1)의 게이트 즉, 커패시터(Cvth)의 노드(A)에 인가되는 전압은 전원전압(Vdd)과 문턱전압(Vth)의 합이 된다. 또한, 트랜지스터(M4)가 턴온되어 커패시터(Cvth)의 노드(B)에는 전원(Vdd)이 인가되어, 커패시터(Cvth)에 충전되는 전압(VCvth)은 수학식 1과 같다.
Figure 112004021865853-pat00001
여기서, VCvth는 커패시터(Cvth)에 충전되는 전압을 의미하고, VCvthA는 커패시터(Cvth)의 노드(A)에 인가되는 전압, VCvthB는 커패시터(Cvth)의 노드(B)에 인가되는 전압을 의미한다.
또한, N타입의 채널을 갖는 트랜지스터(M2)는 발광제어선(EMIn)의 로우레벨의 신호에 응답하여 차단되어, 트랜지스터(M1)에 흐르는 전류가 유기EL 소자(OLED)로 흐르는 것을 방지하고, 현재 주사선(Sn)에는 하이 레벨의 신호가 인가되므로 트랜지스터(M5)는 차단된다.
다음, 현재 주사선(Sn)에 로우 레벨의 주사 전압이 인가되면, 트랜지스터(M5)가 턴온되어 데이터 전압(Vdata)이 노드(B)에 인가된다. 또한, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)에 해당되는 전압이 충전되어 있으므로, 트랜지스터(M1)의 게이트에는 데이터 전압(Vdata)과 트랜지스터(M1)의 문턱 전압(Vth)의 합에 대응되는 전압이 인가된다. 즉, 트랜지스터(M1)의 게이트-소스간 전압(Vgs)은 다음의 수학식 2와 같다. 이 때, 발광제어선(EMIn)은 로우레벨의 신호가 인가되어 트랜지스터(M2)는 차단된다.
그 다음, 발광제어선(EMIn)의 하이레벨에 응답하여 트랜지스터(M2)가 온되어 트랜지스터(M1)의 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)가 유기EL 소자(OLED)에 공급되어, 유기 EL 소자(OLED)는 발광하게 된다. 전류(IOLED)는 수학식 3과 같다.
Figure 112004021865853-pat00003
여기서, IOLED는 유기 EL 소자(OLED)에 흐르는 전류, Vgs는 트랜지스터(M1)의 소스와 게이트 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.
이와 같이, 본 발명의 실시예에 따른 화소회로는, 각 화소에 위치하는 트랜지스터(M1)의 문턱전압(Vth)이 서로 다르더라도, 이 문턱 전압(Vth)의 편차가 커패시터(Cvth)에 의하여 보상되므로, 유기EL 소자(OLED)에 공급되는 전류는 일정하게 된다.
이하에서는 도 6 내지 도 8을 참조하여 본 발명의 제2 실시예에 따른 화소회로의 배치구조에 대하여 상세하게 설명한다.
도 6은 도 5에 도시된 화소회로의 배치구조의 일 예를 보여주는 평면도이고, 도 7은 도 6의 Ⅰ~Ⅰ' 부분의 단면도이고, 도 8은 도 6의 Ⅱ-Ⅱ' 부분의 단면도이다.
도 6 및 도 7에서와 같이, 절연 기판(1) 위에 산화 규소 등으로 이루어진 차단층(10)이 형성되고, 차단층(10) 위에 다결정 규소층(poly silicon layer)(21, 22, 23, 24, 25, 26, 27)이 형성된다.
반도체층인 다결정 규소층(21)은 도면 우측 아래부분에 'U' 모양으로 형성되고, 현재 화소의 스위칭 트랜지스터(M5)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(22)은 EL소자(OLED)의 오른쪽에 열방향으로 길게 형성되고 현재 화소의 커패시터(Cst)의 일전극을 형성한다. 다결정 규소층(23)은 다결정 규소층(22)의 한쪽 끝과 인접하여 형성되며 커패시터(Cvth)의 일전극(노드 A)을 형성한다. 다결정 규소층(24)은 열방향으로 길게 형성되고 트랜지스터(M2)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(25)은 다결정 규소층(24)과 연결되어 대략 'n'자 형상으로 형성되고, 트랜지스터(M3)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(26)은 EL소자(OLED')와 인접한 위치에 가로방향으로 길게 형성되고 트랜지스터(M1)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(27)은 다결정 규소층(25)과 인접한 위치에 열방향으로 길게 형성되어 트랜지스터(M4)의 소스, 드레인, 채널영역을 형성한다. 다결정 규소층(21')은 다결정 규소층(27)과 인접한 위치에 'U' 모양으로 형성되고, 직전 화소의 스위칭 트랜지스터(M5')의 소스, 드레인, 채널영역을 형성한다.
이렇게 형성된 다결정 규소층(21, 22, 23, 24, 25, 26, 27) 위에 게이트절연막(30)이 형성된다.
게이트절연막(30) 위에 게이트 전극선들이 형성된다. 구체적으로, 현재 주사선(Sn)에 대응하는 게이트전극(41), 커패시터들(Cst, Cvth)의 일전극을 형성하는 전극(42), 발광제어선(EMIn)에 대응하는 게이트전극(43) 및 구동 트랜지스터(M1)의 게이트전극(44)이 게이트절연막(30) 위에 형성된다.
게이트전극(41)은 가로 방향으로 길게 뻗어 다결정 규소층(21)과 교차하도록 형성되어, 트랜지스터(M5)의 게이트전극이 된다. 또한, 다결정 규소층(25', 27')고 교차하여 다음 화소(Pn+1)의 트랜지스터(M3) 및 트랜지스터(M4)의 게이트전극을 형성한다. 전극(42)은 다결정 규소층(22) 및 다결정 규소층(23)과 중첩되어 열방향으로 길게 형성되어, 현재 화소(Pn)의 커패시터(Cst) 및 커패시터(Cvth)의 연결전극(노드 B)을 형성한다. 게이트전극(43)은 게이트전극(41)과 평행하게 가로 방향으로 뻗어 있으며 트랜지스터(M2)의 게이트전극을 형성한다. 게이트전극(44)은 대략 직사각형으로 형성되고 다결정 규소층(26)의 중앙 영역에 형성되어 현재 화소(Pn)의 트랜지스터(M1)의 게이트전극을 형성한다. 다음, 게이트전극(41')는 직전 주사선(Sn-1)에 대응하는 전극으로서, 주사선(41)과 평행하게 가로 방향으로 뻗어 있으며 다결정 규소층(25) 및 다결정 규소층(27)의 교차하도록 형성되어 현재 화소(Pn)의 트랜지스터(M3) 및 트랜지스터(M4)의 게이트전극이 된다.
게이트 전극(41, 42, 43, 44) 위에 층간절연막(50)이 형성된다. 층간절연막(50) 위에는 데이터선(61), 전원전극선(62) 및 전극선(63, 64, 65, 66, 67)이 형성된다.
데이터선(61)은 열방향으로 길게 뻗어 있고, 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51a)를 통하여 다결정 규소층(21)에 연결되어 트랜지스터(M5)의 소스전극을 형성한다. 전극(63)은 데이터선(61)에 대략 평행하게 인접하여 열방향으로 대략 길게 뻗어 있고 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(51b) 및 층간절연막(50)을 관통하는 접촉구(52a)를 통하여 다결정 규소층(21) 및 게이트전극(42)을 연결하여 트랜지스터(M5)의 드레인과 노드 B를 연결한다. 전원전극선(63)은 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(52b)를 통하여 다결정 규소층(22)과 접촉되어 커패시터(Cst)의 일전극에 전원을 공급한다.
전극(64)은 층간절연막(50)을 관통하는 접촉구(53a) 및 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(53b)를 통하여 다결정 규소층(23) 및 다결정 규소층(27)과 접촉되어 커패시터(Cvth)의 일전극(노드 B)과 트랜지스터(M4)의 드레인을 연결한다. 전극(65)은 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉 구(54a) 및 접촉구(54b)와 층간절연막(50)을 관통하는 접촉구(54c)를 통하여 각각 다결정 규소층(23), 다결정 규소층(25) 및 게이트전극(44)과 접촉되어 커패시터(Cvth)의 타전극(노드 A), 트랜지스터(M3)의 드레인 및 트랜지스터(M1)의 게이트전극을 연결한다. 전극(66)은 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(55a) 및 접촉구(55b)를 통하여 각각 다결정 규소층(25)과 다결정 규소층(26)과 접촉되어 트랜지스터(M3)의 소스 및 트랜지스터(M1)의 드레인을 연결한다. 전극(67)은 층간절연막(50) 및 게이트절연막(30)을 관통하는 접촉구(56)를 통하여 다결정 규소층(24)과 접촉되어 트랜지스터(M2)의 드레인을 형성한다.
이와 같이 형성된 데이터선(61), 전원전극선(62) 및 전극선(63, 64, 65, 66, 67) 위에는 평탄화막(70)이 형성된다. 그리고, 화소전극(75)이 평탄화막(70)을 관통하는 접촉구(71)를 통하여 전극(67)에 접촉되어 트랜지스터(M2)의 드레인과 연결된다. 화소전극(75)이 형성된 후에 PDL(pixel define layer)이 형성되고 화소전극(75) 상에는 발광층(EML), 전자 수송층(ETL) 및 정공 수송층(HTL)을 포함하는 다층구조의 유기층(85)이 형성된다.
앞서 설명한 바와 같이, 커패시터(Cvth) 및 커패시터(Cst)는 EL소자(OLED)와 인접한 위치에 게이트전극(42)을 공통전극으로 하여 직렬연결된다.
도 8을 참조하여 커패시터(Cvth) 및 커패시터(Cst)의 구조를 더욱 상세하게 설명한다.
도 8에서와 같이, 다결정 규소층(22)과 접촉홀(52b)을 통하여 다결정 규소층(22)과 전기적으로 동일한 전위를 갖는 전원선(62) 둘 모두가 일전극이 되 고, 게이트전극(42)이 타전극(노드 B)이 되어 커패시터(Cst)를 형성한다. 또한, 커패시터(Cst)와 직렬로 연결되는 커패시터(Cvth)는 게이트전극(42)가 일전극이 되고 다결정 규소층(23)이 타전극이 된다. 따라서 게이트전극(42)은 커패시터(Cst)의 타전극임과 동시에 커패시터(Cvth)의 일전극이 된다.
이와 같이, 커패시터(Cst)를 다중층으로 형성함으로써 평면면적은 좁으면서 2개의 연결전극이 하나의 커패시터의 일전극 역할을 수행하기 때문에 충분한 용량을 확보할 수 있다. 또한, 커패시터(Cst)와 커패시터(Cvth)는 공통전극(42)을 통하여 직렬 연결되므로, 두 커패시터를 직렬로 연결하기 위한 별도의 전극을 형성할 필요가 없다. 따라서 화소 영역 내에서 두 커패시터가 차지하는 영역의 넓이를 감소시킬 수 있어 개구율을 증가시킬 수 있다.
본 발명의 제2 실시예에서는 유기EL 표시장치를 예로써 설명하였으나, 본 발명은 유기EL 표시장치에 한정되는 것이 아니라 2개의 커패시터가 직렬로 연결되는 구조를 갖는 모든 표시장치 및 반도체장치에 적용될 수 있다.
즉, 본 발명의 권리범위는 앞서 설명한 실시예들과 같은 구조에 한정되는 것은 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따른 3층 구조를 갖는 커패시터는, 제1 도전층, 제2 도전층, 제1 도전층과 접촉되는 제3 도전층으로 이루어지고, 제1 도전층 및 제3 도전층이 동일한 전위를 가지는 일전극이고 제2 도전층이 타전극인 커패시터이다. 따라서, 2층 구조의 커패시터에 비하여, 일전극의 넓이가 대략 2배가 되므로, 작은 넓이로도 큰 용량을 가질 수 있다.
또한, 이와 같은 3층 구조의 커패시터를 이용한 표시패널은 커패시터가 차지하는 영역을 줄일 수 있어 개구율이 향상된다.
이에 더하여, 2이상의 커패시터가 직렬로 연결되는 구성을 포함하는 화소회로의 경우, 제1 도전층, 제2 도전층, 제3 도전층 중에서 타전극으로서 중앙에 위치하는 전극을 연장하여 2개의 커패시터가 직렬로 연결되는 노드를 형성함으로써, 2개의 커패시터를 직렬로 연결하기 위한 별도의 연결전극을 형성하지 않아도 되므로 2개의 커패시터가 차지하는 영역을 줄일 수 있으며 표시패널의 개구율은 더욱더 향상될 수 있다.

Claims (22)

  1. 기판 상에 형성되는 커패시터에 있어서,
    기판 상에 형성되며, 제1 도전영역 및 제2 도전영역을 포함하는 제1 도전층;
    상기 제1 도전층 상에 형성되는 제1 절연층;
    상기 제1 절연층 상에 형성되는 제2 도전층;
    상기 제2 도전층 상에 형성되는 제2 절연층; 및
    상기 제2 절연층 상에 형성되며 상기 제1 도전영역에 접촉구를 통하여 전기적으로 연결되는 제3 도전층을 포함하는 커패시터.
  2. 제1항에 있어서,
    상기 제1 도전영역 및 제2 도전영역은 불순물이 도핑된 다결정 규소층인 커패시터.
  3. 제2항에 있어서,
    상기 제2 및 제3 도전층은 금속전극층인 커패시터.
  4. 서로 직렬로 연결되는 제1 및 제2 커패시터를 포함하는 커패시터장치에 있어서,
    서로 분리되어 형성되는 제1 도전영역 및 제2 도전영역을 포함하는 제1 도전층;
    상기 제1 도전층 상에 형성되는 제1 절연층;
    상기 제1 도전층의 제1 및 제2 도전영역 위의 상기 제1 절연층 상에 일체로 형성되는 제2 도전층을 포함하고,
    상기 제1 도전영역과 상기 제2 도전층이 상기 제1 커패시터를 형성하고,
    상기 제2 도전영역과 상기 제2 도전층이 상기 제2 커패시터를 형성하는 커패시터 장치.
  5. 제4항에 있어서,
    상기 제1 도전층은 반도체층으로 형성되는 커패시터 장치.
  6. 제5항에 있어서,
    상기 반도체층은 불순물이 도핑된 다결정 규소층인 커패시터 장치.
  7. 제4항에 있어서,
    상기 제2 도전층은 금속전극층인 커패시터 장치.
  8. 제4항에 있어서,
    상기 제2 도전층 위에 형성되는 제2 절연층;
    상기 제1 도전층의 제1 도전영역 위의 상기 제2 절연층 상에 형성되며 상기 제1 도전층의 제1 영역과 접촉구를 통하여 전기적으로 연결되는 제3 도전층이 더 형성되는 커패시터 장치.
  9. 제8항에 있어서,
    상기 제2 도전층 및 상기 제3 도전층은 금속전극층인 커패시터 장치.
  10. 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    상기 선택 신호에 응답하여 상기 데이터 신호를 전달하는 제1 트랜지스터;
    상기 제1 트랜지스터에 제1 전극이 연결되어, 상기 데이터선으로부터 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터;
    상기 커패시터의 제2 전극에 제어전극이 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 출력하는 제2 트랜지스터; 및
    상기 제2 트랜지스터로부터 출력되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
    상기 커패시터는
    제1 도전층;
    상기 제1 도전층 상에 형성되는 제1 절연층;
    상기 커패시터의 제1 전극에 대응되며, 상기 제1 절연층 상에 형성되는 제2 도전층;
    상기 제2 도전층 상에 형성되는 제2 절연층; 및
    상기 제2 절연층 상에 형성되며 상기 제1 도전층과 접촉구를 통하여 전기적으로 연결되는 제3 도전층을 포함하는 발광 표시 장치
  11. 제10항에 있어서,
    상기 제1 도전층은 상기 제1 및 제2 트랜지스터를 형성하는 반도체층과 동일층에 형성되며 동일한 도전형을 갖는 반도체층인 발광 표시 장치.
  12. 제11항에 있어서,
    상기 제2 도전층은 금속전극층으로서 상기 주사선과 동일한 층에 형성되고,
    상기 제3 도전층은 금속전극층으로서 상기 데이터선은 동일한 층에 형성되는 발광 표시 장치.
  13. 제1 방향으로 뻗어 있으며 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 제2 방향으로 뻗어 있으며 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소 회로를 포함하는 발광 표시 장치에 있어서,
    상기 화소 회로는,
    상기 데이터선에 전기적으로 연결되는 제1 전극, 상기 선택신호에 응답하여 턴온되어 상기 데이터신호를 출력하는 제2 전극을 갖는 제1 트랜지스터;
    상기 제1 트랜지스터의 제2 전극에 전기적으로 연결되는 제1 전극을 가지며, 상기 데이터신호에 대응하는 전압을 충전하는 제1 커패시터;
    상기 제1 커패시터에 저장된 전압에 대응하는 전류를 출력하는 제2 트랜지스터;
    상기 제1 커패시터의 제1 전극에 직렬 연결되는 제1 전극을 갖는 제2 커패시터; 및
    상기 제2 트랜지스터로부터 출력된 전류에 대응하는 빛을 방출하는 발광소자를 포함하고,
    상기 화소 회로가 형성되는 화소 영역에,
    상기 제1 커패시터의 제2 전극을 형성하는 제1 도전영역 및 상기 제2 커패시터의 제2 전극을 형성하는 제2 도전영역을 포함하는 제1 도전층;
    상기 제1 도전층 상에 형성되는 제1 절연층; 및
    상기 제1 도전층의 제1 및 제2 도전영역 위의 상기 제1 절연층 상에 일체로 형성되어 상기 제1 커패시터의 제1 전극 및 상기 제2 커패시터의 제1 전극이 되는 제2 도전층이 형성되는 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제1 도전층은 불순물이 도핑된 다결정 규소층인 발광 표시 장치.
  15. 제14항에 있어서,
    상기 제1 도전층은 상기 제1 또는 제2 트랜지스터 중 적어도 하나와 동일한 도전형을 갖는 발광 표시 장치.
  16. 제14항에 있어서,
    상기 제2 도전층 상에는 제2 절연층이 형성되고,
    상기 제1 도전층의 제1 도전영역 위의 상기 제2 절연층 상에 상기 전원전극선이 형성되는 발광 표시 장치.
  17. 제16항에 있어서,
    상기 제1 도전층의 제1 도전영역은 상기 화소회로에 전원을 공급하는 전원전극선에 접촉구를 통하여 전기적으로 연결되는 발광 표시 장치.
  18. 제17항에 있어서,
    상기 전원전극선은 상기 제1 도전층의 제1 도전영역과 중첩되게 형성되는 발광 표시장치.
  19. 제18항에 있어서,
    상기 제2 도전층은 상기 제1 트랜지스터의 제2 전극에 접촉구를 통하여 전기적으로 연결되는 발광 표시 장치.
  20. 제1항에 있어서,
    상기 제2 도전층은 적어도 상기 제1 도전영역 및 제2 도전영역 각각에 적어도 일부가 중첩되게 형성되는 커패시터.
  21. 제10항에 있어서,
    상기 커패시터의 제1 도전층은 제1 및 제2 도전영역을 포함하고 있으며,
    상기 커패시터의 제2 전극은 상기 제2 도전영역과 연결되어 있고, 상기 커패시터의 제2 도전층은 상기 제1 트랜지스터의 제2 전극에 연결되어 있는 발광 표시 장치.
  22. 제17항에 있어서,
    상기 전원전극선은 상기 제1 도전영역 전체와 중첩되고, 상기 제2 도전영역과 적어도 일부 중첩되게 형성되는 발광 표시장치.
KR1020040036854A 2004-05-24 2004-05-24 커패시터 및 이를 이용하는 발광 표시 장치 KR100589375B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040036854A KR100589375B1 (ko) 2004-05-24 2004-05-24 커패시터 및 이를 이용하는 발광 표시 장치
JP2005054545A JP4549889B2 (ja) 2004-05-24 2005-02-28 キャパシタ及びこれを利用する発光表示装置
US11/091,397 US7378739B2 (en) 2004-05-24 2005-03-29 Capacitor and light emitting display using the same
CN2008101859981A CN101442038B (zh) 2004-05-24 2005-05-24 电容器及显示器件
CNB2005100738149A CN100521007C (zh) 2004-05-24 2005-05-24 电容器及使用该电容器的发光显示器
US12/105,588 US7671368B2 (en) 2004-05-24 2008-04-18 Capacitor and light emitting display using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036854A KR100589375B1 (ko) 2004-05-24 2004-05-24 커패시터 및 이를 이용하는 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20050111922A KR20050111922A (ko) 2005-11-29
KR100589375B1 true KR100589375B1 (ko) 2006-06-14

Family

ID=35822190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040036854A KR100589375B1 (ko) 2004-05-24 2004-05-24 커패시터 및 이를 이용하는 발광 표시 장치

Country Status (2)

Country Link
KR (1) KR100589375B1 (ko)
CN (2) CN101442038B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684176B1 (ko) 2004-12-16 2007-02-20 한국전자통신연구원 저온 능동 구동 표시 소자 및 그 제조 방법
KR20160089596A (ko) * 2015-01-19 2016-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180043434A (ko) * 2016-10-19 2018-04-30 삼성디스플레이 주식회사 유기 발광 표시 장치
US11272078B2 (en) 2017-02-27 2022-03-08 Samsung Display Co., Ltd. Display device having an emission layer

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101322139B1 (ko) * 2006-11-27 2013-10-25 엘지디스플레이 주식회사 유기전계발광소자 및 이의 화소 구조
KR100823199B1 (ko) 2007-04-05 2008-04-18 삼성에스디아이 주식회사 유기 발광 표시 장치
CN104157676B (zh) * 2009-11-27 2017-04-12 株式会社日本有机雷特显示器 发光显示装置
KR101034679B1 (ko) * 2009-12-21 2011-05-16 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
JP6199056B2 (ja) 2013-03-22 2017-09-20 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置
KR102117614B1 (ko) * 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법
CN104733493B (zh) * 2013-12-23 2019-01-04 昆山工研院新型平板显示技术中心有限公司 一种像素电路和驱动方法及其应用
JP6169005B2 (ja) * 2014-01-17 2017-07-26 株式会社ジャパンディスプレイ 発光素子表示装置
KR102620013B1 (ko) * 2016-07-01 2024-01-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
KR102578163B1 (ko) * 2017-12-28 2023-09-12 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
CN109585516B (zh) * 2018-12-13 2021-02-23 武汉华星光电半导体显示技术有限公司 一种tft驱动背板
KR20200081968A (ko) * 2018-12-28 2020-07-08 엘지디스플레이 주식회사 발광 표시장치
EP4080577A4 (en) * 2019-12-20 2023-01-11 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND METHOD FOR MAKING IT, AND DISPLAY DEVICE

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699987B1 (ko) * 2001-08-06 2007-03-26 삼성에스디아이 주식회사 높은 캐패시턴스를 갖는 평판표시소자 및 그의 제조방법
TWI255432B (en) * 2002-06-03 2006-05-21 Lg Philips Lcd Co Ltd Active matrix organic electroluminescent display device and fabricating method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684176B1 (ko) 2004-12-16 2007-02-20 한국전자통신연구원 저온 능동 구동 표시 소자 및 그 제조 방법
KR20160089596A (ko) * 2015-01-19 2016-07-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102382026B1 (ko) * 2015-01-19 2022-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180043434A (ko) * 2016-10-19 2018-04-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102591549B1 (ko) 2016-10-19 2023-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
US11272078B2 (en) 2017-02-27 2022-03-08 Samsung Display Co., Ltd. Display device having an emission layer
US11785171B2 (en) 2017-02-27 2023-10-10 Samsung Display Co., Ltd. Display device having an emission layer

Also Published As

Publication number Publication date
CN1716479A (zh) 2006-01-04
CN101442038A (zh) 2009-05-27
CN101442038B (zh) 2010-10-27
CN100521007C (zh) 2009-07-29
KR20050111922A (ko) 2005-11-29

Similar Documents

Publication Publication Date Title
KR100684712B1 (ko) 발광 표시 장치
JP4382721B2 (ja) キャパシタ及びキャパシタ装置
JP4549889B2 (ja) キャパシタ及びこれを利用する発光表示装置
KR100637458B1 (ko) 유기전계 발광 표시 패널
KR101947163B1 (ko) 유기 발광 표시 장치
US8063853B2 (en) Organic light-emitting diode display
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
US20060132055A1 (en) Organic light emitting display and method of fabricating the same
CN111771283A (zh) 具有金属氧化物开关的小型存储电容器的薄膜晶体管
US20070126683A1 (en) Display device and driving method therefor
KR20200064230A (ko) 유기 발광 표시 장치
KR100560452B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR20050041076A (ko) 유기ｅｌ 표시패널
KR20040078561A (ko) 일렉트로 루미네센스 표시 장치
US20080117147A1 (en) Pixel circuit, display device, and method of manufacturing pixel circuit
KR100637432B1 (ko) 발광 표시 장치
KR20050113693A (ko) 유기전계 발광 표시 패널
KR100627358B1 (ko) 유기전계 발광 표시 패널
KR100599772B1 (ko) 유기전계 발광 표시 패널
KR100627266B1 (ko) 발광 표시 패널 및 발광 표시 장치
KR100637457B1 (ko) 유기전계 발광 표시 패널
KR100560451B1 (ko) 발광 표시 장치
KR20190015740A (ko) 유기 발광 표시 장치
KR20060000357A (ko) 유기 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 14