CN104733493B - 一种像素电路和驱动方法及其应用 - Google Patents

Abstract

本发明涉及一种像素电路和驱动方法及其应用，所述像素电路还包括附加电容，所述附加电容的一端用于与第一电源ELVDD相连，所述附加电容的另一端与所述连接点N2和所述第一电容C1的一端相连，所述附加电容利用像素电路中空余空间制作。在所述第一电容C1的一端串联了附加电容，充分利用像素中一些空余空间和必要走线制作，使得整个所述像素电路中的电容值增大，在扫描控制信号跃迁到高电平的时间段，稳定N2点的电位，从而稳定了第三晶体管T3的栅极电源，相应的电压存储在附加电容中，提高了像素电路的对比度和电路稳定性。

Description

一种像素电路和驱动方法及其应用

技术领域

本发明涉及显示技术领域,具体是一种像素电路和驱动方法及其应用。

背景技术

AMOLED(英语全称为：Active-matrix organic light-emitting diode意为有源矩阵有机发光二极体或主动矩阵有机发光二极体)，是一种应用于电视和移动设备中的显示技术。其中AM(有源矩阵体或主动式矩阵体)指的是背后的像素寻址技术，OLED(有机发光二极体)描述的是薄膜显示技术的具体类型-有机电激发光显示。有机发光显示器件(OLED)是主动发光器件。相比现在的主流平板显示技术薄膜晶体管液晶显示器(TFT-LCD),OLED具有高对比度，广视角，低功耗，体积更薄等优点，有望成为继LCD之后的下一代平板显示技术，是目前平板显示技术中受到关注最多的技术之一。

为了提高显示器的分辨率，AMOLED中的像素尺寸越来越小，使得每个像素中用于方式储存电容器的面积也必须相应地缩小，进而使得存储电容的电容值也相应减小，造成像素的关态电流造成的电压改变较大，降低了像素电路的对比度，最终影响电路稳定性。

发明内容

为此，本发明所要解决的是现有像素尺寸减小导致的存储电容的电容值减小带来的影响电路稳定性的技术问题，提供一种像素电路和驱动方法及其应用。

为解决上述技术问题，本发明采用的技术方案如下：

一种像素电路，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第一电容C1，每个所述晶体管均具有栅极、源极和漏极；其中，所述第一晶体管T1的栅极与所述第三晶体管T3的栅极相连且连接点为N2，所述第一晶体管T1的源极与其驱动的像素所在列的数据线相连，所述第一晶体管T1的漏极与所述第二晶体管T2源极相连，所述第二晶体管T2的漏极与所述第一电容C1的一端相连，所述第一电容C1的另一端与复位电源VREF相连，所述第二晶体管T2的栅极与其驱动的像素所在行的第二扫描控制信号相连；所述第三晶体管T3的源极用于与第一电源ELVDD相连，所述第三晶体管T3的漏极与所述第四晶体管T4的源极相连，所述第四晶体管T4的漏极形成所述像素电路的输出端N1，所述第四晶体管T4的栅极用于与其驱动的像素所在行的第一扫描控制信号相连；所述第五晶体管T5的源极与所述连接点N2相连，所述第五晶体管T5的漏极与复位电源VREF相连，所述第五晶体管T5的栅极用于与其驱动的像素所在行的第三扫描控制信号相连；还包括制造在所述像素电路版图的空余位置处的附加电容，所述附加电容的一端用于与第一电源ELVDD相连，所述附加电容的另一端与所述连接点N2和所述第一电容C1的一端相连。

一种像素电路，包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第一电容C1，每个所述晶体管均具有栅极、源极和漏极；其中，所述第一晶体管T1的栅极与所述第三晶体管T3的栅极相连且连接点为N2，所述第一晶体管T1的源极与其驱动的像素所在列的数据线相连，所述第一晶体管T1的漏极与所述第二晶体管T2源极相连，所述第二晶体管T2的漏极与所述第一电容C1的一端相连，所述第一电容C1的另一端与复位电源VREF相连，所述第二晶体管T2的栅极与其驱动的像素所在行的第二扫描控制信号相连；所述第三晶体管T3的源极用于与第一电源ELVDD相连，所述第三晶体管T3的漏极与所述第四晶体管T4的源极相连，所述第四晶体管T4的漏极形成所述像素电路的输出端N1，所述第四晶体管T4的栅极用于与其驱动的像素所在行的第一扫描控制信号相连；所述第五晶体管T5的源极与所述连接点N2相连，所述第五晶体管T5的漏极与所述像素电路的输出端N1相连，所述第五晶体管T5的栅极用于与其驱动的像素所在行的第三扫描控制信号相连；所述第六晶体管T6的栅极用于与其驱动的像素所在行的第三扫描控制信号相连，所述第六晶体管T6的源极与所述输出端N1和所述第五晶体管T5的漏极相连，所述第六晶体管T6的漏极与复位电源VREF相连；还包括制造在所述像素电路版图的空余位置处的附加电容，所述附加电容的一端用于与第一电源ELVDD相连，所述附加电容的另一端与所述连接点N2和所述第一电容C1的一端相连。

所述的一种像素电路，所述附加电容包括第二电容C2。

所述的一种像素电路，所述附加电容还包括至少一个与所述第二电容C2并联连接的电容。

所述的一种像素电路，还包括直流电致发光器件，所述直流电致发光器件的一端与所述像素电路的输出端N1相连，另一端接第二电源ELVSS，所述第二电源ELVSS比所述第一电源ELVDD的电压低。

所述的一种像素电路，所述直流电致发光器件包括OLED、DCEL、LED和电阻式灯泡中的任意一种。

所述的像素电路的驱动方法，包括如下步骤：将每行像素的扫描周期分为第一时间段t1、第二时间段t2和第三时间段t3，其中，

在第一时间段t1期间，低电平的第三扫描控制信号Sn3提供给像素，第五晶体管T5在低电平的第三扫描控制信号Sn3的控制下导通，复位电源VREF的电压被提供给像素电路的所述连接点N2；

第二时间段t2期间，将低电平的第二扫描控制信号Sn2提供给像素，第一晶体管T1和第二晶体管T2响应该低电平的第二扫描控制信号Sn2而导通；

第三时间段T3期间，第一扫描控制信号Sn1跃迁到低电平，第三晶体管T3和第四晶体管T4通过第一扫描控制信号Sn1而导通；驱动电流沿第一电源ELVDD经第三晶体管T3和第四晶体管T4流经至所述输出端N1。

所述的像素电路的驱动方法，包括如下步骤：将每行像素的扫描周期分为第一时间段t1、第二时间段t2和第三时间段t3，其中，

在第一时间段t1期间，低电平的第三扫描控制信号Sn3提供给像素，第五晶体管T5和第六晶体管T6在低电平的第三扫描控制信号Sn3的控制下导通，复位电源VREF的电压被提供给像素电路的所述连接点N2和所述输出端N1；

第二时间段t2期间，将低电平的第二扫描控制信号Sn2提供给像素，第一晶体管T1和第二晶体管T2响应该低电平的第二扫描控制信号Sn2而导通；

第三时间段T3期间，第一扫描控制信号Sn1跃迁到低电平，第三晶体管T3和第四晶体管T4通过第一扫描控制信号Sn1而导通；驱动电流沿第一电源ELVDD经第三晶体管T3和第四晶体管T4流经至所述输出端N1。

一种有源矩阵有机发光显示装置，包括上述任一所述的像素电路。

本发明的上述技术方案相比现有技术具有以下优点：

本发明的一种像素电路和驱动方法中，在像素电路中还包括附加电容，所述附加电容的一端用于与第一电源ELVDD相连，所述附加电容的另一端与所述连接点N2和所述第一电容C1的一端相连，所述附加电容利用像素电路中空余空间制作。在所述第一电容C1的一端串联了附加电容，充分利用像素中一些空余空间和必要走线制作，使得整个所述像素电路中的电容值增大，在扫描控制信号跃迁到高电平的时间段，提高N2点的电位，从而提高了第三晶体管T3的栅极电源，相应的电压存储在附加电容中，提高了像素电路的对比度和电路稳定性；而且，所述附加电容制造在所述像素电路版图的空余位置处，充分利用了现有像素电路版图中未设置走线的空白区域，在不增加像素电路尺寸的前提下，提高对比度和电路稳定性。

本发明的一种像素电路中，所述附加电容包括第二电容C2以及至少一个与所述第二电容C2并联连接的电容。通过至少一个电容并联在第二电容C2两端，充分利用像素内的分散的空余空间，制作多个附加电容，使得整个所述像素电路中的电容值增大，在扫描控制信号跃迁到高电平的时间段，进一步提高N2点的电位，从而提高了第三晶体管T3的栅极电源，相应的电压存储在附加电容中，提高了像素电路的对比度和电路稳定性。

附图说明

为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中

图1为本发明一个实施例的有源矩阵有机发光显示装置的结构示意图；

图2本发明一个实施例的一种像素电路的结构示意图；

图3为驱动图2中所述像素电路的行扫描控制信号和数据信号的波形图；

图4为本发明第二个实施例的一种像素电路的结构示意图；

图5为驱动图4中所述像素电路的行扫描控制信号和数据信号的波形图。

具体实施方式

图1所示为本发明一个实施例的有源矩阵有机发光显示装置的结构示意图，具体包括：包括多个显示单元的显示部分、扫描驱动器和数据驱动器。一个所述显示单元为一个像素，多个所述像素以矩阵形式布置在扫描控制信号Sn1、Sn2和Sn3、以及数据线D1至Dm的交叉区域，其中，m为正整数，n为大于或者等于0的整数。

将每个像素连接到该像素所在行的行扫描控制信号和该像素所在列的数据线。例如，将位于第i行和第j列的像素连接到第i行的行扫描控制信号Si1、Si2和Si3以及第j列的数据线Dj，其中i为大于或者等于0且小于n的整数，j为小于或者等于m的正整数。

每个像素在扫描控制信号提供扫描控制信号的第一时间段t1期间被初始化，并且像素在扫描控制信号提供的扫描控制信号的第二时间段t2期间接收从数据线Dj提供的数据信号。在第三时间段t3期间像素通过发射具有与数据信号相应的亮度光来显示图像，在所述第三时间段t3期间，在扫描控制信号提供的扫描控制信号之后跃迁到合适的电平，从而向在各个像素中设置的有机发光二极管提供电流。

同时，显示单元接收外部提供的第一电源ELVDD和第二电源ELVSS。其中，第一电源ELVDD用作高电平电压源，所述第二电源ELVSS用作低电平电压源。第一电源ELVDD和第二电源ELVSS用作像素的驱动电源。

通过外部提供(例如，从定时控制单元提供)所述扫描驱动器产生扫描控制信号Si1至Sin，并将所述扫描控制信号Si1至Sin顺序地提供给像素。

通过外部提供(例如，从定时控制单元提供)所述数据驱动器产生数据和数据控制信号相应的数据信号，所述数据驱动器产生的数据信号D1至Dm与扫描信号同步地提供给各个像素。

实施例1

参见图2所示，为本发明一个实施例的一种像素电路，以驱动第n行和第m列的像素为例，其包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第一电容C1，每个所述晶体管均具有栅极、源极和漏极；其中，所述第一晶体管T1的栅极与所述第三晶体管T3的栅极相连且连接点为N2，所述第一晶体管T1的源极与m列的数据线相连，所述第一晶体管T1的漏极与所述第二晶体管T2源极相连，所述第二晶体管T2的漏极与所述第一电容C1的一端相连，所述第一电容C1的另一端与复位电源VREF相连，所述第二晶体管T2的栅极与第n行的第二扫描控制信号Sn2相连；所述第三晶体管T3的源极用于与第一电源ELVDD相连，所述第三晶体管T3的漏极与所述第四晶体管T4的源极相连，所述第四晶体管T4的漏极形成所述像素电路的输出端N1，所述第四晶体管T4的栅极用于与第n行的第一扫描控制信号Sn1相连；所述第五晶体管T5的源极与所述连接点N2相连，所述第五晶体管T5的漏极与所述输出端N1相连，所述第五晶体管T5的栅极用于与第n行的第三扫描控制信号Sn3相连；还包括制造在所述像素电路版图的空余位置处的第二电容C2，所述第二电容C2的一端用于与第一电源ELVDD相连，所述第二电容C2的另一端与所述连接点N2和所述第一电容C1的一端相连；所述第六晶体管T6的栅极用于与第n行的第三扫描控制信号Sn3相连，所述第六晶体管T6的源极与N1和所述第五晶体管T5的漏极相连，所述第六晶体管T6的漏极与复位电源VREF相连。

作为本发明的其他实施例，附加电容也可以包括第二电容C2以及至少一个与所述第二电容C2并联的电容，在此不再赘述。

作为其他实施例，所述像素电路还包括直流电致发光器件，所述直流电致发光器件的一端与所述像素电路的输出端N1相连，另一端接第二电源ELVSS，所述第二电源ELVSS比所述第一电源ELVDD的电压低。

参见图3中示意出的图2中所述像素电路的行扫描控制信号的波形图，将本实施例的所述像素电路工作的具体过程如下：

在设置为初始化时间段的第一时间段t1期间，首先将低电平的第三扫描控制信号Sn3提供给像素。因此，第五晶体管T5和第六晶体管T6在低电平的第三扫描控制信号Sn3的控制下导通。从而，VREF的电压被提供给像素电路的所述输出端N1和所述连接点N2。

在第一时间段t1期间，可通过第五晶体管T5和第六晶体管T6将VREF的电压作为复位电压提供给像素电路的所述输出端N1和所述连接点N2，从而在每一帧中像素电路的所述输出端N1和所述连接点N2可被恒定地复位。

其后，在设置为编程时间段的第二时间段t2期间，将低电平的第二扫描控制信号Sn2提供给像素。然后，第一晶体管T1和第二晶体管T2响应该低电平的第二扫描控制信号Sn2而导通。由于所述连接点N2在第一时间段t1期间被初始化，所以第一晶体管T1在正向被二极管连接。

因此，经第一晶体管T1和第二晶体管T2将提供给数据线Dm的数据信号Vdata提供给所述连接点N2。此时，由于第一晶体管T1被二极管连接，所以与数据信号Vdata和第一晶体管T1的阈值电压之间的差值相应的电压被提供给所述连接点N2。提供给所述连接点N2的电压对第一电容C1充电。由于第一晶体管T1和第三晶体管T3被设计成具有相同电气特性的晶体管,第一晶体管T1和第三晶体管T3的阈值电压相同。因为最终需要补偿阈值电压的是第三晶体管T3，并不是第一晶体管T1，但实际写入所述连接点N2的补偿阈值电压是第一晶体管T1的阈值电压。所以需要第一晶体管T1与第三晶体管T3的阈值电压相等。设计时使得第一晶体管T1与第三晶体管T3尺寸相等，并且使两个晶体管尽量靠近。

其后，在设置为发光时间段的第三时间段T3期间，第一扫描控制信号Sn1跃迁到低电平。然后，第三晶体管T3和第四晶体管T4通过第一扫描控制信号Sn1而导通。因此，驱动电流沿第一电源ELVDD经第三晶体管T3、第四晶体管T4和有机发光二极管OLED的路径流到第二电源ELVSS。此时，第三晶体管T3响应于提供给第一晶体管T1和第三晶体管T3的阈值电压相应的电压存储在第一电容C1和第二电容C2中，所以在第三时间段t3期间对于第三晶体管T3的阈值电压进行补偿。使得该像素中的驱动晶体管即第三晶体管T3的阈值电压恒定，保证流过有机发光二极管OLED的电流一致，进而维持像素亮度的一致性和保证图像的质量均匀。

在所述第一电容C1的一端串联了制造在所述像素电路版图的空余位置处的所述第二电容C2，充分利用像素电路版图中的一些未设置走线的空余空间制作，在不改变像素电路尺寸的前提下使得整个所述像素电路中的电容值增大，在扫描控制信号跃迁到高电平的时间段，提高N2点的电位，从而提高了第三晶体管T3的栅极电源，相应的电压存储在附加电容中，提高了像素电路的对比度和电路稳定性。作为本发明的具体实施方式，不同线路布局的像素电路其包括的所述附加电容的位置可能不同，但是所有附加电容只是制作在原有像素电路版本的空余空间内，充分利用原有像素电路未设置走线的空间，所以增加附加电容后的本发明的像素电路尺寸不变。

实施例2

参见图4所示，为本发明第二个实施例的一种像素电路的结构示意图，以驱动第n行第m列的像素为例，所述像素电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5和第一电容C1，每个所述晶体管均具有栅极、源极和漏极；其中，所述第一晶体管T1的栅极与所述第三晶体管T3的栅极相连且连接点为N2，所述第一晶体管T1的源极与其驱动的像素所在列的数据线(即第m列的数据线Dm)相连，所述第一晶体管T1的漏极与所述第二晶体管T2源极相连，所述第二晶体管T2的漏极与所述第一电容C1的一端相连，所述第一电容C1的另一端与复位电源VREF相连，所述第二晶体管T2的栅极与其驱动的像素所在行的第二扫描控制信号(即第n行的第二扫描控制信号Sn2)相连；所述第三晶体管T3的源极用于与第一电源ELVDD相连，所述第三晶体管T3的漏极与所述第四晶体管T4的源极相连，所述第四晶体管T4的漏极形成所述像素电路的输出端N1，所述第四晶体管T4的栅极用于与其驱动的像素所在行的第一扫描控制信号(即第n行的第一扫描控制信号Sn1)相连；所述第五晶体管T5的源极与所述连接点N2相连，所述第五晶体管T5的漏极与复位电源VREF相连，所述第五晶体管T5的栅极用于与其驱动的像素所在行的第三扫描控制信号(即第n行的第三扫描控制信号Sn3)相连；还包括制造在所述像素电路版图的空余位置处的附加电容，所述附加电容的一端用于与第一电源ELVDD相连，所述附加电容的另一端与所述连接点N2和所述第一电容C1的一端相连。

本实施例中，所述附加电容为第二电容C2。作为其他实施例，所述附加电容也可以包括第二电容C2以及至少一个与所述第二电容C2并联的电容。

参加图5所示，为驱动图4所示像素电路的行扫描控制信号和数据信号的波形图。结合该波形图将本实施例的像素电路的工作过程介绍如下：

在设置为初始化时间段的第一时间段t1期间，首先将低电平的第三扫描控制信号Sn3提供给像素。因此，第五晶体管T5在低电平的第三扫描控制信号Sn3的控制下导通。从而，复位电源VREF的电压被提供给像素电路的所述连接点N2。

在第一时间段t1期间，可通过第五晶体管T5将VREF的电压作为复位电压提供给像素电路的所述连接点N2，从而在每一帧中像素电路的所述连接点N2可被恒定地复位。

其后，在设置为编程时间段的第二时间段t2期间，将低电平的第二扫描控制信号Sn2提供给像素。然后，第一晶体管T1和第二晶体管T2响应该低电平的第二扫描控制信号Sn2而导通。由于所述连接点N2在第一时间段t1期间被初始化，所以第一晶体管T1在正向被二极管连接。

因此，经第一晶体管T1和第二晶体管T2将提供给数据线Dm的数据信号Vdata提供给所述连接点N2。此时，由于第一晶体管T1被二极管连接，所以与数据信号Vdata和第一晶体管T1的阈值电压之间的差值相应的电压被提供给所述连接点N2。提供给所述连接点N2的电压对第一电容C1充电。由于第一晶体管T1和第三晶体管T3被设计成具有相同电气特性的晶体管,第一晶体管T1和第三晶体管T3的阈值电压相同。

其后，在设置为发光时间段的第三时间段t3期间，第一扫描控制信号Sn1跃迁到低电平。然后，第三晶体管T3和第四晶体管T4通过第一扫描控制信号Sn1而导通。因此，驱动电流沿第一电源ELVDD经第三晶体管T3、第四晶体管T4和有机发光二极管OLED的路径流到第二电源ELVSS。此时，第三晶体管T3响应于提供给第一晶体管T1和第三晶体管T3的阈值电压相应的电压存储在第一电容C1和第二电容C2中，所以在第三时间段t3期间对于第三晶体管T3的阈值电压进行补偿。使得该像素中的驱动晶体管即第三晶体管T3的阈值电压恒定，保证流过有机发光二极管OLED的电流一致，进而维持像素亮度的一致性和保证图像的质量均匀。

在所述第一电容C1的一端串联了所述第二电容C2，充分利用像素中一些未设置走线空余空间辅以必要的走线制作，在不增加原来像素电路尺寸的前提下，使得整个所述像素电路中的电容值增大，在扫描控制信号跃迁到高电平的时间段，提高所述连接点N2点的电位，从而提高了第三晶体管T3的栅极电源，相应的电压存储在附加电容中，提高了像素电路的对比度和电路稳定性。

本发明的像素电路可以用于驱动所有直流电致发光器件，比如OLED、直流粉末电致发光(英文全称Direct Current Luminescence，DCEL)、电阻灯式泡以及一切直流电压或半波电压可驱动的发光器件，不限于OLED灯。

实施例3

一种有源矩阵有机发光显示装置，包括上述任意一个像素电路。

上述实施例中的晶体管均以P型场效应晶体管为例进行的说明，当然，本领域技术人员完全可以根据需要将上述实施例中的P型场效应晶体管替换为N型场效应晶体管，均能实现本发明的目的，属于本发明的保护范围。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (9)

1.一种像素电路，其特征在于，包括第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)、第五晶体管(T5)和第一电容(C1)，每个所述晶体管均具有栅极、源极和漏极；其中，所述第一晶体管(T1)的栅极与所述第三晶体管(T3)的栅极通过连接点(N2)相连，所述第一晶体管(T1)的源极与其驱动的像素所在列的数据线相连，所述第一晶体管(T1)的漏极与所述第二晶体管(T2)源极相连，所述第二晶体管(T2)的漏极与所述第一电容(C1)的一端相连，所述第一电容(C1)的另一端与复位电源(VREF)相连，所述第二晶体管(T2)的栅极与其驱动的像素所在行的第二扫描控制信号相连；所述第三晶体管(T3)的源极用于与第一电源(ELVDD)相连，所述第三晶体管(T3)的漏极与所述第四晶体管(T4)的源极相连，所述第四晶体管(T4)的漏极形成所述像素电路的输出端(N1)，所述第四晶体管(T4)的栅极用于与其驱动的像素所在行的第一扫描控制信号相连；所述第五晶体管(T5)的源极与所述连接点(N2)相连，所述第五晶体管(T5)的漏极与复位电源(VREF)相连，所述第五晶体管(T5)的栅极用于与其驱动的像素所在行的第三扫描控制信号相连；还包括附加电容，所述附加电容的一端用于与第一电源(ELVDD)相连，所述附加电容的另一端与所述连接点(N2)和所述第一电容(C1)的一端相连。

2.一种像素电路，其特征在于，包括第一晶体管(T1)、第二晶体管(T2)、第三晶体管(T3)、第四晶体管(T4)、第五晶体管(T5)、第六晶体管(T6)和第一电容(C1)，每个所述晶体管均具有栅极、源极和漏极；其中，所述第一晶体管(T1)的栅极与所述第三晶体管(T3)的栅极通过连接点(N2)相连，所述第一晶体管(T1)的源极与其驱动的像素所在列的数据线相连，所述第一晶体管(T1)的漏极与所述第二晶体管(T2)源极相连，所述第二晶体管(T2)的漏极与所述第一电容(C1)的一端相连，所述第一电容(C1)的另一端与复位电源(VREF)相连，所述第二晶体管(T2)的栅极与其驱动的像素所在行的第二扫描控制信号相连；所述第三晶体管(T3)的源极用于与第一电源(ELVDD)相连，所述第三晶体管(T3)的漏极与所述第四晶体管(T4)的源极相连，所述第四晶体管(T4)的漏极形成所述像素电路的输出端(N1)，所述第四晶体管(T4)的栅极用于与其驱动的像素所在行的第一扫描控制信号相连；所述第五晶体管(T5)的源极与所述连接点(N2)相连，所述第五晶体管(T5)的漏极与所述像素电路的输出端(N1)相连，所述第五晶体管(T5)的栅极用于与其驱动的像素所在行的第三扫描控制信号相连；所述第六晶体管(T6)的栅极用于与其驱动的像素所在行的第三扫描控制信号相连，所述第六晶体管(T6)的源极与所述输出端(N1)和所述第五晶体管(T5)的漏极相连，所述第六晶体管(T6)的漏极与复位电源(VREF)相连；还包括附加电容，所述附加电容的一端用于与第一电源(ELVDD)相连，所述附加电容的另一端与所述连接点(N2)和所述第一电容(C1)的一端相连。

3.根据权利要求1或2所述的一种像素电路，其特征在于，所述附加电容包括第二电容(C2)。

4.根据权利要求3所述的一种像素电路，其特征在于，所述附加电容还包括至少一个与所述第二电容(C2)并联连接的电容。

5.根据权利要求4所述的一种像素电路，其特征在于，还包括直流电致发光器件，所述直流电致发光器件的一端与所述像素电路的输出端(N1)相连，另一端接第二电源(ELVSS)，所述第二电源(ELVSS)比所述第一电源(ELVDD)的电压低。

6.根据权利要求5所述的一种像素电路，其特征在于，所述直流电致发光器件包括OLED、DCEL、LED和电阻式灯泡中的任意一种。

7.权利要求1所述的像素电路的驱动方法，其特征在于，包括如下步骤：将每行像素的扫描周期分为第一时间段(t1)、第二时间段(t2)和第三时间段(t3)，其中，

在第一时间段(t1)期间，低电平的第三扫描控制信号(Sn3)提供给像素，第五晶体管(T5)在低电平的第三扫描控制信号(Sn3)的控制下导通，复位电源(VREF)的电压被提供给像素电路的所述连接点(N2)；

第二时间段(t2)期间，将低电平的第二扫描控制信号(Sn2)提供给像素，第一晶体管(T1)和第二晶体管(T2)响应该低电平的第二扫描控制信号(Sn2)而导通；经第一晶体管(T1)和第二晶体管(T2)将提供给数据线(Dm)的数据信号(Vdata)提供给所述连接点(N2)；提供给所述连接点(N2)的电压对第一电容(C1)充电；

第三时间段(t3)期间，第一扫描控制信号(Sn1)跃迁到低电平，第三晶体管(T3)和第四晶体管(T4)通过第一扫描控制信号(Sn1)而导通；驱动电流沿第一电源(ELVDD)经第三晶体管(T3)和第四晶体管(T4)流经至所述输出端(N1)。

8.权利要求2所述的像素电路的驱动方法，其特征在于，包括如下步骤：将每行像素的扫描周期分为第一时间段(t1)、第二时间段(t2)和第三时间段(t3)，其中，

在第一时间段(t1)期间，低电平的第三扫描控制信号(Sn3)提供给像素，第五晶体管(T5)和第六晶体管(T6)在低电平的第三扫描控制信号(Sn3)的控制下导通，复位电源(VREF)的电压被提供给像素电路的所述连接点(N2)和所述输出端(N1)；

第二时间段(t2)期间，将低电平的第二扫描控制信号(Sn2)提供给像素，第一晶体管(T1)和第二晶体管(T2)响应该低电平的第二扫描控制信号(Sn2)而导通；经第一晶体管(T1)和第二晶体管(T2)将提供给数据线(Dm)的数据信号(Vdata)提供给所述连接点(N2)；提供给所述连接点(N2)的电压对第一电容(C1)充电；

第三时间段(t3)期间，第一扫描控制信号(Sn1)跃迁到低电平，第三晶体管(T3)和第四晶体管(T4)通过第一扫描控制信号(Sn1)而导通；驱动电流沿第一电源(ELVDD)经第三晶体管(T3)和第四晶体管(T4)流经至所述输出端(N1)。

9.一种有源矩阵有机发光显示装置，其特征在于，包括权利要求1-6任一所述的像素电路。